CN105161459A - 低温多晶硅阵列基板及其制作方法 - Google Patents
低温多晶硅阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN105161459A CN105161459A CN201510564119.6A CN201510564119A CN105161459A CN 105161459 A CN105161459 A CN 105161459A CN 201510564119 A CN201510564119 A CN 201510564119A CN 105161459 A CN105161459 A CN 105161459A
- Authority
- CN
- China
- Prior art keywords
- deposition
- layer
- photoresistance
- light shield
- etch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052796 boron Inorganic materials 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- -1 boron ions Chemical class 0.000 claims abstract description 8
- 238000002425 crystallisation Methods 0.000 claims abstract description 6
- 230000008025 crystallization Effects 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 70
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 38
- 230000008021 deposition Effects 0.000 claims description 38
- 229910052698 phosphorus Inorganic materials 0.000 claims description 38
- 239000011574 phosphorus Substances 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 239000011521 glass Substances 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims description 6
- 229940085991 phosphate ion Drugs 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 41
- 238000000151 deposition Methods 0.000 abstract description 25
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 230000006378 damage Effects 0.000 abstract description 9
- 150000002500 ions Chemical class 0.000 abstract description 7
- 239000010409 thin film Substances 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007630 basic procedure Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种低温多晶硅阵列基板及其制作方法，包括：沉积遮光层，并蚀刻出第一遮光图案；沉积非晶硅层，并对所述非晶硅层进行结晶化处理、和蚀刻处理，以形成PMOS薄膜晶体管区域；在所述PMOS薄膜晶体管区域上涂布第一光阻，以使非晶硅层上形成遮挡沟道；在遮挡沟道之外的PMOS薄膜晶体管区域内植入高浓度硼离子形成硼重掺杂区域，其中所述高浓度硼是指硼离子浓度大于1X1013个/立方厘米；分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层和像素电极，以形成低温多晶硅阵列基板。本发明在栅极绝缘膜成膜前注入预定浓度的离子，以形成重掺杂区，进而形成对应的欧姆接触，可以避免对栅极绝缘膜的破坏，有效提高阵列基板的良率。
Description
技术领域
本发明涉及液晶显示技术领域，特别涉及一种低温多晶硅阵列基板及其制作方法。
背景技术
低温多晶硅(Lowtemperaturepoly-silicon，简称LTPS)，由于其具有高的电子迁移率，可以有效的减小薄膜晶体管(ThinFilmTransistor，简称TFT)的器件的面积，进而提升像素的开口率。
然而由于LTPS工艺复杂，特别是互补金属氧化物(ComplementaryMetalOxideSemiconductor，简称CMOS)工艺需要分别进行磷重掺杂和硼重掺杂，才能形成良好的金属半导体特性。
传统的处理方法，是在栅极绝缘膜成膜后进行低掺杂漏极(LightlydopedDrain，简称LDD)的低掺杂和正沟道金属氧化物(PositiveChannelMetalOxideSemiconductor，简称PMOS)TFT区域的重掺杂。然而在上述掺杂过程中，需要用较高能量进行离子的注入，不仅耗能较大而且会因为离子穿过栅极绝缘膜会造成栅极绝缘膜质的损坏，进而影响到LTPS阵列基板的品质。
发明内容
有鉴于此，本发明提供一种低温多晶硅阵列基板及其制作方法，可以避免低温多晶硅阵列基板在制作时因高能量离子的注入而造成损坏，进而影响到LTPS阵列基板的品质。
为解决上述技术问题，本发明实施例提供了以下方案：
一种低温多晶硅阵列基板的制作方法，包括：
在玻璃基板上沉积遮光层，并蚀刻出第一遮光图案；
在所述遮光层上沉积非晶硅层，并对所述非晶硅层进行结晶化处理、和蚀刻处理，以形成PMOS薄膜晶体管区域；
在所述PMOS薄膜晶体管区域上涂布第一光阻，以使所述非晶硅层上形成遮挡沟道；
在所述遮挡沟道之外的PMOS薄膜晶体管区域内植入高浓度硼离子形成硼重掺杂区域，其中所述高浓度硼是指硼离子浓度大于1X1013个/立方厘米；以及
分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成低温多晶硅阵列基板。
优选地，在玻璃基板上沉积遮光层，并蚀刻出第一遮光图案，之后还包括：
在所述遮光层上沉积缓冲层。
优选地，在所述PMOS薄膜晶体管区域上涂布第一光阻，以使所述非晶硅层上形成遮挡沟道，具体包括：
涂布光阻层，曝光显影后在所述PMOS薄膜晶体管区域上形成所述第一光阻；
将所述第一光阻蚀刻到预设的尺寸，以使所述PMOS薄膜晶体管区域上形成遮挡沟道，其中所述尺寸至少包括：所述第一光阻的高度、长度或宽度。
优选地，所述分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成所述低温多晶硅阵列基板，具体包括：
沉积栅极绝缘膜和栅极金属，并蚀刻出栅极图形；
沉积公共电极，并蚀刻出所述公共电极图形；
沉积钝化保护层，并蚀刻出第一接触孔；以及
沉积像素电极，并蚀刻出所述像素电极的图形。
优选地，在所述制作方法中：
沉积栅极绝缘膜和栅极金属，之前还包括：沉积层间介质膜，并蚀刻出第二接触孔；以及
沉积像素电极，之前还包括：沉积像素绝缘膜，并蚀刻出像素绝缘膜图形。
为解决上述技术问题，本发明实施例还提供了以下方案：
一种低温多晶硅阵列基板的制作方法，包括：
在玻璃基板上沉积遮光层，并蚀刻出第二遮光图案；
在所述遮光层上沉积非晶硅层，通过结晶技术形成多晶硅后并蚀刻以形成NMOS薄膜晶体管区域；
在所述NMOS薄膜晶体管区域的两端植入高浓度磷以形成磷重掺杂区域，其中所述高浓度磷是指磷离子浓度大于1X1013个/立方厘米；
通过对第二光阻行蚀刻，以形成蚀刻区域；
在所述蚀刻区域内注入低浓度磷，以形成低掺杂区域，其中所述低浓度磷是指磷离子浓度小于1X1013个/立方厘米；以及
分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成低温多晶硅阵列基板。
优选地，通过对第二光阻进行蚀刻，以形成蚀刻区域，具体包括：
通过半透式光罩在所述NMOS薄膜晶体管区域上形成二层阶梯状的第二光阻；以及
通过纵向蚀刻所述第二光阻中的第一阶梯部分及对应的非晶硅层，来形成所述蚀刻区域。
优选地，在所述蚀刻区域内注入低浓度磷，以形成低掺杂区域，之后还包括：
剥除所述第二光阻。
优选地，在所述制作方法中：
沉积栅极绝缘膜和栅极金属，之前还包括：沉积层间介质膜，并蚀刻出第一接触孔；沉积钝化保护层，还包括：蚀刻出第二接触孔；以及
沉积像素电极，之前，还包括：沉积像素绝缘膜，并蚀刻出像素绝缘膜图形。
为解决上述技术问题，本发明实施例提供了以下方案：
一种低温多晶硅阵列基板，包括：
玻璃基板；
遮光层图形，包括第一遮光层图形和第二遮光层图形，皆沉积于所述玻璃基板上；
缓冲层，沉积于所述遮光层图形上；
多晶硅层，沉积于所述缓冲层上，包括：
PMOS薄膜晶体管区域、在PMOS薄膜晶体管区域周围所形成沟道中的由高浓度硼形成的硼重掺杂区域；
NMOS薄膜晶体管区域、在所述NMOS薄膜晶体管区域周边的由低浓度磷形成的低掺杂区域、由高浓度磷形成的磷重掺杂区域；以及
沉积于所述多晶硅层上的栅极绝缘层和栅极。
相对于现有技术，本发明在栅极绝缘膜成膜前分别在NMOS薄膜晶体管区域注入高浓度磷以形成磷重掺杂区域和注入低浓度磷形成低掺杂区域、或在PMOS薄膜晶体管区域注入高浓度硼形成硼重掺杂，以形成对应的欧姆接触，可以避免对栅极绝缘膜的破坏，大幅减小离子植入时的能量，同时降低光阻固化程度，减小光阻剥离难度，有效提高产品良率可以避免对栅极绝缘膜的破坏，有效提高阵列基板的良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。
图1为本发明实施例一中的低温多晶硅阵列基板的制作方法的流程示意图；
图2A～图2D分别为本发明实施例一中的低温多晶硅阵列基板的形成过程的结构示意图；
图3为本发明实施例二中的低温多晶硅阵列基板的模块示意图。
具体实施方式
请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本发明具体实施例，其不应被视为限制本发明未在此详述的其它具体实施例。
实施例一
请参阅图1，所示为本发明实施例中的低温多晶硅阵列基板的制作方法的基本流程示意图。在本实施例中，将制备PMOS型薄膜晶体管与NMOS型薄膜晶体管
在步骤S101中，在玻璃基板上形成PMOS薄膜晶体管区域及NMOS薄膜晶体管区域。
如图2A所示，本步骤具体包括：
(1)在玻璃基板100上沉积遮光层，并进行蚀刻形成遮光层图形200；
(2)在所述遮光层图形200上依次形成缓冲层300、和非晶硅层；
(3)沉积非晶硅层，并对所述非晶硅层进行结晶化处理、和蚀刻处理，以形成PMOS薄膜晶体管区域400A及NMOS薄膜晶体管区域400B。
在步骤S102中，在所述PMOS薄膜晶体管区域上形成第一光阻，通过半透式光罩在所述NMOS薄膜晶体管区域上形成带有沟道的第二光阻。
如图2B所示，本步骤具体包括：
(1)在所述基板上涂布光阻层；
(2)通过曝光显影后，所述PMOS薄膜晶体管区域400A上形成第一光阻401A，在所述NMOS薄膜晶体管区域400B上形成带有沟道的第二光阻401B，其中所述第二光阻401B对应于曝光时的半透式光罩。
在步骤S103，在所述第二光阻的沟道两端植入高浓度磷以形成磷重掺杂区域。
如图2B所示，其中，所述磷重掺杂区域410B的高度与所述第二光阻的高度相同。
在步骤S104，在所述NMOS薄膜晶体管区域与所述第二光阻上进行蚀刻以形成蚀刻区域，并在所述蚀刻区域内注入低浓度磷，以形成低掺杂区域。
如图2C所示，本步骤具体包括：
(1)将所述第一光阻和所述第二光阻蚀刻到预设高度和宽度，如图402A和402B所示，以及使所述第二光阻与所述NMOS薄膜晶体管区域之间形成蚀刻区域；
(2)在所述蚀刻区域内注入低浓度的磷，以形成所述低掺杂区域420B。
在步骤S105中，沉积低温多晶硅，并在NMOS薄膜晶体管区域形成遮挡多晶硅，以及在PMOS薄膜晶体管区域形成遮挡沟道，并在所述遮挡沟道内植入高浓度硼形成硼重掺杂区域。
如图2D所示，本步骤具体包括：
(1)剥除所述第一光阻402A和所述第二光阻402B；
(2)在所述玻璃基板上沉积多晶硅层；
(3)重新曝光显影在所述NMOS薄膜晶体管区域形成遮挡多晶硅403B，以及PMOS薄膜晶体管区域形成遮挡沟道403A；以及
(4)在所述遮挡沟道内植入高浓度硼，形成硼重掺杂区域410A。
在步骤S106中，分别沉积栅极绝缘膜、栅极金属、公共电极、和像素电极，以形成低温多晶硅阵列基板。
其中，还包括夹杂其间的：沉积层间介质膜、钝化保护层、和像素绝缘膜。
具体而言，本步骤具体细化为：
(1)沉积层间介质膜，并蚀刻出第二接触孔；
(2)沉积栅极绝缘膜和栅极金属，并蚀刻出栅极图形；
(3)沉积钝化保护层，并蚀刻出第一接触孔；
(4)沉积公共电极，并蚀刻出所述公共电极图形；
(5)沉积像素绝缘膜，并蚀刻出像素绝缘膜图形；以及
(6)沉积像素电极，并蚀刻出所述像素电极的图形。
其中，所述高浓度磷是指磷离子浓度大于1X1013个/立方厘米；所述低浓度磷是指磷离子浓度小于1X1013个/立方厘米所述高浓度硼是指硼离子浓度大于1X1013个/立方厘米。此外，所述浓度，又称剂量，是指将离子注入半导体的单位体积数量。
本发明的低温多晶硅阵列基板的制作方法，在栅极绝缘膜成膜前分别在NMOS薄膜晶体管区域注入高浓度磷以形成磷重掺杂区域和注入低浓度磷形成低掺杂区域、以及PMOS薄膜晶体管区域注入高浓度硼形成硼重掺杂，以形成对应的欧姆接触，可以避免对栅极绝缘膜的破坏，大幅减小离子植入时的能量，同时降低光阻固化程度，减小光阻剥离难度，还可以降低后续的层间介质膜的脱落风险，有效提高产品良率可以避免对栅极绝缘膜的破坏，有效提高阵列基板的良率。
实施例二
图3为本发明实施例二中的低温多晶硅阵列基板的模块示意图。所述低温多晶硅阵列基板，包括：玻璃基板100、遮光层图形200、缓冲层300、多晶硅层、以及栅极绝缘层500。
遮光层图形200，包括P型遮光层和N型遮光层，皆沉积于所述玻璃基板100上。
缓冲层300，沉积于所述遮光层图形200上。
多晶硅层，沉积于所述缓冲层300上，包括：
PMOS薄膜晶体管区域400A、在PMOS薄膜晶体管区域400A周围所形成沟道中的由高浓度硼形成的硼重掺杂区域410A；以及
NMOS薄膜晶体管区域400B、在所述NMOS薄膜晶体管区域周边的由低浓度磷形成的低掺杂区域420B、由高浓度磷形成的磷重掺杂区域410B。
沉积于所述多晶硅层上的栅极绝缘层500、栅极。
可以理解的是，所述栅极之上，还包括：源极、漏极、公共电极等。由于上述未标示的元件并未做改进，故此次不再赘述。
本发明的低温多晶硅阵列基板，通过在栅极绝缘膜成膜前分别在NMOS薄膜晶体管区域注入高浓度磷以形成磷重掺杂区域和注入低浓度磷形成低掺杂区域、以及PMOS薄膜晶体管区域注入高浓度硼形成硼重掺杂，以形成对应的欧姆接触，可以避免对栅极绝缘膜的破坏，大幅减小离子植入时的能量，同时降低光阻固化程度，减小光阻剥离难度，还可以降低后续的层间介质膜的脱落风险，有效提高产品良率可以避免对栅极绝缘膜的破坏，有效提高阵列基板的良率。
可以理解的是：虽然各实施例的侧重不同，但其设计思想是一致的，某个实施例中没有详述的部分，可以参见说明书全文的详细描述，不再赘述。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通测试人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种低温多晶硅阵列基板的制作方法，其特征在于，包括：
在玻璃基板上沉积遮光层，并蚀刻出第一遮光图案；
在所述遮光层上沉积非晶硅层，并对所述非晶硅层进行结晶化处理、和蚀刻处理，以形成PMOS薄膜晶体管区域；
在所述PMOS薄膜晶体管区域上涂布第一光阻，以使所述非晶硅层上形成遮挡沟道；
在所述遮挡沟道之外的PMOS薄膜晶体管区域内植入高浓度硼离子形成硼重掺杂区域，其中所述高浓度硼是指硼离子浓度大于1X1013个/立方厘米；以及
分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成低温多晶硅阵列基板。
2.如权利要求1所述的制作方法，其特征在于，在玻璃基板上沉积遮光层，并蚀刻出第一遮光图案，之后还包括：
在所述遮光层上沉积缓冲层。
3.如权利要求1所述的制作方法，其特征在于，在所述PMOS薄膜晶体管区域上涂布第一光阻，以使所述非晶硅层上形成遮挡沟道，具体包括：
涂布光阻层，曝光显影后在所述PMOS薄膜晶体管区域上形成所述第一光阻；
将所述第一光阻蚀刻到预设的尺寸，以使所述PMOS薄膜晶体管区域上形成遮挡沟道，其中所述尺寸至少包括：所述第一光阻的高度、长度或宽度。
4.如权利要求1所述的制作方法，其特征在于，所述分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成所述低温多晶硅阵列基板，具体包括：
沉积栅极绝缘膜和栅极金属，并蚀刻出栅极图形；
沉积公共电极，并蚀刻出所述公共电极图形；
沉积钝化保护层，并蚀刻出第一接触孔；以及
沉积像素电极，并蚀刻出所述像素电极的图形。
5.如权利要求1或4所述的制作方法，其特征在于：
沉积栅极绝缘膜和栅极金属，之前还包括：沉积层间介质膜，并蚀刻出第二接触孔；以及
沉积像素电极，之前还包括：沉积像素绝缘膜，并蚀刻出像素绝缘膜图形。
6.一种低温多晶硅阵列基板的制作方法，其特征在于，包括：
在玻璃基板上沉积遮光层，并蚀刻出第二遮光图案；
在所述遮光层上沉积非晶硅层，通过结晶技术形成多晶硅后并蚀刻以形成NMOS薄膜晶体管区域；
在所述NMOS薄膜晶体管区域的两端植入高浓度磷以形成磷重掺杂区域，其中所述高浓度磷是指磷离子浓度大于1X1013个/立方厘米；
通过对第二光阻行蚀刻，以形成蚀刻区域；
在所述蚀刻区域内注入低浓度磷，以形成低掺杂区域，其中所述低浓度磷是指磷离子浓度小于1X1013个/立方厘米；以及
分别沉积栅极绝缘膜、栅极金属、公共电极、钝化保护层、和像素电极，以形成低温多晶硅阵列基板。
7.如权利要求6所述的制作方法，其特征在于，通过对第二光阻进行蚀刻，以形成蚀刻区域，具体包括：
通过半透式光罩在所述NMOS薄膜晶体管区域上形成二层阶梯状的第二光阻；以及
通过纵向蚀刻所述第二光阻中的第一阶梯部分及对应的非晶硅层，来形成所述蚀刻区域。
8.如权利要求7所述的制作方法，其特征在于，在所述蚀刻区域内注入低浓度磷，以形成低掺杂区域，之后还包括：
剥除所述第二光阻。
9.如权利要求6所述的制作方法，其特征在于：
沉积栅极绝缘膜和栅极金属，之前还包括：沉积层间介质膜，并蚀刻出第一接触孔；沉积钝化保护层，还包括：蚀刻出第二接触孔；以及
沉积像素电极，之前，还包括：沉积像素绝缘膜，并蚀刻出像素绝缘膜图形。
10.一种低温多晶硅阵列基板，其特征在于，包括：
玻璃基板；
遮光层图形，包括第一遮光层图形和第二遮光层图形，皆沉积于所述玻璃基板上；
缓冲层，沉积于所述遮光层图形上；
多晶硅层，沉积于所述缓冲层上，包括：
PMOS薄膜晶体管区域、在PMOS薄膜晶体管区域周围所形成沟道中的由高浓度硼形成的硼重掺杂区域；
NMOS薄膜晶体管区域、在所述NMOS薄膜晶体管区域周边的由低浓度磷形成的低掺杂区域、由高浓度磷形成的磷重掺杂区域；以及
沉积于所述多晶硅层上的栅极绝缘层和栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510564119.6A CN105161459B (zh) | 2015-09-07 | 2015-09-07 | 低温多晶硅阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510564119.6A CN105161459B (zh) | 2015-09-07 | 2015-09-07 | 低温多晶硅阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105161459A true CN105161459A (zh) | 2015-12-16 |
| CN105161459B CN105161459B (zh) | 2019-01-29 |
Family
ID=54802274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510564119.6A Active CN105161459B (zh) | 2015-09-07 | 2015-09-07 | 低温多晶硅阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105161459B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489499A (zh) * | 2015-12-21 | 2016-04-13 | 武汉华星光电技术有限公司 | Ltps薄膜晶体管制造方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| CN106324931A (zh) * | 2016-09-06 | 2017-01-11 | 武汉华星光电技术有限公司 | 一种高分辨率的低温多晶硅像素的制作方法 |
| CN106952824A (zh) * | 2017-03-08 | 2017-07-14 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制作方法 |
| CN107505763A (zh) * | 2017-09-25 | 2017-12-22 | 武汉华星光电技术有限公司 | 基板的制作方法、液晶面板的制作方法及液晶面板 |
| CN112542386A (zh) * | 2020-11-03 | 2021-03-23 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525554A (zh) * | 2003-02-26 | 2004-09-01 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| US20060008955A1 (en) * | 2004-07-12 | 2006-01-12 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, and electro-optical device |
| CN1917155A (zh) * | 2005-08-18 | 2007-02-21 | 三星电子株式会社 | 薄膜晶体管基板及其制造 |
| JP2008177457A (ja) * | 2007-01-22 | 2008-07-31 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク |
-
2015
- 2015-09-07 CN CN201510564119.6A patent/CN105161459B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1525554A (zh) * | 2003-02-26 | 2004-09-01 | 友达光电股份有限公司 | 低温多晶硅薄膜晶体管的制作方法 |
| US20060008955A1 (en) * | 2004-07-12 | 2006-01-12 | Seiko Epson Corporation | Semiconductor device, method of manufacturing the same, and electro-optical device |
| CN1917155A (zh) * | 2005-08-18 | 2007-02-21 | 三星电子株式会社 | 薄膜晶体管基板及其制造 |
| JP2008177457A (ja) * | 2007-01-22 | 2008-07-31 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置の製造方法、およびハーフトーンマスク |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489499A (zh) * | 2015-12-21 | 2016-04-13 | 武汉华星光电技术有限公司 | Ltps薄膜晶体管制造方法 |
| CN105938800A (zh) * | 2016-07-01 | 2016-09-14 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| WO2018000478A1 (zh) * | 2016-07-01 | 2018-01-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法及阵列基板的制造方法 |
| US20180190686A1 (en) * | 2016-07-01 | 2018-07-05 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Manufacturing method of thin film transistor and manufacturing method of array substrate |
| US10290663B2 (en) | 2016-07-01 | 2019-05-14 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Manufacturing method of thin film transistor and manufacturing method of array substrate |
| CN106324931A (zh) * | 2016-09-06 | 2017-01-11 | 武汉华星光电技术有限公司 | 一种高分辨率的低温多晶硅像素的制作方法 |
| CN106324931B (zh) * | 2016-09-06 | 2019-07-26 | 武汉华星光电技术有限公司 | 一种高分辨率的低温多晶硅像素的制作方法 |
| CN106952824A (zh) * | 2017-03-08 | 2017-07-14 | 深圳市华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管的制作方法 |
| CN107505763A (zh) * | 2017-09-25 | 2017-12-22 | 武汉华星光电技术有限公司 | 基板的制作方法、液晶面板的制作方法及液晶面板 |
| CN112542386A (zh) * | 2020-11-03 | 2021-03-23 | 北海惠科光电技术有限公司 | 显示面板和薄膜晶体管的制造方法及其制造设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105161459B (zh) | 2019-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105161459A (zh) | 低温多晶硅阵列基板及其制作方法 | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN106847703B (zh) | 低温多晶硅薄膜晶体管的制造方法和显示装置 | |
| CN104617102B (zh) | 阵列基板及阵列基板制造方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN105304500B (zh) | N型tft的制作方法 | |
| KR19980081122A (ko) | 박막트랜지스터 및 그 제조방법과그것을 사용한 액정표시장치 | |
| CN104409512A (zh) | 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法 | |
| KR100192593B1 (ko) | 폴리 실리콘 박막 트랜지스터의 제조방법 | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| US10042211B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN104538307A (zh) | 一种用于制作多晶硅薄膜晶体管的方法 | |
| CN104409416A (zh) | 用于制作阵列基板的方法及阵列基板 | |
| CN108447822A (zh) | Ltps tft基板的制作方法 | |
| US5920362A (en) | Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode | |
| CN107275340A (zh) | 薄膜晶体管制备方法、阵列基板、其制备方法及显示装置 | |
| CN104900652B (zh) | 一种低温多晶硅晶体管阵列基板及其制备方法、显示装置 | |
| US9419029B1 (en) | Method for manufacturing thin film transistor array substrate and thin film transistor array substrate for the same | |
| CN108511464B (zh) | Cmos型ltps tft基板的制作方法 | |
| CN108598086B (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| CN104466020A (zh) | 一种ltps像素单元及其制造方法 | |
| CN105576034A (zh) | 薄膜晶体管元件及其制造方法 | |
| US10290655B2 (en) | Low temperature polysilicon array substrate and method for manufacturing the same | |
| CN109616479A (zh) | Ltps tft基板的制作方法 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |