CN106324931A - 一种高分辨率的低温多晶硅像素的制作方法 - Google Patents

一种高分辨率的低温多晶硅像素的制作方法 Download PDF

Info

Publication number
CN106324931A
CN106324931A CN201610804861.4A CN201610804861A CN106324931A CN 106324931 A CN106324931 A CN 106324931A CN 201610804861 A CN201610804861 A CN 201610804861A CN 106324931 A CN106324931 A CN 106324931A
Authority
CN
China
Prior art keywords
region
photoresistance
manufacture method
light
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610804861.4A
Other languages
English (en)
Other versions
CN106324931B (zh
Inventor
陈归
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610804861.4A priority Critical patent/CN106324931B/zh
Publication of CN106324931A publication Critical patent/CN106324931A/zh
Application granted granted Critical
Publication of CN106324931B publication Critical patent/CN106324931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1303—Apparatus specially adapted to the manufacture of LCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种高分辨率的低温多晶硅像素的制作方法，在滤波器的工艺完成后，采用正性光阻对成膜后的多晶硅进行涂覆，采用光盾金属光罩在不透光区域内进行曝光处理，通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，使得不透光区域下方的光阻部分被光照，直至显影后的光阻边缘与门电极区域的NP区域的下边缘相重合为止，以使薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触，对未进行光阻覆盖的多晶硅区域进行N型重掺杂，以实现对多晶硅区域中两电极端进行N型重掺杂。

Description

一种高分辨率的低温多晶硅像素的制作方法
技术领域
本发明具体涉及一种高分辨率的低温多晶硅像素的制作方法。
背景技术
薄膜晶体管液晶显示器是在封装过程中，利用准分子镭射作为热源，镭射光经过投射系统后，会产生能量均匀分布的镭射光束，投射于非晶硅结构的玻璃基板上，当非晶硅结构玻璃基板吸收准分子镭射的能量后，会转变成为多晶硅结构，因整个处理过程都是在600℃以下完成，故一般玻璃基板皆可适用。低温多晶硅工艺复杂，耗时长。
低温多晶硅(Low Temperature Poly-silicon；简称LTPS)，传统高分辨率LTPS工艺中，由于尺寸较小的原因器件Channel中的LSM层在Pixel中为一整块设计，在Poly Si成膜后，采用一道NCD光罩对TFT沟道区域中的Poly Si进行N型掺杂，以调节TFT的阈值电压，该道NCD光罩为Clear，即NCD光罩区域为透光区域，在对该工艺完成后，在采用NP光罩，如图1中两个虚线区域4所示，对源漏极两端下方的Poly Si进行N型重掺杂处理，以实现TFT器件的源漏区域中源漏电极与Poly Si之间维持欧姆接触，且该道光罩中的NP区域也为Clear，即NP光罩区域为透光区域，整个曝光过程均采用正性光阻。相对于传统的非晶态工艺(Amorphous)，光罩次数明显增多；大量的光罩制程增加了产品的制作周期，同时也增大了器件的制备误差，特别是高分辨率的产品工艺，因其较紧密的设计尺寸而对工艺误差影响极高。
发明内容
本发明的目的是提供一种高分辨率的低温多晶硅像素的制作方法，以解决高分辨率的产品中因大量的光罩制程增加了产品的制作周期，同时也增大了器件的制备误差的问题。
为了解决上述问题，本发明的制作方法为：
对多晶硅完成滤波器工艺后，采用光阻对成膜后的多晶硅进行涂覆；
采用光盾金属光罩在不透光区域内进行曝光处理，不透光区域的上边区域到门电极的NP边缘区域之间的距离为a；
通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，使不透光区域下方的光阻部分得以光照，直至显影后的光阻边缘与门电极区域的NP区域的下边缘相重合，以使薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，距离a的取值范围为1～2um。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，光阻为正性光阻。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，曝光强度的控制通过控制曝光量的大小、光分布方向的变化或曝光时间实现。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，过曝处理的次数为10～50。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，在达到了薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触后，对未进行光阻覆盖的多晶硅区域进行掺杂。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，掺杂为N型重掺杂。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，掺杂为N型重掺杂中硼的表面掺杂浓度在4E20cm-3～1.5E21cm-3以内，所述磷的浓度在0.3％～4％以内。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，距离a的取值为2um。
本发明提供的一种高分辨率的低温多晶硅像素的制作方法，优选地，过曝处理的次数为35。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能够达到本发明的目的。
与现有技术相比，本发明的一个或多个实施例可以具有如下优点：
1、本发明为一种节省光罩次数的方法，采用LSM光罩，也就是光盾金属光罩来进行薄膜晶体管中的NP掺杂，即用LSM光罩来代替NP光罩，节省了低温多晶硅工艺的光罩次数，提高了生产效率的同时，也降低了生产成本。
2、本发明减少高分辨率产品的LTPS光罩制程，有利于提高其生产周期，同时也减小薄膜晶体管的制备误差，同时也直接提高了薄膜晶体管的稳定性。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：
图1显示了传统工艺的工作原理示意图；
图2显示了本发明的工作原理示意图，图中不透光区域3显影后的光阻边缘2与NP区域4的边缘5相重合；
图3显示了本发明的流程框图。
具体实施方式
下面将结合附图对本发明作进一步说明。
具体实施方式一：结合图1、图2和图3说明本实施方式，本实施方式中对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，由于不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为a，通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体管的源漏电极与多晶硅1之间维持欧姆接触。
本实施方式中的距离a的取值范围为1～2um。
本实施方式中的过曝处理的次数为10～50。
本实施方式是利用LSM光罩来对TFT器件源漏极两端下方的Poly Si进行N型重掺杂处理，即节省了NP光罩。其中多晶硅1为Poly Si；光盾金属光罩为LSM光罩；门电极7为Gate电极；滤波器6的工艺为NCD工艺；薄膜晶体管为TFT器件，其为一种高分辨率的产品。为进行P电极和N电极制作的光罩为NP光罩，NP光罩所控制的区域为NP区域
本实施方式具有通用性，适用于多种高分辨率的产品。
本实施方式中欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区而不在接触面。欧姆接触在金属处理中应用广泛，实现的主要措施是在半导体表面层进行高掺杂或者引入大量复合中心。
本实施方式通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，其中曝光强度的控制通过控制曝光量的大小、光的分布方向的变化或曝光时间实现。当曝光强度通过控制曝光量的大小实现时，曝光量＝照度×时间，其指是物体表面某一面元接收的光照度Ev在时间t内的积分。其中光照度Ev由光圈决定，而时间由快门控制。光圈大小与快门长短决定了曝光量的多少。因此，曝光量由光圈和快门共同控制。
具体实施方式二：本发明采用LSM光罩来进行器件的NP掺杂，即用LSM光罩来代替NP光罩，进而对TFT器件的沟道进行N型重掺杂，实际的操作过程如下：采用正性光阻对成膜后的Poly Si进行涂覆，然后采用LSM光罩，在图2中对两个虚线区域进行曝光处理，虚线区域为LSM光罩区域，同时该虚线区域为Dark区域，即为不透光区域3，通过控制曝光的强度或曝光的方式等，使得LSM下方的光阻过曝，直到LSM下方边缘光阻被过曝至与靠近GE区域的NP区域4的边界重合，NP区域4为图2中黑色实线框，进而实现对未被光阻保护的Poly Si两电极端进行N型的重掺杂。
本实施方式节省了LTPS工艺中的NP光罩，采用LSM光罩，在正性光阻的作用下对TFT器件的沟道两端区域进行N型重掺杂，即利用LSM光罩完成了对TFT器件的沟道两端的Poly Si区域进行N型重掺杂，传统技术需采用NP光罩实现，减少LTPS光罩次数的同时，提高了生产周期，同时还降低了TFT器件工艺的制备误差。
具体实施方式三：本实施方式中对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，由于不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为a，通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体管的源漏电极与多晶硅1之间维持欧姆接触，对未进行光阻覆盖的多晶硅1区域进行掺杂。
本实施方式中N型重掺杂的过程为：当达到了TFT器件的源漏电极与多晶硅1之间维持欧姆接触后，对未进行光阻覆盖的多晶硅1区域进行N型重掺杂，N型重掺杂的过程为：在半导体硅中加入表面掺杂浓度在4E20cm-3～1.5E21cm-3以内的硼，加入浓度在0.3％～4％以内的磷，掺杂深度在0.8μm～1.2μm以内，以提高导电性。
本实施方式中距离a的取值为2um。
本实施方式中过曝处理的次数为35。
具体实施方式四：对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为1um，通过控制曝光量的大小对光盾金属光罩下的光阻进行20次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体管的源漏电极与多晶硅1之间维持欧姆接触。
具体实施方式五：对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为1.2um，通过改变光分布方向对光盾金属光罩下的光阻进行30次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体屏的源漏电极与多晶硅1之间维持欧姆接触。
具体实施方式六：对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为1.5um，通过控制曝光时间对光盾金属光罩下的光阻进行30次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体管的源漏电极与多晶硅1之间维持欧姆接触，在达到了薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触后，对未进行光阻覆盖的多晶硅区域进行N型重掺杂，N型重掺杂中硼的表面掺杂浓度为1E20cm-3，所述磷的浓度为1％。
具体实施方式七：对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为2um，通过改变光分布方向对光盾金属光罩下的光阻进行35次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体屏的源漏电极与多晶硅1之间维持欧姆接触。在达到了薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触后，对未进行光阻覆盖的多晶硅区域进行N型重掺杂，N型重掺杂中硼的表面掺杂浓度为2E20cm-3，所述磷的浓度为2％。掺杂深度为0.9μm。
具体实施方式八：对多晶硅1完成滤波器6工艺后，采用正性光阻对成膜后的多晶硅1进行涂覆，采用光盾金属光罩在不透光区域3内进行曝光处理，不透光区域3的上边区域到门电极7的NP边缘区域4之间的距离为2um，通过改变光分布方向对光盾金属光罩下的光阻进行35次过曝处理，使得不透光区域3下方的光阻部分被光照，直至显影后的光阻边缘2与门电极7区域的NP区域4的下边缘5相重合为止，即达到了薄膜晶体屏的源漏电极与多晶硅1之间维持欧姆接触。在达到了薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触后，对未进行光阻覆盖的多晶硅区域进行N型重掺杂，N型重掺杂中硼的表面掺杂浓度为3E20cm-3，所述磷的浓度为3％，掺杂深度为1μm。

Claims (10)

1.一种高分辨率的低温多晶硅像素的制作方法，其特征在于，包括以下步骤：
对多晶硅完成滤波器工艺后，采用光阻对成膜后的多晶硅进行涂覆；
采用光盾金属光罩在不透光区域内进行曝光处理，不透光区域的上边区域到门电极的NP边缘区域之间的距离为a；
通过控制曝光强度或曝光方式对光盾金属光罩下的光阻进行多次过曝处理，使不透光区域下方的光阻部分得以光照，直至显影后的光阻边缘与门电极区域的NP区域的下边缘相重合，以使薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触。
2.根据权利要求1所述的制作方法，其特征在于，距离a的取值范围为1～2um。
3.根据权利要求1所述的制作方法，其特征在于，光阻为正性光阻。
4.根据权利要求1所述的制作方法，其特征在于，曝光强度的控制通过控制曝光量的大小、光分布方向的变化或曝光时间实现。
5.根据权利要求1所述的制作方法，其特征在于，过曝处理的次数为10～50。
6.根据权利要求1至5中任一项所述的制作方法，其特征在于，在达到了薄膜晶体管的源漏电极与多晶硅之间维持欧姆接触后，对未进行光阻覆盖的多晶硅区域进行掺杂。
7.根据权利要求6所述的制作方法，其特征在于，掺杂为N型重掺杂。
8.根据权利要求6所述的制作方法，其特征在于，掺杂为N型重掺杂中硼的表面掺杂浓度在4E20cm-3～1.5E21cm-3以内，所述磷的浓度在0.3％～4％以内。
9.根据权利要求6所述的制作方法，其特征在于，距离a的取值为2um。
10.根据权利要求7至9中任一项所述的制作方法，其特征在于，过曝处理的次数为35。
CN201610804861.4A 2016-09-06 2016-09-06 一种高分辨率的低温多晶硅像素的制作方法 Active CN106324931B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610804861.4A CN106324931B (zh) 2016-09-06 2016-09-06 一种高分辨率的低温多晶硅像素的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610804861.4A CN106324931B (zh) 2016-09-06 2016-09-06 一种高分辨率的低温多晶硅像素的制作方法

Publications (2)

Publication Number Publication Date
CN106324931A true CN106324931A (zh) 2017-01-11
CN106324931B CN106324931B (zh) 2019-07-26

Family

ID=57788077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610804861.4A Active CN106324931B (zh) 2016-09-06 2016-09-06 一种高分辨率的低温多晶硅像素的制作方法

Country Status (1)

Country Link
CN (1) CN106324931B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530718A (zh) * 2003-03-12 2004-09-22 统宝光电股份有限公司 反射式液晶显示器及周边电路的制造方法
US20050090045A1 (en) * 2003-07-02 2005-04-28 Chih-Chin Chang Method for fomring a self-aligned ltps tft
CN101021658A (zh) * 2007-03-23 2007-08-22 友达光电股份有限公司 液晶显示面板的半导体结构及其制作方法
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
US20130168683A1 (en) * 2011-12-30 2013-07-04 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN104867878A (zh) * 2015-05-26 2015-08-26 武汉华星光电技术有限公司 一种ltps阵列基板及其制作方法
CN105161459A (zh) * 2015-09-07 2015-12-16 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法
CN105185743A (zh) * 2015-10-09 2015-12-23 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1530718A (zh) * 2003-03-12 2004-09-22 统宝光电股份有限公司 反射式液晶显示器及周边电路的制造方法
US20050090045A1 (en) * 2003-07-02 2005-04-28 Chih-Chin Chang Method for fomring a self-aligned ltps tft
CN101021658A (zh) * 2007-03-23 2007-08-22 友达光电股份有限公司 液晶显示面板的半导体结构及其制作方法
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
US20130168683A1 (en) * 2011-12-30 2013-07-04 Samsung Display Co., Ltd. Thin film transistor and manufacturing method thereof
CN104332477A (zh) * 2014-11-14 2015-02-04 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN104867878A (zh) * 2015-05-26 2015-08-26 武汉华星光电技术有限公司 一种ltps阵列基板及其制作方法
CN105161459A (zh) * 2015-09-07 2015-12-16 武汉华星光电技术有限公司 低温多晶硅阵列基板及其制作方法
CN105336745A (zh) * 2015-09-30 2016-02-17 深圳市华星光电技术有限公司 低温多晶硅tft基板
CN105185743A (zh) * 2015-10-09 2015-12-23 武汉华星光电技术有限公司 薄膜晶体管阵列基板的制备方法

Also Published As

Publication number Publication date
CN106324931B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
CN205789970U (zh) 一种阵列基板、显示面板及显示装置
CN104517896B (zh) 一种阵列基板的掺杂方法及制造设备
US20170047352A1 (en) Polysilicon thin film transistor and manufacturing method thereof, array substrate
CN104538399B (zh) 一种ltps阵列基板及其制造方法
CN104465405B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
KR101850662B1 (ko) 고해상도 amoled 백플레인의 제조방법
US20150129870A1 (en) Tft driving backplane and method of manufacturing the same
US10700107B2 (en) Low-temperature polysilicon thin film transistor, method of manufacturing the same, and display substrate
CN105097841B (zh) Tft基板的制作方法及tft基板
WO2016090694A1 (zh) 一种阵列基板的掺杂方法和掺杂设备
WO2016090687A1 (zh) 用于制作阵列基板的方法及阵列基板
WO2017133145A1 (zh) 金属氧化物薄膜晶体管及其制造方法
CN105304643A (zh) 一种tft阵列基板及其制作方法
CN109003943B (zh) 一种阵列基板及其制备方法
CN105161459A (zh) 低温多晶硅阵列基板及其制作方法
CN104505340A (zh) 一种低温多晶硅薄膜的制备方法
CN105374749A (zh) 一种薄膜晶体管及其制造方法
CN104733323A (zh) 一种低温多晶硅薄膜晶体管的制造方法
WO2014169518A1 (zh) 光电二极管及其制造方法、x射线探测器基板及其制造方法
CN108538861B (zh) 阵列基板及其制造方法、显示面板
CN105633095A (zh) 一种阵列基板及显示面板
WO2018119865A1 (zh) 一种低温多晶硅阵列基板及其制作方法
CN106324931A (zh) 一种高分辨率的低温多晶硅像素的制作方法
CN204130536U (zh) 一种阵列基板及显示装置
CN103915449A (zh) 阵列基板及其制备方法、显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant