CN1866471A - 将离子注入晶圆的方法及使用其制造分级结的方法 - Google Patents

将离子注入晶圆的方法及使用其制造分级结的方法 Download PDF

Info

Publication number
CN1866471A
CN1866471A CNA2006100044170A CN200610004417A CN1866471A CN 1866471 A CN1866471 A CN 1866471A CN A2006100044170 A CNA2006100044170 A CN A2006100044170A CN 200610004417 A CN200610004417 A CN 200610004417A CN 1866471 A CN1866471 A CN 1866471A
Authority
CN
China
Prior art keywords
ion
angle
implantation step
tilt
dosage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100044170A
Other languages
English (en)
Inventor
卢俓奉
秦丞佑
黄善焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1866471A publication Critical patent/CN1866471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Non-Volatile Memory (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及离子注入方法。根据本发明，一种用于制造半导体元件的离子注入方法是垂直离子注入与倾斜离子注入的组合离子注入。根据上述离子注入方法，杂质离子的第一剂量，作为将被注入的杂质离子的全部剂量的一部分，通过垂直离子注入首先被注入。然后，杂质离子的其余剂量，除全部剂量的第一剂量外，以倾斜离子注入被注入。在此，倾斜离子注入可被再细分成多份倾斜离子注入。

Description

将离子注入晶圆的方法及使用其 制造分级结的方法
技术领域
本发明涉及用于制造半导体元件的方法。更具体地，本发明涉及用于制造半导体元件的离子注入方法及使用该方法的用于制造分级结(gradedjunction)的方法。
背景技术
为制造半导体元件，特别是半导体存储元件如动态随机存取存储器(DRAM)，各种工艺被执行。这些工艺包括叠层、蚀刻、离子注入等，且通常在晶圆(wafer)单元基础上进行。在这些单元工艺中，离子注入为这样的工艺，其中掺杂离子如硼和砷由强电场加速且然后穿过晶圆表面。因此，材料的电特性可经由这样的离子注入被改变。
图1为一视图，示出垂直离子注入作为常规离子注入的一例子。晶圆100被晶圆架110支持。该晶圆架110可被设置为使得它通过旋转轴120向左或向右倾斜。该旋转轴120以轴130支持。该晶圆100被设置为暴露前表面101，杂质离子经由晶圆架组件向其注入。杂质离子200被注入晶圆100的前表面101，如图1中箭头所示。在此，如以虚线所示，该杂质离子200的注入路径与相对于晶圆100的前表面101的垂直线之间的角度为零度。
使用垂直离子注入所形成的杂质区具有低薄层电阻(sheetresistance)。垂直注入包括注入离子以进入晶圆的表面，使得入射角为基本正交晶圆的表面。然而，近来，半导体元件集成的极度增加已引起有关不利的穿隧效应问题。穿隧效应(channeling effect)为当杂质离子的分布不是正态时，例如离子注入之后杂质离子注入至深度大于所要的深度时，呈现异常高斯分布的现象。随着所需的深度控制由于半导体元件的增加的集成而变得更困难，这些穿隧效应更严重地发生。因此能抑制这些穿隧效应的倾斜离子注入目前广泛用于本领域中。
图2为一视图，示出一种倾斜离子注入方法。以下，图1中相同的附图标记参照图2中相同的附图标记，因此相同元件的描述将予省略。晶圆架110绕旋转轴120倾斜移动至预定程度。对应地，晶圆100也倾斜地被定位至预定程度，结果相对于晶圆100的表面的垂直线与杂质离子200的注入路径之间形成特定角度(α)。即，垂直离子注入在相对于晶圆100的垂直方向注入杂质离子，而倾斜离子注入以相对于晶圆100的特定角度(α)倾斜地注入杂质离子。此角度为正交晶圆表面的线与离子进入晶圆的方向所定义的角度。经由倾斜离子注入的杂质区形成抑制了与垂直离子注入工艺有关的穿隧效应。
图3为一图形，显示对于分别根据垂直离子注入与倾斜离子注入工艺所注入的杂质离子，相对于结深度的杂质离子浓度的变化。图4为一图形，显示在分别根据垂直离子注入与倾斜离子注入工艺所形成的杂质区中，薄层电阻和薄层电阻偏离相对于温度的变化。
图3示出相对于结深度的杂质离子浓度的次级离子质谱(SIMS)检测结果，垂直离子注入呈现的浓度分布如附图标记310所示，且倾斜离子注入呈现的浓度分布如附图标记320所示。在该倾斜离子注入中，倾斜角度被设定为7度。通过在该二种离子注入模式之间比较浓度分布，可以确定垂直离子注入310与倾斜离子注入320相比，将杂质离子注入至更深的结深度，因此加剧了穿隧效应。
如图4中示出，垂直离子注入如附图标记411所示呈现出关于温度的较低薄层电阻，而7度的倾斜角度的倾斜离子注入如附图标记412所示呈现出关于温度的较高薄层电阻。垂直离子注入与7度倾斜角度的倾斜离子注入之间薄层电阻的偏离在增加的温度下有些变低，如附图标记420所示。
从图3与图4的图形可看出，垂直离子注入呈现低薄层电阻但出现穿隧效应问题，而倾斜离子注入抑制穿隧效应但呈现有关高薄层电阻的问题。因此在垂直离子注入与倾斜离子注入中，在穿隧效应与薄层电阻间有一折衷。另外，对于半导体元件的大幅收缩，光致抗蚀剂膜图案的阴影效果(shadow effect)在实施倾斜离子注入中造成一些限制。
发明内容
本发明的一实施例提供一种用于制造半导体元件的离子注入方法，其能够确保所要的薄层电阻，同时抑制穿隧效应。本发明的另一实施例提供一种使用上述离子注入方法的用于制造分级结的方法。
根据本发明的一方面，一种离子注入方法包括以垂直离子注入来注入杂质离子的第一剂量，该第一剂量作为要注入的杂质离子的全部剂量的一部分；及通过倾斜离子注入来注入该杂质离子全部剂量的其余剂量。
该倾斜离子注入步骤可包括将其余剂量分成多份剂量，且将杂质离子的各分成的剂量以不同倾斜角度注入。
该倾斜离子注入步骤可以以相对于该晶圆表面的垂直线与杂质离子的注入路径之间4至45度的角度进行。
该垂直离子注入与倾斜离子注入步骤优选地在基本相同的离子注入能量条件下被执行。
该垂直离子注入与倾斜离子注入步骤可使用相同离子注入设备连续进行。
该垂直离子注入与倾斜离子注入步骤可以在相同离子注入设备中分别执行。
垂直离子注入与倾斜离子注入步骤中所注入的杂质离子可包含选自于包括B，P，As，BF2，BF，In，Sb与Ge的组中的至少一种。
根据本发明的另一方面，一种使用离子注入方法的用于制造分级结的方法包括：通过垂直离子注入将杂质离子注入半导体衬底以形成第一杂质区；及通过倾斜离子注入将杂质离子注入半导体衬底以形成第二杂质区，该第二杂质区部分交迭该第一杂质区，第二杂质区较第一杂质区具有较大宽度与较浅深度。
以垂直离子注入所注入的杂质区的剂量与以倾斜离子注入所注入的杂质区的剂量基本上相同。
在垂直离子注入与倾斜离子注入步骤中的离子注入能量基本上相同。
本发明用于制造分级结的方法，还可包括以倾斜离子注入将杂质离子注入半导体衬底，由此形成第三杂质区，该第三杂质区部分交迭第一和第二杂质区，第三杂质区较第二杂质区具有较宽的宽度与较浅的深度。
在本发明中，用以形成第三杂质区的倾斜离子注入的倾斜角度优选地大于用以形成第二杂质区的倾斜离子注入的倾斜角度。
附图说明
图1为一视图，示出垂直离子注入作为常规离子注入的一例子；
图2为一视图，示出倾斜离子注入作为常规离子注入的另一例子；
图3为一曲线，示出对于以垂直离子注入与倾斜离子注入所注入的各杂质离子，杂质离子浓度根据结深度的变化；
图4为一曲线，分别示出在以垂直离子注入与倾斜离子注入所形成的杂质区中薄层电阻和薄层电阻偏离相对于温度的变化；
图5为流程图，示出根据本发明用于制造半导体元件的离子注入方法；
图6-8为视图，示出根据本发明的离子注入方法的具体实施例；
图9为曲线，显示通过根据本发明的用于制造半导体元件的离子注入方法所注入的杂质离子的杂质离子浓度根据结深度的变化；
图10为图形，显示在根据本发明的用于制造半导体元件的离子注入方法中，关于垂直离子注入与倾斜离子注入的组合的薄层电阻；
图11为一剖面视图，示出根据本发明用于在半导体元件中利用离子注入方法来制造分级结的方法；
图12为图形，显示在图11的分级结中关于垂直离子注入与倾斜离子注入的组合的峰值深度；
图13为图形，显示在图11的分级结中关于垂直离子注入与倾斜离子注入的组合的峰值浓度。
具体实施方式
本发明将参考以下附图被更充分描述，附图中示出本发明的优选实施例。然而，本发明可以不同形式实施且不应被解释为限于在此提出的实施例。
图5为流程图，示出根据本发明用于制造半导体元件的离子注入方法。首先将欲注入的杂质离子的全部剂量分成至少二份或更多份剂量(步骤510)。例如，杂质离子的全部剂量可被分成二份剂量，即第一剂量与第二剂量，或可被分成三份剂量，即第一剂量、第二剂量与第三剂量。在某些应用下，杂质离子的全部剂量可被分成四份或更多份剂量。第一剂量、第二剂量与第三剂量可为相同剂量或不同剂量。或者，一些该剂量可具有相同剂量且其他可具有不同剂量。
下一步，垂直离子注入(或零度倾斜离子注入)被执行从而将杂质离子的所分成的剂量中的一份注入晶圆(步骤520)。然后，倾斜离子注入被执行从而将该杂质离子的其余剂量注入晶圆(步骤530)。当全部剂量被分成二份剂量时，第一剂量的杂质离子经由垂直离子注入被注入且第二剂量的杂质离子经由倾斜离子注入被注入。当杂质离子的全部剂量被分成三份剂量时，第一剂量的杂质离子经由垂直离子注入被注入且第二剂量的杂质离子经由倾斜离子注入被注入。对于任一情形，倾斜离子注入优选地在相对于该晶圆表面的垂直线与杂质离子的注入路径间4至45度的角度进行，从而显著地抑制穿隧效应。
下一步，判定所分成的剂量是否全部被注入(步骤540)。当判断仍存有未注入的剂量时，工艺会回到步骤530且倾斜离子注入再次被执行，但是以不同于前面倾斜离子注入的角度的角度执行。当全部剂量被分成二份剂量时，该离子注入工艺已完成，因为第一与第二剂量二者都已被注入。然而，当杂质离子的全部剂量被分成三份剂量时，剩余的第三剂量的杂质离子通过倾斜离子注入被注入。当第二剂量的杂质离子在前面通过倾斜离子注入以第一倾斜角度被注入时，第三剂量的杂质离子以不同于第一倾斜角度的第二倾斜角度通过倾斜离子注入被注入。供选地，第三剂量可没有任何倾斜地被注入。
图6-8为视图，示出根据本发明的离子注入方法的具体实施例。以下，图1中的相同附图标记指代图6-8中的相同元件，且因此类似元件的描述将予省略。
本实施例示例出一种情形，其中欲注入的杂质离子的全部剂量为3.0×1013离子/cm3，且被分成分别具有1.0×1013离子/cm3的第一、第二与第三剂量。虽然在该实施例中杂质离子的全部剂量被分成三份剂量，如前所述，如果需要，杂质离子的全部剂量可被分成二份剂量，或可被分成四份或更多份剂量。此外，虽然杂质离子的全部剂量被分成相等剂量，剂量中的至少一份可具有不同值。
首先，如图6所示，1.0×1013离子/cm3的浓度的杂质离子210的第一剂量经由垂直离子注入被注入晶圆100，即，晶圆100被设置在晶圆架110上，使得相对于晶圆100的前表面101的垂直线与杂质离子210的注入路径形成0°的角度。杂质离子210于是以1.0×1013离子/cm3的浓度注入晶圆100。
下一步，如图7所示，1.0×1013离子/cm3的浓度的杂质离子210的第二剂量经由倾斜离子注入以3°的倾斜角度被注入晶圆100。即，晶圆100被设置于晶圆架110上，使得相对于晶圆100的前表面101的垂直线与杂质离子210的注入路径形成3度的角度。杂质离子210于是以1.0×1013离子/cm3的浓度被注入晶圆100。
如图8所示，1.0×1013离子/cm3的浓度的杂质离子210的第三剂量经由倾斜离子注入以7°的倾斜角度被注入晶圆100。即，晶圆100被设置于晶圆架110上，使得相对于晶圆100的前表面101的垂直线与杂质离子210的注入路径形成7°的角度。杂质离子210于是以1.0×1013离子/cm3的浓度被注入晶圆100。
这样，在具有3.0×1013离子/cm3的杂质离子作为全部剂量的注入中，浓度1.0×1013离子/cm3的杂质离子210作为第一剂量经由垂直离子注入首先被注入，浓度1.0×1013离子/cm3的杂质离子作为第二剂量经由3°的倾斜离子注入其次被注入，且最后浓度1.0×1013离子/cm3的杂质离子作为第三剂量经由7°的倾斜离子注入被注入。这样的垂直离子注入、3°倾斜离子注入与7°倾斜离子注入通过相同离子注入设备实施。在该情形中，该离子注入工艺可仅修改工艺参数来连续进行，或可作为分开的步骤独立执行。此外，考虑离子注入设备中用于改变注入能量的过多设立时间的消耗，在本实施例中，这样的垂直离子注入、3°倾斜离子注入与7°倾斜离子注入在相同注入能量条件下被执行。通过垂直离子注入、3°倾斜离子注入与7°倾斜离子注入所注入的杂质离子可包括选自于包括B，P，As，BF2，BF，In，Sb与Ge的组中的至少一种。此外，这样的离子注入技术可被应用到用于控制元件的阈值电压的离子注入、用于源极/漏极的形成的离子注入、用于阱的形成的离子注入等。
图9为图形，显示通过根据本发明的一实施例用于制造半导体元件的离子注入方法所注入的杂质离子的杂质离子浓度根据结深度的变化。图10为图形，显示在根据本发明一实施例的用于制造半导体元件的离子注入方法中关于垂直离子注入与倾斜离子注入的组合的薄层电阻。
参考图9，当单独执行零度的倾斜角度的垂直离子注入时(即，100％垂直离子注入且0％倾斜离子注入)(见以附图标记610指示的线)，杂质离子的浓度在深的结深度即约3000的区中也是高的，因此会发生由于穿隧效应导致的问题。相反，当单独执行7度的倾斜角度的倾斜离子注入时(即，0％垂直离子注入且100％的7度倾斜离子注入)(见以附图标记620指示的线)，杂质离子的浓度在深的结深度即约3000的区较低，因此抑制了穿隧效应导致的问题的发生。
同时，附图标记630至660代表垂直离子注入与7°倾斜离子注入的组合离子注入。在此，以附图标记630指示的线代表20％的垂直离子注入与80％的7°倾斜离子注入的组合离子注入，以附图标记640指示的线代表40％的垂直离子注入与60％的7°倾斜离子注入的组合离子注入，以附图标记650指示的线代表60％的垂直离子注入与40％的7°倾斜离子注入的组合离子注入，且以附图标记660指示的线代表80％的垂直离子注入与20％的7°倾斜离子注入的组合离子注入。在这些不同离子注入的组合中，20％垂直离子注入与80％的7°倾斜离子注入的组合离子注入(见以附图标记630指示的线)展现出与100％垂直离子注入的Rp(见以附图标记610指示的线)类似的Rp(投影范围(Projected Range))，且在超过1500的深度具有与100％的7°倾斜离子注入(见以附图标记620指示的线)的杂质浓度类似的杂质浓度。因此，可以看出20％垂直离子注入与80％的7°倾斜离子注入的组合离子注入(见以附图标记630指示的线)充分地抑制了穿隧效应。
然后参考图10，当垂直离子注入被单独执行时(见以附图标记710指示的直条)，得到约493.1Ω/平方的低薄层电阻。相比之下，当7°倾斜离子注入单独被执行时(见以附图标记720指示的直条)，得到约623.8Ω/平方的高薄层电阻。同时，附图标记730至760代表垂直离子注入与7°倾斜离子注入的组合离子注入。在此，以附图标记730指示的直条代表20％垂直离子注入与80％的7°倾斜离子注入的组合离子注入，以附图标记740指示的直条代表40％垂直离子注入与60％的7°倾斜离子注入的组合离子注入，以附图标记750指示的直条代表60％垂直离子注入与40％的7°倾斜离子注入的组合离子注入，且以附图标记760指示的线代表80％垂直离子注入与20％的7°倾斜离子注入的组合离子注入。这些垂直离子注入与7°倾斜离子注入的组合表现出与100％垂直离子注入(以710指示的直条)的薄层电阻值近似的薄层电阻值。特别地，当垂直离子注入与7°倾斜离子注入结合执行时(见直条730至760)，如此得到的薄层电阻与100％的7°倾斜离子注入相比较时显著地较低(见直条720)。垂直离子注入的比率看起来不会显著地影响如此所得到的薄层电阻值。
图11为一剖面视图，示出根据本发明用于在半导体元件中利用离子注入方法制造分级结的方法。栅极绝缘膜图案810被设置于半导体衬底800上，接着顺序形成栅极导电膜图案820与栅极覆盖(capping)膜图案830。然后，利用特定离子注入掩模膜图案(未显示)执行用于形成分级结840的离子注入工艺。首先，执行0°倾斜离子注入即垂直离子注入。在此，将被注入的杂质离子的浓度为第一剂量。因此，具有最窄宽度和最深深度的第一杂质结841被形成。下一步，3°倾斜离子注入在与垂直离子注入基本相同的离子注入能量与剂量条件下被执行。因此，比第一杂质结841具有更宽的宽度和更浅的深度的第二杂质结842被形成。下一步，7°倾斜离子注入在与垂直离子注入及3°倾斜离子注入基本相同的离子注入能量与剂量条件下被执行。因此，比第二杂质结842具有更宽的宽度和更浅的深度的第三杂质结843被形成。
以该方式，通过实施垂直离子注入和至少一个或更多个倾斜离子注入，通过进行倾斜离子注入时适当的倾斜角度控制，可以形成分级结840而无需改变离子注入能量条件。这样的分级结可以是如本实施例中的源极/漏极区，或其它实施例中的阱区或任何其他杂质区。
图12为显示图11的分级结中相对于垂直离子注入与倾斜离子注入的组合的峰值深度的图形。图13为显示图11的分级结中相对于垂直离子注入与倾斜离子注入的组合的峰值浓度的图形。
图12与图13中，附图标记911与921指示的直条分别代表0°倾斜离子注入即100％垂直离子注入。附图标记912与922指示的直条分别代表80％垂直离子注入+20％的7°倾斜离子注入。附图标记913与923指示的直条分别代表60％垂直离子注入+40％的7°倾斜离子注入。附图标记914与924指示的直条分别代表40％垂直离子注入+60％的7°倾斜离子注入。附图标记915与925指示的直条分别代表20％垂直离子注入+80％的7°倾斜离子注入。最后，附图标记916与926指示的直条分别代表100％的7°倾斜离子注入。
如图12和13所示，从100％垂直离子注入(见直条911与921)至100％的7°倾斜离子注入(见直条916与926)全部显示峰值深度的递减，同时峰值浓度在除了垂直离子注入的比率为60％的情形以外的全部注入模式中为递增。这里，峰值深度与峰值浓度分别表示Rp(投影范围)中的深度与浓度。
从以上描述显而易见，根据本实施例的用于制造半导体元件的离子注入方法及使用该方法用于制造分级结的方法，通过零度角度的垂直离子注入与给定倾斜角度的倾斜离子注入的组合离子注入，能得到所需求的薄层电阻同时充分地抑制穿隧效应。
虽然用于说明目的描述了本发明的优选地实施例，本领域技术人员将了解各种修改、附加与替换在不偏离所附权利要求所揭示的发明精神与范围的情况下是可能的。

Claims (19)

1.一种离子注入方法，包括：
将杂质离子的第一剂量注入衬底作为将被注入该衬底的该杂质离子的全部剂量的部分；及
将该杂质离子的第二剂量注入该衬底作为全部剂量的部分，
其中该第一与第二剂量中的一份利用垂直离子注入步骤注入，且该第一与第二剂量的另一份利用倾斜离子注入步骤注入。
2.如权利要求1所述的方法，还包括：
使用倾斜离子注入步骤将该杂质离子的第三剂量注入该衬底作为全部剂量的部分，该注入步骤具有不同于另一倾斜离子注入步骤的倾斜角。
3.如权利要求1所述的方法，其中该倾斜离子注入步骤以4至45度的角度被执行，该角度为由正交衬底表面的平面与该杂质离子的注入路径所定义的角度。
4.如权利要求1所述的方法，其中该垂直离子注入与倾斜离子注入步骤在基本相同的离子注入能量条件下执行。
5.如权利要求1所述的方法，其中该垂直离子注入与倾斜离子注入步骤在相同的离子注入设备中连续执行。
6.如权利要求1所述的方法，其中该垂直离子注入与倾斜离子注入步骤在相同的离子注入设备中独立执行。
7.如权利要求1所述的方法，其中在该垂直离子注入与倾斜离子注入步骤中所注入的杂质离子包含选自于包括B，P，As，BF2，BF，In，Sb与Ge的组中的至少一种。
8.一种用于制造分级结的方法，包括：
进行第一注入步骤从而在相对于该衬底的表面基本正交的方向将第一掺杂剂注入半导体衬底的表面来形成第一掺杂剂区；及
进行第二注入步骤从而在相对于正交该衬底的表面的平面的第一给定角度将第二掺杂剂注入该衬底来形成第二掺杂剂区，
其中该第二掺杂剂区至少部分交迭该第一杂质区且比该第一掺杂剂区具有更宽的宽度及更浅的深度。
9.如权利要求8所述的方法，其中该第一掺杂剂区与该第二掺杂剂区具有基本相同的掺杂剂浓度。
10.如权利要求8所述的方法，其中该第一与第二注入步骤使用基本相同的注入能量。
11.如权利要求8所述的方法，还包括：
进行第三注入步骤从而在相对于该正交平面的第二给定角度将第三掺杂剂注入该衬底的表面来形成第三掺杂剂区，其中该第三掺杂剂区至少部分交迭该第一和第二杂质区，且比该第二掺杂剂区具有更宽的宽度和更浅的深度。
12.如权利要求11所述的方法，其中该第二给定角度大于该第一给定角度。
13.如权利要求8所述的方法，其中该第一与第二掺杂剂相同。
14.如权利要求8所述的方法，其中该第一与第二掺杂剂不同。
15.如权利要求8所述的方法，其中该第一注入步骤在该第二注入步骤之前进行。
16.如权利要求8所述的方法，其中该第二注入步骤在该第一注入步骤之前进行。
17.如权利要求8所述的方法，其中该第一与第二区具有基本上相同的掺杂剂浓度。
18.如权利要求8所述的方法，其中该第一与第二区具有不同的掺杂剂浓度。
19.如权利要求8所述的方法，其中该第一与第二区包括源极或漏极区。
CNA2006100044170A 2005-05-18 2006-02-10 将离子注入晶圆的方法及使用其制造分级结的方法 Pending CN1866471A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050041817A KR100687872B1 (ko) 2005-05-18 2005-05-18 반도체소자 제조를 위한 이온주입방법 및 이를 이용한경사형 접합 형성방법
KR41817/05 2005-05-18

Publications (1)

Publication Number Publication Date
CN1866471A true CN1866471A (zh) 2006-11-22

Family

ID=37425445

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100044170A Pending CN1866471A (zh) 2005-05-18 2006-02-10 将离子注入晶圆的方法及使用其制造分级结的方法

Country Status (5)

Country Link
US (1) US20060264013A1 (zh)
JP (1) JP2006324630A (zh)
KR (1) KR100687872B1 (zh)
CN (1) CN1866471A (zh)
TW (1) TWI278921B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409456B (zh) * 2009-02-20 2013-09-21 Inotera Memories Inc 離子植入機之旋轉角度誤差之量測方法
CN107154346A (zh) * 2017-05-19 2017-09-12 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070886A (ja) * 2007-09-11 2009-04-02 Ulvac Japan Ltd イオン注入方法及びイオン注入装置
US7939424B2 (en) * 2007-09-21 2011-05-10 Varian Semiconductor Equipment Associates, Inc. Wafer bonding activated by ion implantation
JP5906463B2 (ja) * 2011-06-13 2016-04-20 パナソニックＩｐマネジメント株式会社 半導体装置の製造方法
JP2014049620A (ja) * 2012-08-31 2014-03-17 Denso Corp 半導体装置の製造方法
US10332599B2 (en) * 2017-11-14 2019-06-25 Longitude Flash Memory Solutions Ltd. Bias scheme for word programming in non-volatile memory and inhibit disturb reduction

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481364A (en) * 1987-09-24 1989-03-27 Fujitsu Ltd Manufacture of semiconductor device
JPH01270353A (ja) * 1988-04-22 1989-10-27 Toshiba Corp Ｍｏｓ型半導体装置の製造方法
JP2624568B2 (ja) * 1990-09-18 1997-06-25 松下電器産業株式会社 半導体装置の製造方法
JPH05121433A (ja) * 1991-10-29 1993-05-18 Oki Electric Ind Co Ltd Ｍｏｓトランジスタのｌｄｄ構造形成方法
JPH05326549A (ja) * 1992-05-18 1993-12-10 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
US5666324A (en) * 1996-03-15 1997-09-09 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device having current consumption reduced
US6187643B1 (en) * 1999-06-29 2001-02-13 Varian Semiconductor Equipment Associates, Inc. Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI)
US6345441B1 (en) * 2000-07-18 2002-02-12 General Electric Company Method of repairing combustion chamber liners
JP2002353238A (ja) * 2001-05-24 2002-12-06 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔ装置の製造方法
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor
US6815301B2 (en) * 2003-03-24 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating bipolar transistor
JP2004311960A (ja) * 2003-03-24 2004-11-04 Matsushita Electric Ind Co Ltd バイポーラトランジスタの製造方法
KR100984856B1 (ko) * 2003-10-07 2010-10-04 매그나칩 반도체 유한회사 반도체소자의 형성 방법
JP5095073B2 (ja) * 2004-04-28 2012-12-12 株式会社イー・エム・ディー 半導体物質の表面改質方法、半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409456B (zh) * 2009-02-20 2013-09-21 Inotera Memories Inc 離子植入機之旋轉角度誤差之量測方法
CN107154346A (zh) * 2017-05-19 2017-09-12 京东方科技集团股份有限公司 一种膜层的掺杂方法、薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
TWI278921B (en) 2007-04-11
TW200641977A (en) 2006-12-01
US20060264013A1 (en) 2006-11-23
JP2006324630A (ja) 2006-11-30
KR100687872B1 (ko) 2007-02-27
KR20060119188A (ko) 2006-11-24

Similar Documents

Publication Publication Date Title
CN1866471A (zh) 将离子注入晶圆的方法及使用其制造分级结的方法
US8569157B2 (en) Stepped masking for patterned implantation
US8697559B2 (en) Use of ion beam tails to manufacture a workpiece
JP6031112B2 (ja) 太陽電池における２次元ドーピングパターンの形成方法。
US20080153275A1 (en) Non-uniform ion implantation apparatus and method thereof
CN1992190A (zh) 包括可变离子注入条件的半导体工艺评估方法
JP2014532314A5 (zh)
CN1677664A (zh) 静电放电保护器件及其制造方法
CN1841708A (zh) 制造快闪存储装置的方法
KR100653999B1 (ko) 와이드빔을 이용한 불균일 이온주입장치 및 이온주입방법
CN102832122B (zh) 双极穿通半导体器件及这种半导体器件的制造方法
CN1873920A (zh) 变化的杂质分布区形成方法及半导体器件
JP5022642B2 (ja) フィールドストップを有する半導体部品
CN1684272A (zh) 半导体器件及其制造方法
CN1302555C (zh) 非易失性半导体存储单元结构及其制作方法
CN101350300A (zh) 轻掺杂源漏极离子注入方法
US20140352769A1 (en) Edge Counter-Doped Solar Cell With Low Breakdown Voltage
WO2017086018A1 (ja) 半導体装置および半導体装置の製造方法
CN1728338A (zh) 离子植入设备及利用该设备植入离子的方法
CN1691270A (zh) 离子注入装置和方法
CN1079165C (zh) 用于形成半导体器件杂质结区的方法
CN1632681A (zh) 液晶显示装置的制造方法
US20040043572A1 (en) Semiconductor device manufacturing method
US20120302049A1 (en) Method for implanting wafer
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication