CN1691270A - 离子注入装置和方法 - Google Patents

离子注入装置和方法 Download PDF

Info

Publication number
CN1691270A
CN1691270A CNA2005100663496A CN200510066349A CN1691270A CN 1691270 A CN1691270 A CN 1691270A CN A2005100663496 A CNA2005100663496 A CN A2005100663496A CN 200510066349 A CN200510066349 A CN 200510066349A CN 1691270 A CN1691270 A CN 1691270A
Authority
CN
China
Prior art keywords
ions
emission
zone
substrate
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100663496A
Other languages
English (en)
Other versions
CN100405526C (zh
Inventor
柴田武
隣嘉津彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Toshiba Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Ulvac Inc filed Critical Toshiba Corp
Publication of CN1691270A publication Critical patent/CN1691270A/zh
Application granted granted Critical
Publication of CN100405526C publication Critical patent/CN100405526C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30405—Details
    • H01J2237/30411—Details using digital signal processors [DSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种离子注入装置(1)，包括离子发射单元(11)，设置成在不同条件下将离子发射到至少一个衬底的多个区域。衬底支撑单元(13)，设置成支撑所述衬底，并相对于从所述离子发射单元出射的离子改变所述至少一个衬底的位置。计算单元(15)，设置成根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件。通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件。控制器(14)，控制所述离子发射单元和所述衬底支撑单元，以在所述校正工艺条件下将所述离子发射到每个所述区域。

Description

离子注入装置和方法
技术领域
本发明涉及一种离子注入装置和方法。
背景技术
制造半导体器件(芯片)时，一般来说，通过共同的工艺同时在单个或多个半导体衬底上形成多个半导体器件。由于要求半导体器件具有相同的产品特性(例如，相同的电学特性)，通常通过在相同的条件下在半导体衬底的所有元件区域进行每个工艺来制造半导体器件。
另一方面，在例如日本专利申请公开号2000-3881中公开的离子注入装置中，半导体衬底的不同区域之间的特性差异通过在相同条件下将离子注入这些区域来进行抑制。然而，由其它工艺引起的差异仍然存在。在这种情况下，虽然工艺是以区域为单位进行的，但工艺条件，例如注入离子的数量和离子的加速度能量，在半导体衬底的不同区域之间是相同的。
发明内容
根据本发明的第一方面，提供了一种离子注入装置，包括：离子发射单元，设置成在不同条件下将离子发射到至少一个衬底的多个区域；衬底支撑单元，设置成支撑所述衬底，并相对于从所述离子发射单元出射的离子改变所述至少一个衬底的位置；计算单元，设置成根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件，其中通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件；以及控制器，控制所述离子发射单元和所述衬底支撑单元，以在所述校正工艺条件下将所述离子发射到每个所述区域。
根据本发明的第二方面，提供了一种离子注入方法，用于能够在不同条件下将离子发射到至少一个衬底的多个区域的离子注入装置，该方法包括以下步骤：根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件，其中通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件；以及在所述校正工艺条件下将所述离子发射到每个所述区域。
附图说明
图1是示意方框图，示出了根据本发明第一实施例的离子注入装置的主要部分；
图2A，2B，2C，2D，3A，3B和4是用于解释校正工艺条件的制定的图；
图5示出了与半导体衬底的不同区域对应的半导体器件的晶体管阈值电压的例子；
图6示出了阈值电压与注入离子数量的变化比率的例子；
图7示出了用于标准工艺条件的校正系数的例子；以及
图8示出了在标准注入与校正注入期间阈值电压的差异的例子。
具体实施方式
如前所述，希望在半导体衬底的不同区域中形成的半导体器件的最终产品特性是一致的。如果最终半导体器件的特性差异超过允许范围，这些半导体器件就被认为是不合格的，因此要被淘汰，这就导致生产成本的提高。
目前，除了在日本专利申请公开号2000-3881中公开的离子注入装置，以及曝光装置外，半导体制造装置通常在相同条件下对单个或多个半导体衬底进行处理。理想情况下，如果半导体衬底的不同区域经历相同的工艺，在这些区域中将得到相同的效果。然而实际上，在这些区域中存在工艺效果差异。如果不在后序工艺中通过差异补偿因素对其进行补偿，这些差异将会保留，成为最终产品之间的特性差异，这会降低产品的最终产品率。
日本专利申请公开号2000-3881中公开的离子注入装置和曝光装置可以在不同条件下对半导体衬底的不同区域进行处理。然而，目前仅在实验制造阶段，在不同条件下对半导体衬底的不同区域进行处理，以研究不同的条件和特性等。相应地，即使在这种情况下，最终产品的特性也不可避免地会变化。
下面将参照附图对本发明的实施例进行详细说明。在下面的说明中，同样的参考标号代表实质上具有相同功能和结构的同样的部件，仅在必要时给出重复解释。
(第一实施例)
图1是示意方框图，示出了根据本发明第一实施例的离子注入装置1的主要部分。由图1可以看出，离子注入装置1包括离子发射单元11，孔径狭缝12，晶片平台(衬底支撑单元)13，控制器14和计算单元15。一个待处理半导体衬底(衬底)16置于晶片平台13上。虽然图1只示出了一个待处理衬底16，在晶片平台13上可放置多个衬底16。
离子发射单元11以一个预定注入角度将离子束发射到衬底16。更具体地说，离子发射单元11产生离子束17，将离子束17扩展为能够处理衬底的预定区域的尺寸，使形成扩展离子束的离子轨道互相平行，将离子束17导向待处理衬底16。离子发射单元11包括，例如，离子束发生器21和准直器磁铁22。
离子束发生器21具有离子源，分析器磁铁，加速管，静电扫描器等，这些在图中没有示出。分析器磁铁将目标离子从离子源产生的离子中分离出来。加速管将目标离子加速到所需速度，然后将其发射出去。静电扫描器将特定轨道的出射离子束17扩展为向各个方向辐射的具有合适尺寸的辐射。扩展离子束17进入准直器磁铁22，其将扩展离子束17转变为平行束，并将平行束导向待处理衬底16。此外还可利用致偏器通过改变电场来调整从准直器磁铁22导向的离子束17的轨道。
从离子发射单元11出射的扩展离子束17经过孔径狭缝12，其将离子束17的光斑尺寸调整为待处理衬底16中进行离子注入的区域尺寸。
晶片平台13通过控制器14移动到这样的位置，其中衬底16中进行离子注入的区域刚好位于孔径狭缝12的下方。
控制器14控制离子发射单元11和晶片平台13，以使离子能以预定的条件注入通过任意划分待处理衬底16得到的每个区域。一般情况下，用控制器14进行控制，以使离子在标准工艺条件下注入衬底16的所有区域。标准工艺条件是在离子注入工艺中通常设置的条件，包括例如剂量(出射离子数量)和加速度。
此外，当控制器14从计算单元15获取与衬底16的每个区域相关的校正信息后，控制器14根据校正信息在标准工艺条件的基础上制定校正工艺条件。确切地说，校正工艺条件是利用标准工艺条件和与衬底16的每个区域相关的平面内(in-plane)状态信息制定的。控制器14控制离子发射单元11和晶片平台13，以使离子以相应的校正工艺条件注入衬底16的每个区域。
将平面内状态信息提供给计算单元15，如下所述，用来制定校正工艺条件。平面内状态信息表明由在离子注入工艺之前进行的工艺引起的每个衬底16的不同区域之间的状态差异，所述工艺如注入蚀刻工艺，曝光工艺，沉积工艺以及其它离子注入工艺。这些状态差异可能是由一个或多个工艺引起的。计算单元15根据与每个衬底16的每个区域相关的平面内状态信息制定校正信息，然后将校正信息提供给控制器14。在图1中，控制器14和计算单元15以执行各自功能的方框的形式表示。可选地，它们也可以通过单个器件或程序实现。
多个区域是指下列区域：如果在由离子注入装置1进行的离子注入工艺之前的工艺是一个接一个地处理衬底16的工艺(单衬底处理)，这些区域是指每个衬底16的那些区域。这种情况下，获取表明每个衬底16的每个区域的平面内状态信息，然后制定校正工艺条件，该校正工艺条件能够使区域之间的状态差异得到降低。
相反，如果在由离子注入装置1进行的离子注入工艺之前的工艺是同时处理多个衬底16的工艺(批处理)，这些区域是指所有衬底16的那些区域。此外，这些区域可指不同衬底16的那些区域，其中在单衬底处理中不存在差异，而在相同坐标上的不同衬底16之间存在差异。也就是说，上面提到的“区域”在技术规格中最大是所有衬底16的所有区域。
现在将用一些例子来说明平面内状态信息。
首先，膜层厚度存在由例如沉积工艺引起的差异。这种情况下，根据膜层厚度调整注入的离子数量和加速度等。如果在相同条件下穿过不同厚度的膜层注入离子，则半导体衬底16中或在衬底16上形成的掺杂层中注入的离子(杂质)的数量会变化。更具体地说，如图2A和2B所示，如果离子穿过薄的膜层32注入，注入的离子数量就大于穿过厚的膜层31注入的情况。并且，这两种情况下从衬底16表面的杂质浓度峰值的位置也不相同。在图2A和2B中，对于实曲线，水平轴表示在衬底16的深度方向上的杂质浓度。为抑制这种与杂质浓度相关的分布的差异，进行校正以对于薄的膜层来说降低离子加速度(见图2C)，或降低离子剂量(见图2D)。结果，所述分布与图2A变得很接近。另外，对于厚的膜层来说可增大离子加速度和/或数量。
其次，平面内状态信息可以是在曝光工艺和蚀刻工艺中产生的图形宽度的差异。例如，当采用如图3A和3B所示的特定图形(绝缘膜层33)作为掩膜注入离子时，图形宽度W的差异引起在其中注入离子的杂质区34的范围差异。相应地，当布线电阻由在其中注入离子的杂质区34的杂质浓度确定时，如果在相同条件下注入离子，图形宽度W宽的地方布线电阻低。相反地，图形宽度W窄的地方电阻高。因此，在图形宽度W窄的地方，增加注入的离子数量(剂量)，以降低布线电阻。反之，在图形宽度W宽的地方，减小注入的离子数量，以避免较高的布线电阻。
第三，平面内状态信息可以是在由离子注入装置1进行的离子注入工艺之前完成的另一离子注入工艺确定的杂质浓度。例如，有这样一种情况，如图4所示，在阱42的形成过程中不同区域的杂质浓度可能存在差异。在这种情况下，栅电极43下的沟道区44的杂质浓度会受到这种差异的影响。为了减小这种差异，根据阱42的杂质浓度以区域为单位，来校正用于将离子注入沟道区44以调整阈值电压的条件。也可以进行类似的关于扩展层41a和源/漏层41b的杂质浓度的校正。
更具体地说，如果阱42的导电类型与将要注入沟道区44的离子的导电类型相同，则以高于标准的剂量将离子注入到杂质浓度低于预期的区域，而以低于标准的剂量将离子注入到杂质浓度高于预期的区域。另一方面，如果阱42的导电类型与将要注入到沟道区44的离子的导电类型不同，则将较高剂量的离子注入较高杂质浓度的区域，而将较低剂量的离子注入较低杂质浓度的区域。
在根据本发明的第一实施例的离子注入装置中，在为每个区域确定的校正工艺条件下将离子注入单个或多个衬底16的每个区域。根据在由本发明的离子注入装置进行的工艺之前引起的衬底16的不同区域之间的状态差异，通过校正衬底16的不同区域之间不存在状态差异时使用的标准工艺条件，获得校正工艺条件。因此，在离子注入工艺中，在前面工艺中引起的区域之间的状态差异可得到校正。结果，可以批量生产具有小范围特性差异的半导体器件。
(第二实施例)
在第一实施例中，根据在离子注入工艺之前即刻呈现的衬底16的每个区域的状态来确定校正工艺条件。而在第二实施例中，根据先前完成的半导体器件的特性来确定校正工艺条件。
第二实施例的离子注入装置具有与第一实施例类似的结构。在第二实施例中，先前完成的半导体器件的特性，如器件的晶体管阈值电压，电阻和漏电流等，被用作平面内状态信息。相应地，在第二实施例中，对衬底16的每个区域的晶体管阈值电压，电阻和漏电流等都进行了测量。
因为不同半导体制造工艺的效果之间的特性差异，最终产品之间存在特性差异。由于不同工艺中的差异可能相消或相涨，很难确定应该校正哪些差异。然而，无论特性差异由何引起，可以在适合于每个区域的条件下进行离子注入以降低最终产品之间实际存在的特性差异。为此，根据现阶段采用的相同工艺先前完成的产品特性，对不同区域采用不同的条件进行离子注入。
下面将给出一个特定例子的说明，其中对不同区域采用不同的条件对沟道区进行离子注入，以校正不同区域之间的晶体管阈值电压差异。例如，图5示出了与各自区域对应的先前得到的最终产品的晶体管阈值电压。更具体地说，图5示出了一个例子，其中在六个衬底的每个上都形成了31个芯片。由图5可以看出，相同位置的不同芯片之间存在阈值电压差异，这取决于衬底16，以及每个衬底16上的不同芯片(区域)之间也存在阈值电压差异。图5示出的阈值电压信息被输入到计算单元15。
作为例子，图6示出了阈值电压与注入离子数量的变化比率。该变化比率被预先输入到计算单元15。利用变化比率与阈值电压信息，计算单元15为每个芯片计算相对于标准工艺条件(标准离子注入条件)的校正系数，以降低芯片之间的阈值电压差异。作为例子，图7示出了由此得到的校正系数。如图7所示，比校正系数1(没有进行校正，即采用标准工艺条件)大的校正系数被赋予具有较低阈值电压的芯片，而比校正系数1小的校正系数被赋予具有较高阈值电压的芯片。图7示出了利用图5中的每个芯片的平均阈值电压得到的计算结果。
控制器14控制离子注入，从而将由标准工艺条件与校正系数相乘得到的一定量的离子注入到每个区域(每个芯片)。图8示出了在上述校正的离子注入工艺中形成的晶体管之间的阈值电压差异，以及采用相同条件在标准离子注入工艺中形成的晶体管之间的阈值电压差异。具体地说，在采用相同条件的标准离子注入工艺中，获得了在三个衬底上形成的不同栅极长度的晶体管之间的阈值电压差异。另外，在第二实施例中采用的校正的离子注入工艺中，获得了在四个衬底上形成的不同栅极长度的晶体管之间的阈值电压差异。从图8可以明显看出，在标准离子注入工艺中，在三个衬底的每个上的31个芯片之间的阈值电压差异(最大值与最小值之间的差值)在10至15mV的高范围内。而在校正的离子注入工艺中，在四个衬底的每个上的31个芯片之间的阈值电压差异在10mV或以下的低范围内，差异平均值降为标准注入工艺的1/2左右。
如上所述，在第二实施例的离子注入装置中，在为不同区域制定的各自的校正工艺条件下，将离子注入到单个或多个衬底16的不同区域中。根据先前生产的半导体器件的特性差异制定校正工艺条件。最终产品之间的特性差异取决于单个或多个半导体制造工艺引起的不同区域之间的特性差异。因此，很难确定哪些工艺差异是将要最终校正的差异的起因。然而，在第二实施例中，预先测量最终产品之间的特性差异，并在可以直接校正测量的特性差异的区域进行校正的注入工艺。这意味着可以容易地校正特性差异，使具有小范围特性差异的半导体器件得以大批量生产。
第二实施例可以与第一实施例相结合。在这种情况下，在例如半导体器件的第一制造工艺中，如第一实施例校正在使用离子注入装置1的离子注入工艺之前引起的衬底的不同区域之间的状态差异。然后，获取与在所述第一工艺之后的一个工艺(或多个工艺)中完成的半导体器件的特性相关的信息。利用这些信息在第二制造工艺中进行用于制造半导体器件的离子注入。从第二制造工艺中获取与最终产品相关的信息，然后用于第三制造工艺。重复这种工艺顺序以降低半导体器件之间的特性差异。
对本领域的技术人员来说，其它的优点和修改将是显而易见的。因此，本发明在其更宽范围内并不限于这里示出和说明的具体细节和代表性实施例。因此，只要不脱离所附权利要求书和其等同替换限定的总发明构思的精神或范围，可以进行各种修改。

Claims (19)

1.一种离子注入装置，其特征在于包括：
离子发射单元，设置成在不同条件下将离子发射到至少一个衬底的多个区域；
衬底支撑单元，设置成支撑所述衬底，并相对于从所述离子发射单元出射的离子改变所述至少一个衬底的位置；
计算单元，设置成根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件，其中通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件；以及
控制器，控制所述离子发射单元和所述衬底支撑单元，以在所述校正工艺条件下将所述离子发射到每个所述区域。
2.根据权利要求1的装置，其特征在于所述校正信息基于在所述离子出射之前呈现的所述至少一个衬底的每个所述区域的状态。
3.根据权利要求1的装置，其特征在于所述校正信息基于利用所述离子注入装置在至少一个衬底的区域中预先形成的半导体器件的特性。
4.根据权利要求1的装置，其特征在于所述区域是单个衬底的不同区域。
5.根据权利要求1的装置，其特征在于所述区域是多个衬底中的每个在相同位置的区域。
6.根据权利要求1的装置，其特征在于：
所述离子发射单元在所述校正工艺条件下将离子穿过形成于所述衬底上的膜层发射到所述衬底，以及
所述校正工艺条件包括根据所述膜层厚度和期望厚度的差值设定的加速度或剂量。
7.根据权利要求1的装置，其特征在于：
所述离子发射单元在所述校正工艺条件下将离子穿过形成于所述衬底上的膜层发射到所述衬底，
在所述标准工艺条件下穿过具有期望厚度的所述膜层发射离子，以及
所述校正工艺条件包括，采用比所述标准工艺条件低的加速度或剂量，在此条件下将离子发射穿过比期望厚度薄的所述膜层，或者采用比所述标准工艺条件高的加速度或剂量，在此条件下将离子发射穿过比期望厚度厚的所述膜层。
8.根据权利要求1的装置，其特征在于：
所述离子发射单元在所述校正工艺条件下将离子发射到所述衬底的由形成于所述衬底上的膜层限定的区域，以及
所述校正工艺条件包括根据所述区域尺寸与期望尺寸之间的差值设定的剂量。
9.根据权利要求1的装置，其特征在于：
所述离子发射单元将离子发射到所述衬底的由形成于所述衬底上的膜层限定的区域，
在所述标准工艺条件下将离子发射到具有期望尺寸的所述区域，以及
所述校正工艺条件包括，采用比所述标准工艺条件高的剂量，在此条件下将离子发射到比期望尺寸小的所述区域，或者采用比所述标准工艺条件低的剂量，在此条件下将离子发射到比期望尺寸大的所述区域。
10.根据权利要求1的装置，其特征在于：
所述离子发射单元在所述校正工艺条件下将离子发射到所述衬底的先前注入有杂质的区域，以及
所述校正工艺条件包括根据如下设定的剂量：所述区域的导电类型和所述离子的导电类型之间的关系以及所述区域中所述杂质的浓度和所述杂质的期望浓度之间的差异。
11.根据权利要求1的装置，其特征在于：
所述离子发射单元将离子发射到所述衬底的先前注入有导电类型与所述离子相同的杂质的区域，
在所述标准工艺条件下将离子发射到具有期望杂质浓度的所述区域，以及
所述校正工艺条件包括，采用比所述标准工艺条件高的剂量，在此条件下将离子发射到杂质浓度比所述期望杂质浓度低的所述区域，或者采用比所述标准工艺条件低的剂量，在此条件下将离子发射到杂质浓度比所述期望杂质浓度高的所述区域。
12.一种离子注入方法，用于能够在不同条件下将离子发射到至少一个衬底的多个区域的离子注入装置，其特征在于包括：
根据为每个所述区域预先输入的校正信息，为每个所述区域制定校正工艺条件，其中通过校正用于离子发射的标准工艺条件来获得所述校正工艺条件；以及
在所述校正工艺条件下将所述离子发射到每个所述区域。
13.根据权利要求12的方法，其特征在于所述制定所述校正工艺条件的步骤包括：
输入状态信息，该状态信息表明在发射所述离子之前呈现的所述至少一个衬底的每个所述区域的状态；以及
根据所述状态信息校正所述标准工艺条件。
14.根据权利要求12的方法，其特征在于所述制定所述校正工艺条件的步骤包括：
输入状态信息，该状态信息表明利用所述离子注入装置在至少一个衬底的区域中预先形成的半导体器件的特性；以及
根据所述状态信息校正所述标准工艺条件。
15.根据权利要求12的方法，其特征在于所述区域为单个衬底的不同区域，以及所述发射离子的步骤包括将所述离子发射到所述单个衬底。
16.根据权利要求12的方法，其特征在于所述区域为多个衬底中的每个在相同位置的区域，以及所述发射离子的步骤包括将所述离子发射到所述多个衬底。
17.根据权利要求12的方法，其特征在于所述发射离子的步骤包括在根据形成于所述衬底上的膜层的厚度与期望厚度的差值设定的加速度或剂量下，穿过所述膜层将离子发射到所述衬底。
18.根据权利要求12的方法，其特征在于所述发射离子的步骤包括在根据由形成于所述衬底上的膜层限定的区域尺寸与期望尺寸之间的差异设定的剂量下，将离子发射到所述衬底的所述区域。
19.根据权利要求12的方法，其特征在于所述发射离子的步骤包括在根据预先注入有杂质的区域的导电类型与所述离子的导电类型之间的关系以及所述区域中所述杂质的浓度与所述杂质的期望浓度之间的差值设定的剂量下，将离子发射到所述区域。
CNB2005100663496A 2004-04-23 2005-04-22 离子注入装置和方法 Expired - Fee Related CN100405526C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004128057A JP2005310634A (ja) 2004-04-23 2004-04-23 イオン注入装置およびイオン注入方法
JP128057/2004 2004-04-23

Publications (2)

Publication Number Publication Date
CN1691270A true CN1691270A (zh) 2005-11-02
CN100405526C CN100405526C (zh) 2008-07-23

Family

ID=35187623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100663496A Expired - Fee Related CN100405526C (zh) 2004-04-23 2005-04-22 离子注入装置和方法

Country Status (5)

Country Link
US (1) US20050244989A1 (zh)
JP (1) JP2005310634A (zh)
KR (1) KR100659645B1 (zh)
CN (1) CN100405526C (zh)
TW (1) TWI281692B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629543A (zh) * 2011-02-02 2012-08-08 日新离子机器株式会社 离子注入方法和离子注入装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099857A (ja) 2007-10-18 2009-05-07 Toshiba Corp 半導体装置の製造システムと製造方法
US20090227096A1 (en) * 2008-03-07 2009-09-10 Varian Semiconductor Equipment Associates, Inc. Method Of Forming A Retrograde Material Profile Using Ion Implantation
US8669539B2 (en) * 2010-03-29 2014-03-11 Advanced Ion Beam Technology, Inc. Implant method and implanter by using a variable aperture

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055460A (en) * 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
JP4363694B2 (ja) * 1998-04-17 2009-11-11 株式会社東芝 イオン注入装置および半導体装置の製造方法
JP3408762B2 (ja) * 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
JP2002203806A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629543A (zh) * 2011-02-02 2012-08-08 日新离子机器株式会社 离子注入方法和离子注入装置
CN102629543B (zh) * 2011-02-02 2014-10-22 日新离子机器株式会社 离子注入方法和离子注入装置

Also Published As

Publication number Publication date
JP2005310634A (ja) 2005-11-04
KR100659645B1 (ko) 2006-12-21
TWI281692B (en) 2007-05-21
TW200601400A (en) 2006-01-01
KR20060047311A (ko) 2006-05-18
US20050244989A1 (en) 2005-11-03
CN100405526C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US20060240651A1 (en) Methods and apparatus for adjusting ion implant parameters for improved process control
JP5354418B2 (ja) イオンビーム走査の制御方法並びにイオン注入の均一化のためのシステム
KR101225827B1 (ko) 폐루프 선량 제어를 위한 시리얼 주입기의 최종 에너지필터 내의 벤드 근처에 배치된 선량 컵
KR101210835B1 (ko) 이온 빔 각 처리 제어를 위한 기술
JP5215846B2 (ja) イオンビーム角度広がりの制御技術
CN107204271B (zh) 离子注入方法及离子注入装置
KR102523948B1 (ko) 이온주입방법 및 이온주입장치
JP2013502077A5 (zh)
CN103811248A (zh) 利用离子束以及可变孔隙在衬底上进行离子注入的方法
JP5257576B2 (ja) イオンを加工物に注入するシステム及びその方法
KR101878194B1 (ko) 작업물의 패턴화된 주입을 수행하기 위한 빔 블로커들 이용
CN100405526C (zh) 离子注入装置和方法
KR101353011B1 (ko) 선량 균일성 보정 기술
JPH0213458B2 (zh)
CN1866471A (zh) 将离子注入晶圆的方法及使用其制造分级结的方法
US20070173043A1 (en) Ion implantation system having variable screen aperture and ion implantation method using the same
CN102194637B (zh) 离子注入系统及方法
US11823863B2 (en) Ion implanter and model generation method
JP2015520941A5 (ja) 複数注入のために基板を位置合わせするための装置および方法
US20130299722A1 (en) Ion implantation method and ion implanter
JPH0974068A (ja) 薄膜半導体素子の製造方法
JPH1116849A (ja) イオン注入方法およびイオン注入装置
KR19990075484A (ko) 쉐도우 효과를 제거하는 불순물 이온주입 방법
JPH08125196A (ja) 半導体装置およびその作製方法およびドーピング方法
JP2005217083A (ja) イオン注入方法及びイオン注入機

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CO., LTD. AIFERC

Free format text: FORMER OWNER: TOSHIBA CORPORATION; APPLICANT

Effective date: 20080314

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080314

Address after: Kanagawa

Applicant after: Ulvac Inc.

Address before: Tokyo, Japan

Applicant before: Toshiba

Co-applicant before: Ulvac Inc.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080723

Termination date: 20210422