KR20060047311A - 이온 주입 장치 및 방법 - Google Patents

이온 주입 장치 및 방법 Download PDF

Info

Publication number
KR20060047311A
KR20060047311A KR1020050033017A KR20050033017A KR20060047311A KR 20060047311 A KR20060047311 A KR 20060047311A KR 1020050033017 A KR1020050033017 A KR 1020050033017A KR 20050033017 A KR20050033017 A KR 20050033017A KR 20060047311 A KR20060047311 A KR 20060047311A
Authority
KR
South Korea
Prior art keywords
ions
region
substrate
ion implantation
processing conditions
Prior art date
Application number
KR1020050033017A
Other languages
English (en)
Other versions
KR100659645B1 (ko
Inventor
다께시 시바따
가즈히꼬 도나리
Original Assignee
가부시끼가이샤 도시바
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 가부시키가이샤 아루박 filed Critical 가부시끼가이샤 도시바
Publication of KR20060047311A publication Critical patent/KR20060047311A/ko
Application granted granted Critical
Publication of KR100659645B1 publication Critical patent/KR100659645B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30405—Details
    • H01J2237/30411—Details using digital signal processors [DSP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

이온 주입 장치(1)는 다른 조건 하에서 적어도 하나의 기판의 복수의 영역 쪽으로 이온을 조사하도록 구성된 이온 조사 유닛(11)을 포함한다. 기판 유지 유닛(13)은 기판을 유지하고 이온 조사 유닛으로부터 조사된 이온에 대해 적어도 하나의 기판의 위치를 변경하도록 구성된다. 연산 유닛(15)은 각 영역에 미리 입력된 보정 정보를 근거로 하는 각 영역에 대한 보정 처리 조건을 작성하도록 구성된다. 보정 처리 조건은 이온 조사에 사용되는 표준 처리 조건을 보정함으로써 얻어진다. 제어기(14)는 보정 처리 조건 하에서 각 영역에 이온을 조사하도록 이온 조사 유닛과 기판 유지 유닛을 제어한다.

Description

이온 주입 장치 및 방법 {ION IMPLANTATION APPARATUS AND METHOD}
본 발명은 이온 주입 장치 및 방법에 관한 것이다.
반도체 장치(칩)를 제조할 때, 대체로, 복수의 반도체 장치가 공통 공정에 의해 단일 또는 복수의 반도체 기판 상에 동시에 형성된다. 반도체 장치는 동일한 제품 특성을 (예를 들어, 동일한 전기적 특성을) 갖도록 요구되기 때문에, 반도체 장치는 대체로 동일한 조건 하의 반도체 기판의 모든 요소 영역 상에 각각의 처리를 수행함으로써 생산된다.
한편, 예를 들어, 일본 특개 제2000-3881호에 개시된 이온 주입 장치에서, 반도체 기판의 영역들 사이의 특성의 변동이 동일 조건하에서 영역 안으로 이온을 주입함으로써 억제되었다. 그러나, 다른 처리에서 유발되는 변동은 여전하다. 이 경우, 처리가 영역 단위로 수행되더라도, 이온 주입양과 이온의 가속 에너지 등의 조건이 반도체 기판의 영역들 간에 동일하다.
[문헌1] JP 2000-003881 A
본 발명의 제1 실시예에 의하면, 다른 조건 하에서의 적어도 하나의 기판의 복수의 영역에 이온을 조사하도록 구성된 이온 조사 유닛과, 기판을 유지하고 이온 조사 유닛으로부터 조사된 이온에 대해 적어도 하나의 기판의 위치를 변경하도록 구성된 기판 유지 유닛과, 이온 조사용으로 사용되는 표준 처리 조건을 보정함으로써 얻어지는 보정 처리 조건을 각 영역에 대해 미리 입력된 보정 정보를 근거로 하여 각 영역에 대하여 작성하도록 구성된 연산 유닛과, 보정 처리 조건 하에서 각 영역 쪽으로 이온을 조사하도록 이온 조사 유닛과 기판 유지 유닛을 제어하는 제어기를 포함하는 이온 주입 장치가 제공된다.
본 발명의 제2 실시예에 따르면, 다른 조건 하에서 적어도 하나의 기판의 복수의 영역 쪽으로 이온을 조사할 수 있는 이온 주입 장치 내에서 사용되는 이온 주입 방법이 제공되며, 이 방법은 이온 조사용으로 사용되는 표준 처리 조건을 보정함으로써 얻어지는 보정 처리 조건을 각 영역에 대하여 미리 입력된 보정 정보를 근거로 하여 각 영역에 대하여 작성하는 단계와, 보정 처리 조건 하에서 각 영역에 이온을 조사하는 단계로 구성된다.
전술한 바와 같이, 반도체 기판의 대응 영역 내에 형성된 반도체 장치의 최종적인 제품 특성이 균일해야 바람직하다. 최종 반도체 장치의 특성의 변동이 허용 범위를 초과하면, 반도체 장치는 불량품으로 간주되고 따라서 제거되며, 이는 제조 비용의 증가를 초래한다.
현재, 일본 특개 제2000-3881호에 개시된 이온 주입 장치 및 노광 장치를 제외한 반도체-제조 장치는 대체로 단일 또는 복수의 반도체 기판을 동일한 조건에서 처리한다. 이상적으로는, 반도체 기판(들)의 대응 영역이 동일하게 처리되면, 동일한 결과가 영역들 내에서 얻어질 것이다. 그러나, 실제로는 처리 결과의 변동이 영역에서 발생한다. 변동이 후속 처리에서의 변동-오프셋 계수에 의해 오프셋되지 않으면, 이러한 변동들이 최종 제품들 간의 특성의 변동으로 남게 되어, 수율을 저하시킨다.
일본 특개 제2000-3881호에 개시된 이온 주입 장치 및 노광 장치는 반도체 기판의 대응 영역을 다른 조건으로 처리할 수 있다. 그러나, 현재 단지 시험 제조 단계에서 다양한 조건 및 특성 등을 연구하기 위해 반도체 기판의 대응 영역이 다른 조건으로 처리된다. 따라서, 이 경우에서도, 최종 제품의 특성이 불가피하게 변한다.
이하 본 발명의 실시예를 첨부한 도면을 참조하여 상술한다. 이하의 설명에서, 동일한 도면 부호는 대체로 동일한 기능과 구조를 갖는 유사한 구성 요소를 나타내며, 중복 설명은 필요한 경우에만 한다.
(제1 실시예)
도1은 본 발명의 제1 실시예에 따르는 이온 주입 장치(1)의 주요부를 개략적으로 도시한 블록 다이어그램이다. 도1에 도시한 바와 같이, 이온 주입 장치(1)는 이온 조사 유닛(11)과, 개구 슬릿(12)과, 웨이퍼 스테이지(기판 유지 유닛, 13)와, 제어기(14)와, 연산 유닛(15)을 포함한다. 피처리 반도체 기판(기판, 16)이 웨이퍼 스테이지(13) 상에 놓여진다. 도1에는 피처리 기판(16)이 하나만 도시되었지만, 복수의 기판(16)이 웨이퍼 스테이지(13) 상에 위치될 수 있다.
이온 조사 유닛(11)은 이온 빔을 소정의 주입각으로 기판(16) 쪽으로 조사한다. 즉, 이온 조사 유닛(11)은 이온 비임(17)을 발생시키며, 기판의 소정 영역이 처리될 수 있을 크기로 비임(17)을 확산시키고, 확산 이온 비임을 형성하는 이온들의 궤도를 평행하게 하며, 이온 비임(17)을 피처리 기판(16) 쪽으로 유도한다. 이온 조사 유닛(11)은 예를 들어, 이온 비임 발생기(21)와 콜리메이터(collimator) 자석(22)을 포함한다.
이온 비임 발생기(21)는 도시되지 않은 이온 소스, 분석 자석, 가속관, 정전기적 스캐너 등을 포함한다. 분석 자석은 이온 소스로부터 발생한 이온으로부터 목표 이온을 추출한다. 가속관은 목표 이온을 소정 속력으로 가속하여 조사한다. 정전기적 스캐너는 모든 방향으로 방사하는 적절한 크기의 방사선으로 특정 궤도의 조사된 이온 비임(17)을 확산시킨다. 확산된 이온 비임(17)은 확산 이온 비임(17)을 평행한 비임으로 변환하여 그것을 피처리 기판(16)으로 안내하는 콜리메이터 자석(22)으로 유입된다. 또한, 디플렉터(deflector)가 전기장의 변화를 이용하여 콜리메이터 자석(22)으로부터 안내되는 이온 비임(17)의 궤도를 조정하도록 사용될 수 있다.
이온 조사 유닛(11)으로부터 조사된 확산된 이온 비임(17)은 이온 비임(17)의 점 크기(spot size)를 이온이 안으로 주입될 피처리 기판(16)의 영역으로 조정하는 개구 슬릿(12)을 통과한다.
웨이퍼 스테이지(13)는 제어기(14)에 의해, 이온이 주입되어야 할 기판(16)의 영역이 개구 슬릿(12) 바로 아래에 위치한 곳으로 이동된다.
피처리 기판(16)을 임의로 분할함으로써 얻어진 각 영역 안으로 소정 조건 하에서 이온이 주입되도록, 제어기(14)는 이온 조사 유닛(11)과 웨이퍼 스테이지(13)를 제어한다. 대체로, 이온이 표준 처리 조건 하에서 기판(16)의 모든 영역으로 주입되도록, 제어기(14)는 제어를 수행한다. 표준 처리 조건은 예를 들어, 도즈양(dose amount, 조사된 이온의 양) 및 가속도를 포함하여 이온 주입 공정에서 대체로 설정되는 조건들이다.
또한, 제어기(14)가 연산 유닛(15)으로부터 기판(16)의 각 영역에 대한 보정 정보를 공급받은 경우, 제어기는 보정 정보를 근거로 표준 처리 조건으로부터 보정 처리 조건을 작성한다. 특히, 보정 처리 조건은 표준 처리 조건과 기판(16)의 각 영역에 대한 내면 상태 정보(in-plane state information)를 사용함으로써 작성된다. 이온이 대응 보정 처리 조건 하에서 기판(16)의 각 영역 안으로 주입되도록, 제어기(14)는 이온 조사 유닛(11)과 웨이퍼 스테이지(13)를 제어한다.
연산 유닛(15)에는 후술하겠지만 보정 처리 조건을 작성하는데 사용되는 내면 상태 정보가 제공된다. 내면 상태 정보는 이온 주입 처리 전에 실행되는 에칭 처리, 노광 처리, 디포지션 처리 및 다른 이온 주입 처리 등의 처리에서 유발된 각 기판(16)의 영역들 간의 상태의 변동을 나타낸다. 상태 변동은 하나 이상의 공정에서 유발될 수 있다. 연산 유닛(15)은 각 기판(16)의 각 영역에 대한 내면 상태 정보를 근거로 보정 정보를 작성하여, 이를 제어기(14)에 공급한다. 도1에서, 제어기(14)와 연산 유닛(15)이 대응하는 기능을 수행하는 블록의 형태로 도시되어 있다. 대안으로, 이들은 하나의 장치 또는 프로그램에 의해 실현될 수도 있다.
복수의 영역이란, 이하에 설명하는 영역을 의미한다. 즉, 이온 주입 장치(1)로 실행되는 이온 주입 처리 전의 처리가 기판(16)을 한장씩 처리하는 (매엽식 처리) 것이면, 영역들이란 각 기판(16)의 영역들을 나타낸다. 이 경우, 각 기판(16)의 각 영역을 나타내는 내면 상태 정보가 얻어지며, 영역들 간의 상태의 변동을 줄일 수 있도록 보정 처리 조건이 작성된다.
이와는 대조적으로, 이온 주입 장치(1)에 의해 수행되는 이온 주입 처리 이전의 처리가 복수의 기판(16)을 동시에 처리하기 위한(일괄 처리(batch process)) 것이면, 영역들이란 모든 기판(16)의 영역들을 나타낸다. 또한, 영역들이란, 변동이 매엽식 처리에서는 발생하지 않으나 동일 조건 상의 다른 기판(16) 사이에서 발생하는 다른 기판(16)의 영역들을 나타낼 수 있다. 즉, 전술한 "영역들"이란 본 명세서에서의 최대한의 모든 기판(16)의 모든 영역들을 나타낸다.
내면 상태 정보가 몇가지 예를 이용하여 설명될 것이다.
첫째, 예를 들어 디포지션 처리에서 유발하는 막 두께의 변동이 존재한다. 이 경우, 이온 주입양과 가속도 등이 막 두께에 따라 조정된다. 이온이 두께가 다른 막을 관통하여 동일한 조건으로 주입되면, 반도체 기판(16) 안으로 또는 기판(16) 위에 형성된 도핑되는 층 안으로 주입되는 이온(불순물)의 양이 변한다. 더 상세히는, 도 2a와 도 2b에 도시된 바와 같이, 이온이 얇은 막(32)을 거쳐 주입되면, 이온 주입양이 두꺼운 막(31)을 거쳐 주입되는 경우보다 많다. 또한, 두 경우에 있어서, 기판(16)의 표면으로부터의 최대 불순물 농도의 위치가 다르다. 도2a와 도2b에서, 실선에 대한 횡축은 기판(16)의 깊이 방향의 불순물 농도를 나타낸다. 불순물 농도에 대한 프로파일들의 이러한 변동을 억제하기 위해, 얇은 막에서 이온 가속도를 줄이도록 하거나(도2c 참조), 이온의 도즈양을 줄이도록 (도2d 참조) 보정이 수행된다. 그 결과, 프로파일이 도2a에 근접하게 된다. 또한, 이온의 가속도 및/또는 이온의 양이 두꺼운 막에서 증가될 수 있다.
둘째, 내면 상태 정보는 노광 처리와 에칭 처리에서 발생하는 패턴 폭의 변동일 수 있다. 예를 들어, 이온이 도3a와 도3b에 도시된 마스크와 같은 특정 패턴(절연막(33))을 사용하여 주입될 때, 패턴 폭(W)의 변동은 이온이 주입되는 분순물 영역(34)의 면적의 변동에 기여한다. 따라서, 이온이 주입되는 불순물 영역(34)의 불순물 농도로부터 배선 저항이 결정될 때, 이온이 동일한 조건하에서 주입되면 배선 저항은 패턴 폭(W)이 넓은 곳에서 작다. 반대로, 저항은 패턴 폭(W)이 좁은 곳에서 크다. 따라서, 패턴 폭(W)이 좁은 곳에서는 배선 저항을 줄이도록 주입되는 이온의 분량(도즈양)이 증가된다. 다른 방법으로, 패턴 폭(W)이 넓은 곳에서, 배선 저항이 커지는 것을 방지하도록 주입되는 이온의 분량이 감소된다.
셋째, 내면 상태 정보는 이온 주입 장치(1)에 의한 이온 주입 처리 전에 수행되는 다른 이온 주입 처리에서 결정되는 불순물 농도일 수 있다. 예를 들어, 도4에 도시된 바와 같이 웰(42)을 형성하는 동안 불순물 농도가 다른 영역들 내에서 변하는 경우가 있다. 이 경우, 게이트 전극(43) 하부의 채널 영역(44)의 불순물 농도가 변동에 의해 영향을 받는다. 변동을 줄이기 위해, 임계 전압을 조정하기 위한 채널 영역(44) 안으로 이온을 주입하는 조건이 웰(42)의 불순물 농도에 따라 영역 단위로 보정된다. 유사한 보정이 익스텐션 층(extension layer, 41a)과 소스/드레인(source/drain) 층(41b)의 불순물 농도에 대해 수행될 수 있다.
더 상세히는, 웰(42)의 전도도 유형(conductivity type)이 채널 영역(44)에 주입되는 이온의 전도도 유형과 같으면, 이온이 표준 영역보다 도즈양이 많은 소정 영역보다 불순물 농도가 작은 영역으로 주입되고, 그리고 표준 영역보다 도즈양이 작은 소정 영역보다 불순물 농도가 큰 영역으로 주입된다. 한편, 웰(42)의 전도도 유형이 채널 영역(44)으로 주입되는 이온의 전도도 유형과 다르면, 도즈양이 큰 이온이 불순물 농도가 큰 영역에 주입되며, 도즈양이 작은 이온이 불순물 농도가 작은 영역에 주입된다.
본 발명의 제1 실시예에 따르는 이온 주입 장치에서, 이온이 각 영역에 대해 결정된 보정 처리 조건하에서 단일 또는 복수의 기판(16)의 각 영역 안으로 주입된다. 보정 처리 조건은, 본 발명의 이온 주입 장치에 의해 수행되는 처리 전에 유발되는 기판(들)(16)의 영역들 간의 상태 변동을 근거로 하여 기판(들)(16)의 영역들 간의 상태 변동이 없는 경우에 사용되는 표준 처리 조건을 보정함으로써 얻어진다. 따라서, 이온 주입 처리에서, 사전 처리에서 유발되는 영역들 간의 상태 변동이 보정될 수 있다. 그 결과, 특성 변동의 범위가 좁은 반도체 장치가 양산될 수 있다.
(제2 실시예)
제1 실시예에서, 보정 처리 조건이 이온 주입 처리의 직전으로 상정된 기판(16)의 각 영역의 상태를 근거로 결정되었다. 이와 달리, 제2 실시예에서는, 보정 처리 조건이 먼저 완성된 반도체 장치의 특성을 근거로 결정된다.
제2 실시예의 이온 주입 장치는 제1 실시예의 구조와 유사한 구조를 갖는다. 제2 실시예에서는, 트랜지스터 임계 전압, 저항 및 장치의 누설 전류 등과 같은 먼저 완성된 반도체 장치의 특성들이 내면 상태 정보로 사용된다. 따라서, 제2 실시예에서는, 기판(16)의 각 영역의 트랜지스터 임계 전압, 저항 및 누설 전류 등이 측정된다.
최종 제품들 간의 특성의 변동은 여러 반도체-제조 처리의 결과들 사이의 특성의 변동으로 인하여 발생한다. 다른 처리들에서의 변동들이 상쇄되거나 심화될 수 있기 때문에, 어떤 변동이 보정되야 할지를 결정하는 것이 어렵다. 그러나, 원인에 관계없이, 최종 제품들 사이에서 실제로 발생하는 변동을 감소시키기 위해, 각 영역에 적합한 조건 하에서의 이온 주입을 수행할 수 있다. 이 때문에, 현재 단계에서 적용되는 동일한 처리에 의해 사전에 완성된 제품들의 특성을 근거로, 이온 주입이 영역들 간에 다른 조건하에서 수행된다.
이하, 영역들 간의 트랜지스터의 임계 전압의 변동을 보정하기 위해 영역들 사이에 다른 조건하에서 채널 영역으로 이온 주입하는 구체예가 후술된다. 예로써, 도5는 각 영역에 대응하는 사전에 얻어진 완성 제품의 트랜지스터 임계 전압을 도시한다. 더 상세히는, 도5는 31개의 칩이 6개의 기판 중 각 기판 상에 형성된 예를 도시한다. 도5에 도시된 바와 같이, 임계 전압의 변동이 기판(16)에 따라 동일 위치의 칩들 사이에서 발생하고, 임계 전압의 변동이 각 기판(16) 상의 다른 칩들(영역들) 사이에서도 발생한다. 도5에 도시된 임계 전압 정보는 연산 유닛(15)에 입력된다.
도6은 예로써 이온 주입양에 대한 임계 전압의 변화율을 도시한다. 변화율은 연산 유닛(15)에 미리 입력된다. 변화율과 임계 전압 정보를 이용함으로써, 연산 유닛(15)은 칩들 간의 임계 전압의 변동을 줄이기 위해 표준 처리 조건 (표준 이온 주입 조건)에 대한 각 칩용 보정 계수를 산출한다. 도7은 예로써 이와 같이 하여 얻어진 보정 계수를 도시한다. 도7에 도시한 바와 같이, (보정이 수행되지 않는, 즉, 표준 처리 조건이 이용되는) 보정 계수 1을 초과하는 보정 계수가 임계 전압이 낮은 칩에 부여되며, 이와 함께 보정 계수 1보다 작은 보정 계수가 임계 전압이 높은 칩에 부여된다. 도7은 도5의 각 칩의 평균 임계 전압을 이용하여 얻은 산출 결과를 도시한다.
제어기(14)는 표준 처리 조건에 보정 계수를 곱하여 얻은 이온의 양이 각 영역(각 칩)으로 주입되도록 이온 주입을 제어한다. 도8은 전술된 바와 같이 보정된 이온 주입 처리에서 형성된 트랜지스터들 사이의 임계 전압의 변동과, 동일 조건을 사용한 표준 이온 주입 처리에서 형성된 트랜지스터들 사이의 임계 전압의 변동을 도시한다. 특히, 동일 조건을 이용하는 표준 이온 주입 처리에서는, 세 기판 상에 형성된 게이트 길이가 다른 트랜지스터들 간의 임계 전압의 변동이 도시되어 있다. 또한, 제2 실시예에서 적용된 보정된 이온 주입 처리에서도, 네 기판 상에 형성된 게이트 길이가 다른 트랜지스터들 간의 임계 전압의 변동이 도시되어 있다. 도8에 도시된 바와 같이, 표준 이온 주입 처리에서는, 세 기판 중 각 기판 상의 31개의 칩들 사이의 임계 전압의 (최대값과 최소값의 차이인) 변동이 10 내지 15 ㎷의 높은 영역 내에 있다. 반면, 보정된 이온 주입 처리에서는, 네 기판 중 각 기판 상의 31개의 칩들 사이의 임계 전압의 변동이 10 ㎷ 미만의 낮은 영역 내에 있으며, 변동의 평균은 표준 이온 처리의 약 1/2로 감소하였다.
전술된 바와 같이, 제2 실시예의 이온 주입 장치에서는, 이온이 영역들에 대해 작성된 각 보정 처리 조건 하에서 단일 또는 복수의 기판(16)의 영역들로 주입된다. 보정 처리 조건은 사전에 제조된 반도체 장치들 간의 특징의 변동을 근거로 작성된다. 최종 제품들 간의 특성 변동은 단일 또는 복수의 반도체 제조 처리들에서 유발되는 영역들 간 특성 변동으로부터 정해진다. 따라서, 최종적으로 보정하고자하는 변동의 원인이 어떤 처리 변동인지를 결정하는 것은 어려울 것이다. 그러나, 제2 실시예에서, 최종 제품들 간의 특성 변동이 사전에 측정되고, 보정 주입 처리가 측정된 특성 변동이 바로 보정될 수 있도록 수행된다. 이는 특성 변동이 쉽게 보정될 수 있음을 의미하며, 이것은 특성 변동의 범위가 좁은 반도체 장치의 양산을 가능하게 한다.
제2 실시예는 제1 실시예와 조합될 수 있다. 이 경우, 예를 들어 반도체 장치의 제1 제조 처리에서, 이온 주입 장치(1)를 이용한 이온 주입 처리 전에 발생한 기판의 영역들 간의 상태의 변동이 제1 실시예에서와 같이 보정된다. 그 후, 처음 언급한 처리 후의 처리에서 (또는 처리들에서) 완성된 반도체 장치의 특성에 관한 정보가 채취된다. 이 정보가 제2 제조 처리 내의 반도체 장치의 생산을 위한 이온 주입을 수행하는데 이용된다. 완성 제품에 관한 정보는 제2 제조 처리로부터 얻어지며 제3 제조 처리에서 이용된다. 처리의 순서가 반복되어 반도체 장치들 간의 특성 변동을 줄인다.
추가적 이점과 변경은 이 분야의 당업자에게 용이하게 가능할 것이다. 그러므로, 보다 넓은 관점에서의 본 발명은 본 명세서에서 도시되고 설명된 특정 설명과 예시적인 실시예에 한정되지 않는다. 따라서, 첨부된 청구범위에 의해 한정되는 일반적인 발명 개념의 정신 또는 범위와 그 균등물을 벗어나지 않는 다양한 변경이 가능하다.
본 발명에 따르면, 특성의 변동이 작은 반도체 장치를 제조할 수 있는 이온 주입 장치 및 이온 주입 방법이 제공된다.
도1은 본 발명의 제1 실시예에 따르는 이온 주입 장치의 주요부를 개략적으로 도시한 블록 다이어그램.
도2a, 도2b, 도2c, 도2d, 도3a, 도3b 및 도4는 보정 처리 조건의 작성을 설명하기에 유용한 도면.
도5는 반도체 기판의 영역에 대응하는 반도체 소자의 트랜지스터 임계 전압을 예시한 그래프.
도6은 이온 주입양에 대한 임계 전압의 변화율을 예시한 그래프.
도7은 표준 처리 조건에 적용되는 보정 계수의 예를 도시한 도면.
도8은 표준 주입과 보정 주입 동안의 임계 전압의 변동예를 도시한 그래프.
< 도면의 주요부분에 대한 부호의 설명 >
1: 이온 주입 장치
11: 이온 조사 유닛
12: 개구 슬릿
13: 웨이퍼 스테이지
14: 제어기
15: 연산 유닛
16: 피처리 기판
17: 이온 비임
21: 이온 비임 발생기
22: 콜리메이터 자석
31, 32, 33: 절연막
34: 불순물 영역
41, 41b: 소스/드레인 층
41a: 소스/드레인 익스텐션 층
42: 웰
43: 게이트 전극
44: 채널 영역

Claims (19)

  1. 다른 조건들 하에서 적어도 하나의 기판의 복수의 영역에 이온을 조사하도록 된 이온 조사 유닛과,
    기판을 유지하도록, 그리고 이온 조사 유닛으로부터 조사된 이온에 대해 적어도 하나의 기판의 위치를 변경하도록 된 기판 유지 유닛과,
    이온 조사에 사용되는 표준 처리 조건을 보정함으로써 얻어지는 보정 처리 조건을, 각 영역에 미리 입력된 보정 정보를 근거로 하여 각 영역에 대하여 작성하도록 구성된 연산 유닛과,
    보정 처리 조건 하에서 각 영역에 이온을 조사하도록 이온 조사 유닛과 기판 유지 유닛을 제어하는 제어기를 포함하는 이온 주입 장치.
  2. 제1항에 있어서, 보정 정보는 이온이 조사되기 전에 있어서의 적어도 하나의 기판의 각 영역의 상태를 근거로 하는 이온 주입 장치.
  3. 제1항에 있어서, 보정 정보는 이온 주입 장치를 사용하여 적어도 하나의 기판의 영역 내에 사전-형성된 반도체 장치의 특성을 근거로 하는 이온 주입 장치.
  4. 제1항에 있어서, 영역은 단일 기판의 다른 영역인 이온 주입 장치.
  5. 제1항에 있어서, 영역은 복수의 기판 중 각 기판의 동일 위치 상의 영역인 이온 주입 장치.
  6. 제1항에 있어서,
    이온 조사 유닛은 보정 처리 조건 하에서 기판 상에 형성된 막을 통하여 기판으로 이온을 조사하며,
    보정 처리 조건은 막의 두께와 소정 두께의 차이에 따라 설정되는 가속도 또는 도즈양을 포함하는 이온 주입 장치.
  7. 제1항에 있어서,
    이온 조사 유닛은 보정 처리 조건 하에서 기판 상에 형성된 막을 통하여 기판으로 이온을 조사하며,
    이온이 표준 처리 조건 하에서 소정 두께를 갖는 막을 통하여 조사되며,
    보정 처리 조건은, 이온이 소정 두께보다 얇은 막을 통하여 조사되는 표준 처리 조건보다 더 작은 가속도 또는 도즈양이나, 이온이 소정 두께보다 두꺼운 막을 통하여 조사되는 표준 처리 조건보다 더 큰 가속도 또는 도즈양을 포함하는 이온 주입 장치.
  8. 제1항에 있어서,
    이온 조사 유닛은 보정 처리 조건 하에서 기판 상에 형성된 막에 의해 한정되는 기판의 영역으로 이온을 조사하며,
    보정 처리 조건에는 영역의 크기와 소정 크기의 차에 따라 설정된 도즈양이 포함되는 이온 주입 장치.
  9. 제1항에 있어서,
    이온 조사 유닛은 기판 상에 형성된 막에 의해 한정되는 기판의 영역으로 이온을 조사하며,
    이온이 표준 처리 조건 하에서 소정 크기를 갖는 영역으로 조사되며,
    보정 처리 조건은 이온이 소정의 크기보다 작은 영역 쪽으로 조사되는 표준 처리 조건보다 많은 도즈양이나, 이온이 소정의 크기보다 큰 영역 쪽으로 조사되는 표준 처리 조건보다 작은 도즈양을 포함하는 이온 주입 장치.
  10. 제1항에 있어서,
    이온 조사 유닛은 보정 처리 조건 하에서 불순물이 사전에 주입된 기판의 영역으로 이온을 조사하며,
    보정 처리 조건은 영역의 전도도 유형과 이온의 전도도 유형 간의 관계 및 영역의 불순물 농도와 소정의 불순물 농도의 차이에 따라 설정되는 도즈양을 포함하는 이온 주입 장치.
  11. 제1항에 있어서,
    이온 조사 유닛은 이온의 전도도 유형과 동일한 전도도 유형인 불순물이 사전에 주입된 기판의 영역으로 이온을 조사하며,
    이온이 표준 처리 조건 하에서 소정의 불순물 농도를 갖는 영역 쪽으로 조사되며,
    보정 처리 조건은, 이온이 소정의 불순물 농도보다 낮은 불순물 농도를 갖는 영역으로 조사되는 표준 처리 조건보다 많은 도즈양이나, 이온이 소정의 불순물 농도보다 불순물 농도가 큰 영역으로 조사되는 표준 처리 조건보다 작은 도즈양을 포함하는 이온 주입 장치.
  12. 다른 조건들 하에서 적어도 하나의 기판의 복수의 영역에 이온을 조사할 수 있는 이온 주입 장치에서 사용되는 이온 주입 방법이며,
    이온 조사용으로 사용되는 표준 처리 조건을 보정함으로써 얻어지는 보정 처리 조건을, 각 영역에 대해 사전 입력된 보정 정보를 근거로 각 영역에 대하여 작성하는 단계와,
    보정 처리 정보 하에서 각 영역에 이온을 조사하는 단계를 포함하는 이온 주입 방법.
  13. 제12항에 있어서,
    보정 처리 조건을 작성하는 단계는,
    이온이 조사되기 전에 얻어지는 적어도 하나의 기판의 각 영역의 상태를 나타내는 상태 정보를 입력하는 단계와,
    상태 정보를 근거로 하여 표준 처리 조건을 보정하는 단계를 포함하는 이온 주입 방법.
  14. 제12항에 있어서,
    보정 조건을 작성하는 단계는,
    이온 주입 장치를 사용하여 적어도 하나의 기판의 영역들 내에 사전-형성된 반도체 장치의 특성을 나타내는 상태 정보를 입력하는 단계와,
    상태 정보를 근거로 하여 표준 처리 조건을 보정하는 단계를 포함하는 이온 주입 방법.
  15. 제12항에 있어서, 영역은 단일 기판의 다른 영역이며, 이온을 조사하는 단계는 단일 기판에 이온을 조사하는 단계를 포함하는 이온 주입 방법.
  16. 제12항에 있어서, 영역은 복수의 기판의 각 기판의 동일 위치상의 영역이며, 이온을 조사하는 단계는 복수의 기판에 이온을 조사하는 단계를 포함하는 이온 주입 방법.
  17. 제12항에 있어서, 이온을 조사하는 단계는, 막의 두께와 소정 두께의 차이에 따라 설정된 가속도 또는 도즈양 하에서, 기판 상에 형성된 막을 통하여 기판으로 이온을 조사하는 단계를 포함하는 이온 주입 방법.
  18. 제12항에 있어서, 이온을 조사하는 단계는, 영역의 크기와 소정의 크기의 차이에 따라 설정되는 도즈양 하에서, 기판 상에 형성된 막에 의해 한정되는 기판의 영역으로 이온을 조사하는 단계를 포함하는 이온 주입 방법.
  19. 제12항에 있어서, 이온을 조사하는 단계는, 영역의 전도도 유형과 이온의 전도도 유형의 관계 및 영역 내의 불순물 농도와 소정의 불순물 농도의 차이에 따라 설정된 도즈양 하에서, 불순물이 사전에 주입된 영역으로 이온을 조사하는 단계를 포함하는 이온 주입 방법.
KR1020050033017A 2004-04-23 2005-04-21 이온 주입 장치 및 방법 KR100659645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004128057A JP2005310634A (ja) 2004-04-23 2004-04-23 イオン注入装置およびイオン注入方法
JPJP-P-2004-00128057 2004-04-23

Publications (2)

Publication Number Publication Date
KR20060047311A true KR20060047311A (ko) 2006-05-18
KR100659645B1 KR100659645B1 (ko) 2006-12-21

Family

ID=35187623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033017A KR100659645B1 (ko) 2004-04-23 2005-04-21 이온 주입 장치 및 방법

Country Status (5)

Country Link
US (1) US20050244989A1 (ko)
JP (1) JP2005310634A (ko)
KR (1) KR100659645B1 (ko)
CN (1) CN100405526C (ko)
TW (1) TWI281692B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099857A (ja) 2007-10-18 2009-05-07 Toshiba Corp 半導体装置の製造システムと製造方法
US20090227096A1 (en) * 2008-03-07 2009-09-10 Varian Semiconductor Equipment Associates, Inc. Method Of Forming A Retrograde Material Profile Using Ion Implantation
US8669539B2 (en) 2010-03-29 2014-03-11 Advanced Ion Beam Technology, Inc. Implant method and implanter by using a variable aperture
JP5211328B2 (ja) * 2011-02-02 2013-06-12 日新イオン機器株式会社 イオン注入方法およびイオン注入装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055460A (en) * 1997-08-06 2000-04-25 Advanced Micro Devices, Inc. Semiconductor process compensation utilizing non-uniform ion implantation methodology
JP4363694B2 (ja) * 1998-04-17 2009-11-11 株式会社東芝 イオン注入装置および半導体装置の製造方法
JP3408762B2 (ja) * 1998-12-03 2003-05-19 シャープ株式会社 Ｓｏｉ構造の半導体装置及びその製造方法
JP2002203806A (ja) * 2000-10-31 2002-07-19 Toshiba Corp 半導体装置の製造方法、ステンシルマスク及びその製造方法

Also Published As

Publication number Publication date
TWI281692B (en) 2007-05-21
CN1691270A (zh) 2005-11-02
KR100659645B1 (ko) 2006-12-21
JP2005310634A (ja) 2005-11-04
US20050244989A1 (en) 2005-11-03
TW200601400A (en) 2006-01-01
CN100405526C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US6055460A (en) Semiconductor process compensation utilizing non-uniform ion implantation methodology
US9024384B2 (en) Indium, carbon and halogen doping for PMOS transistors
US20060240651A1 (en) Methods and apparatus for adjusting ion implant parameters for improved process control
US7488959B2 (en) Apparatus and method for partial ion implantation
CN106920741B (zh) 离子注入方法及离子注入装置
KR100659645B1 (ko) 이온 주입 장치 및 방법
US6821859B2 (en) Method and system for controlling an electrical property of a field effect transistor
JPWO2005112088A1 (ja) 半導体装置の製造方法および製造装置
KR20120003494A (ko) 콜드 및/또는 분자 탄소로 주입된 변형된 박막상에서의 상승된 소스/드레인의 형성
KR100935755B1 (ko) 멀티-디바이스 내 ｍｏｓ트랜지스터의 ｌｄｄ구조 및 형성방법
US5827774A (en) Ion implantation method using tilted ion beam
US7442946B2 (en) Nonuniform ion implantation apparatus and method using a wide beam
US6140164A (en) Method of manufacturing a semiconductor device
US9024281B2 (en) Method for dual energy implantation for ultra-shallow junction formation of MOS devices
US20070054444A1 (en) Manufacturing method of a semiconductor device
US20040043627A1 (en) Method of forming a low leakage dielectric layer providing an increased capacitive coupling
US20030119269A1 (en) Method for fabricating semiconductor transistor device
JP4430418B2 (ja) イオン注入方法及びイオン注入機
TWI625770B (zh) 低密度離子佈植的應用
JPH04348025A (ja) 半導体装置の製造方法
Ninomiya et al. Novel Technique for Production-Yield Enhancement of Semiconductor Devices
JPH04304626A (ja) 半導体装置の製造方法
JP2019062080A (ja) 半導体製造方法
DE112016004214T5 (de) Verfahren für hohen Durchsatz unter Verwendung von Strahl-Scangröße und Strahlen-Position in einem Strahlen-Bearbeitungssystem
KR19980022840A (ko) 이온주입공정의 정상여부 판별방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141015

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151020

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161018

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 14