CN108269732A - 形成非晶硅多层结构的方法 - Google Patents
形成非晶硅多层结构的方法 Download PDFInfo
- Publication number
- CN108269732A CN108269732A CN201710002081.2A CN201710002081A CN108269732A CN 108269732 A CN108269732 A CN 108269732A CN 201710002081 A CN201710002081 A CN 201710002081A CN 108269732 A CN108269732 A CN 108269732A
- Authority
- CN
- China
- Prior art keywords
- amorphous silicon
- silicon layer
- layer
- ultraviolet curing
- hydrogen atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02592—Microstructure amorphous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种形成非晶硅(Amorphous silicon)多层结构的方法,包含有以下步骤:首先,提供一基底材料层,接着形成一第一非晶硅层于该基底材料层上,该第一非晶硅层包含有氢原子位于其中,然后对该第一非晶硅层进行一紫外线固化步骤,以移除该第一非晶硅层中的氢原子,以及形成一第二非晶硅层于该第一非晶硅层上。
Description
技术领域
本发明涉及半导体领域,特别是涉及一种改善形成非晶硅多层结构过程中会产生气泡缺陷的方法。
背景技术
非晶硅(Amorphous silicon)是应用于各种电子元件,例如太阳能电池、薄膜晶体管、图像传感器或微机电系统等的主要材料。在制造该些电子元件过程中,通常在沉积或图案化薄膜之后,在一基板上进行沉积非晶硅薄膜的步骤。非晶硅薄膜通常通过化学气相沉积(Chemical Vapor Deposition,CVD),例如等离子体辅助化学气相沉积(plasma-enhanced CVD,PECVD)沉积。
图1为一现有气泡缺陷产生的示意图。首先提供一含氮材料层10,例如为一氮化硅(Si3N4)或是一氮碳化硅(SiCN)材料层,接着进行一PECVD步骤P0,以沉积一非晶硅层12在含氮材料层10上。
申请人发现,通过PECVD等方式,沉积非晶硅层12在含氮材料层10上时。由于PECVD的过程中将会使用SiH4气体进行沉积,而SiH4气体会与含氮材料层(例如SiCN)中的氮产生反应,并产生SiCN:H的键结,换句话说,部分的氢原子将会进入到含氮材料层10中。这些氢原子在沉积非晶硅的同时,又不断地从含氮材料层中组成氢气被释放,因此沉积的非晶硅层受到来自下方的氢气影响,会造成非晶硅层12的表面有许多隆起部分,因此具有一凹凸表面12a,在此将此缺陷称作气泡缺陷(Bubble defect)。
上述气泡缺陷,会影响整个非晶硅层的表面平整度,甚至不利于整体制作工艺的良率。因此如何解决上述气泡缺陷的问题,是本发明的目标之一。
发明内容
本发明提供一种形成非晶硅(Amorphous silicon)多层结构的方法,包含有以下步骤:首先,提供一基底材料层,接着形成一第一非晶硅层于该基底材料层上,该第一非晶硅层包含有氢原子位于其中,然后对该第一非晶硅层进行一紫外线固化步骤,以移除该第一非晶硅层中的氢原子,以及形成一第二非晶硅层于该第一非晶硅层上。
本发明提供一种形成非晶硅多层结构的方法,特别是一种改善形成非晶硅多层结构过程中会产生气泡缺陷的方法。主要特征在于先在含氮材料层上形成一较薄(厚度约小于300埃)的非晶硅层,接下来进行一紫外线固化步骤,以移除含氮材料层与非晶硅层中的氢原子。在氢原子被移除之后,后续沉积步骤中将不会再形成氢气并且影响非晶硅的表面,以降低气泡缺陷发生的可能性。本发明可以应用于各种半导体制作工艺中,并且提高整体制作工艺良率。
附图说明
图1为一现有气泡缺陷产生的示意图;
图2至图4为本发明第一较佳实施例的形成非晶硅多层结构的结构示意图。
主要元件符号说明
10 含氮材料层
12 第一非晶硅层
12a 凹凸表面
14 第二非晶硅层
14a 平坦表面
16 掩模层
P0 等离子体辅助化学气相沉积步骤
P1 第一等离子体辅助化学气相沉积步骤
P2 紫外线固化步骤
P3 第二等离子体辅助化学气相沉积步骤
H 氢原子
具体实施方式
为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明,下文特列举本发明的较佳实施例,并配合所附附图,详细说明本发明的构成内容及所欲达成的功效。
为了方便说明,本发明的各附图仅为示意以更容易了解本发明,其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系,在本领域的人皆应能理解其是指物件的相对位置而言,因此皆可以翻转而呈现相同的构件,此皆应同属本说明书所公开的范围,在此容先叙明。
请参考图2至图4,其为本发明第一较佳实施例的形成非晶硅多层结构的结构示意图。如图2所示,提供一含氮材料层10,例如为氮化硅层或氮碳化硅层等,本发明不限于此。接下来,进行一第一等离子体辅助化学气相沉积(PECVD)步骤P1,沉积一第一非晶硅层12于含氮材料层10上。此处的第一PECVD步骤P1中,为了沉积非晶硅,需要伴随着含有硅的气体一并进行,举例来说,例如甲硅烷(SiH4)、乙硅烷(Si2H6)、丙硅烷(Si3H8)等,本实施例中以SiH4为例,但不限于此。
如背景技术所提到,在沉积非晶硅的同时,SiH4气体中所带有的氢原子将会逐渐进入到底下的含氮材料层10中,与含氮材料层10产生键结。因此在本实施例中,所沉积的第一非晶硅层12其厚度将会控制在大约300埃以下,相较于正常步骤中所需要沉积的非晶硅层厚度(约1微米以上),第一非晶硅层12的厚度相对较薄,至少仅有最终沉积的非晶硅层厚度的1/30以下。目的在于控制较少的氢原子渗入至含氮材料层10中。接下来,进行一紫外线固化步骤P2,本实施例中,紫外线固化步骤P2的制作工艺温度较佳介于摄氏300至600度,制作工艺压力较佳小于10托耳(torr),而执行时间较佳小于5分钟。但是上述实验参数可依照实际需求而再次调整,本发明不限于此。此外,紫外线固化步骤P2可以选择以同位(insitu)紫外线固化步骤,或是异位(ex situ)紫外线固化步骤进行。所谓的同位即表示该紫外线固化步骤,与前述沉积非晶硅步骤使用同一机台,却在不同的制作工艺腔体内进行。而所谓的异位即表示该紫外线固化步骤与沉积非晶硅的步骤使用不同的机台进行。上述不同的制作工艺步骤都属于本发明的涵盖范围内。
申请人发现,在进行紫外线固化步骤P2之后,如图2所示,可以有效地驱散位于含氮材料层10内部的氢原子H,也就是说可以移除含氮材料层10内部的氢原子H。由于第一非晶硅层12的厚度较薄(小于300埃),因此一来紫外线固化步骤P2可以有效地影响含氮材料层10,而且在紫外线固化步骤P2进行之后,第一非晶硅层12本身会形成一保护层,可以隔绝后续沉积SiH4气体直接渗入含氮材料层10内部。因此,在其他实施例中,若第一非晶硅层12的厚度较厚(大于300埃),则进行紫外线固化步骤P2的效果会下降,也就是可能会导致排除氢原子不完全,或是需要花费更多时间去排除氢原子。
在进行紫外线固化步骤P2之后,由于第一非晶硅层12已经成为隔绝底下含氮材料层10的保护层,所以后续可继续沉积非晶硅层至足够的高度。如图3所示,进行一第二等离子体辅助化学气相沉积(PECVD)步骤P3,以形成一第二非晶硅层14于第一非晶硅层12上。其中第二非晶硅层14可包含单层或是多层结构,厚度至少大于1微米。更详细而言,第二非晶硅层14可通过单次的PECVD步骤一次形成,或者是通过多次重复的PECVD步骤,逐渐形成多层的非晶硅层,此外还可以选择性地在每次沉积部分非晶硅层之后,额外进行紫外线固化步骤,以加速排除氢原子。不过由于氢原子主要影响的目标是含氮材料层10,因此在含氮材料层10已经被第一非晶硅层12隔绝的状况下,也可以省略后续的紫外线固化步骤。
在第二非晶硅层14沉积至足够高度后,由于已经解决气泡缺陷的发生,所以第二非晶硅层14具有一平坦顶面14a。接下来如图4所示,可以选择性地形成一掩模层16于第二非晶硅层14上,例如为一氧化硅层,但不限于此。至此,本发明所述的非晶硅多层结构已经完成。该非晶硅多层结构可应用于各种半导体元件的制作工艺中,例如可应用于形成动态随机存取存储器(DRAM)制作工艺中的掩模层,或是当作各种晶体管的栅极材料层等,本发明不限于此。
综上所述,本发明提供一种形成非晶硅多层结构的方法,特别是一种改善形成非晶硅多层结构过程中会产生气泡缺陷的方法。主要特征在于先在含氮材料层上形成一较薄(厚度约小于300埃)的非晶硅层,接下来进行一紫外线固化步骤,以移除含氮材料层与非晶硅层中的氢原子。在氢原子被移除之后,后续沉积步骤中将不会再形成氢气并且影响非晶硅的表面,以降低气泡缺陷发生的可能性。本发明可以应用于各种半导体制作工艺中,并且提高整体制作工艺良率。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (13)
1.一种形成非晶硅(Amorphous silicon)多层结构的方法,包含有:
提供一基底材料层;
形成一第一非晶硅层于该基底材料层上,该第一非晶硅层包含有氢原子位于其中;
对该第一非晶硅层进行一紫外线固化步骤,以移除该第一非晶硅层中的氢原子;以及
形成一第二非晶硅层于该第一非晶硅层上。
2.如权利要求1所述的方法,其中该第一非晶硅层的厚度小于300埃。
3.如权利要求1所述的方法,还包含形成一掩模层于该第二非晶硅层上。
4.如权利要求1所述的方法,其中该紫外线固化步骤为一同位(in situ)紫外线固化步骤。
5.如权利要求1所述的方法,其中该紫外线固化步骤为一异位(ex situ)紫外线固化步骤。
6.如权利要求1所述的方法,该基底材料层包含有氮化硅或是氮碳化硅。
7.如权利要求1所述的方法,还包含形成多层非晶硅层,位于该第二非晶硅层上。
8.如权利要求1所述的方法,其中该第二非晶硅层具有一平坦表面。
9.如权利要求1所述的方法,其中该紫外线固化的温度介于摄氏300-600度。
10.如权利要求1所述的方法,其中该紫外线固化的压力小于10托耳。
11.如权利要求1所述的方法,其中该紫外线固化的时间小于5分钟。
12.如权利要求1所述的方法,其中该第一非晶硅层以及该第二非晶硅层是通过一等离子体辅助化学气相沉积步骤(plasma enhanced chemical vapor deposition,PECVD)的方式形成。
13.如权利要求12所述的方法,其中该PECVD的沉积气体包含有甲硅烷(SiH4)。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710002081.2A CN108269732B (zh) | 2017-01-03 | 2017-01-03 | 形成非晶硅多层结构的方法 |
US15/859,750 US10312080B2 (en) | 2017-01-03 | 2018-01-02 | Method for forming amorphous silicon multuple layer structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710002081.2A CN108269732B (zh) | 2017-01-03 | 2017-01-03 | 形成非晶硅多层结构的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108269732A true CN108269732A (zh) | 2018-07-10 |
CN108269732B CN108269732B (zh) | 2020-08-11 |
Family
ID=62711900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710002081.2A Active CN108269732B (zh) | 2017-01-03 | 2017-01-03 | 形成非晶硅多层结构的方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10312080B2 (zh) |
CN (1) | CN108269732B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0361356A (ja) * | 1989-07-27 | 1991-03-18 | Sanyo Electric Co Ltd | シリコン化合物膜の形成方法 |
US6174790B1 (en) * | 1998-01-24 | 2001-01-16 | Lg. Philips Lcd Co., Ltd. | Method of crystallizing amorphous silicon layer |
US6190949B1 (en) * | 1996-05-22 | 2001-02-20 | Sony Corporation | Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof |
CN1422443A (zh) * | 2000-03-13 | 2003-06-04 | 索尼株式会社 | 光能转换装置 |
TW552707B (en) * | 2001-02-01 | 2003-09-11 | Sony Corp | Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electro optic device |
US20030183270A1 (en) * | 2000-08-31 | 2003-10-02 | Fritz Falk | Multicrystalline laser-crystallized silicon thin layer solar cell deposited on a glass substrate |
US20040087064A1 (en) * | 2002-10-31 | 2004-05-06 | Lg.Philips Lcd Co., Ltd. | Method of forming polysilicon thin film transistor |
CN103985665A (zh) * | 2014-05-15 | 2014-08-13 | 深圳市华星光电技术有限公司 | 一种柔性显示器的制作方法 |
CN105742370A (zh) * | 2016-04-13 | 2016-07-06 | 信利(惠州)智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
CN105810102A (zh) * | 2015-01-21 | 2016-07-27 | 三星显示有限公司 | 柔性显示装置的制造方法 |
CN106024606A (zh) * | 2015-03-27 | 2016-10-12 | Ap系统股份有限公司 | 制造半导体装置的设备以及使用其制造半导体装置的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4571348A (en) | 1984-08-08 | 1986-02-18 | General Motors Corporation | Reducing hydrogen content of vacuum deposited films |
US7314513B1 (en) * | 2004-09-24 | 2008-01-01 | Kovio, Inc. | Methods of forming a doped semiconductor thin film, doped semiconductor thin film structures, doped silane compositions, and methods of making such compositions |
KR20100033091A (ko) | 2008-09-19 | 2010-03-29 | 한국전자통신연구원 | 화학기상증착법에 의한 비정질 실리콘 박막의 증착방법 |
US8895435B2 (en) | 2011-01-31 | 2014-11-25 | United Microelectronics Corp. | Polysilicon layer and method of forming the same |
-
2017
- 2017-01-03 CN CN201710002081.2A patent/CN108269732B/zh active Active
-
2018
- 2018-01-02 US US15/859,750 patent/US10312080B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0361356A (ja) * | 1989-07-27 | 1991-03-18 | Sanyo Electric Co Ltd | シリコン化合物膜の形成方法 |
US6190949B1 (en) * | 1996-05-22 | 2001-02-20 | Sony Corporation | Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof |
US6174790B1 (en) * | 1998-01-24 | 2001-01-16 | Lg. Philips Lcd Co., Ltd. | Method of crystallizing amorphous silicon layer |
CN1422443A (zh) * | 2000-03-13 | 2003-06-04 | 索尼株式会社 | 光能转换装置 |
US20030183270A1 (en) * | 2000-08-31 | 2003-10-02 | Fritz Falk | Multicrystalline laser-crystallized silicon thin layer solar cell deposited on a glass substrate |
TW552707B (en) * | 2001-02-01 | 2003-09-11 | Sony Corp | Method for forming thin semiconductor film, method for fabricating semiconductor device, system for executing these methods and electro optic device |
US20040087064A1 (en) * | 2002-10-31 | 2004-05-06 | Lg.Philips Lcd Co., Ltd. | Method of forming polysilicon thin film transistor |
CN103985665A (zh) * | 2014-05-15 | 2014-08-13 | 深圳市华星光电技术有限公司 | 一种柔性显示器的制作方法 |
CN105810102A (zh) * | 2015-01-21 | 2016-07-27 | 三星显示有限公司 | 柔性显示装置的制造方法 |
CN106024606A (zh) * | 2015-03-27 | 2016-10-12 | Ap系统股份有限公司 | 制造半导体装置的设备以及使用其制造半导体装置的方法 |
CN105742370A (zh) * | 2016-04-13 | 2016-07-06 | 信利(惠州)智能显示有限公司 | 低温多晶硅薄膜晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
US10312080B2 (en) | 2019-06-04 |
CN108269732B (zh) | 2020-08-11 |
US20180190488A1 (en) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI692898B (zh) | 柔性顯示幕的製備方法及製備柔性顯示幕用複合基板 | |
CN103119695B (zh) | 共形膜的等离子体激活沉积 | |
CN108122736B (zh) | 半导体装置的制造方法、基板处理装置以及存储介质 | |
WO2008024566A3 (en) | Overall defect reduction for pecvd films | |
JP2011249764A5 (zh) | ||
US7887884B2 (en) | Method for atomic layer deposition of materials using an atmospheric pressure for semiconductor devices | |
WO2006127463A3 (en) | Method to increase tensile stress of silicon nitride films by using a post pecvd deposition uv cure | |
WO2005121396A3 (en) | Controlled deposition of silicon-containing coatings adhered by an oxide layer | |
WO2008141158A3 (en) | Substrate surface structures and processes for forming the same | |
CN104141113A (zh) | 用于高温工艺的碳层 | |
Hagen et al. | Island coalescence during film growth: An underestimated limitation of Cu ALD | |
MX336541B (es) | Celula solar de pelicula fina de silicio que tiene turbidez mejorada y metodos de fabricacion de la misma. | |
US20180148833A1 (en) | Methods for depositing flowable silicon containing films using hot wire chemical vapor deposition | |
CN108269732A (zh) | 形成非晶硅多层结构的方法 | |
JPH11307480A (ja) | 化学気相堆積法によるブランケットタングステン膜の応力を低減する方法 | |
JP6526416B2 (ja) | 積層体、ガスバリアフィルム、及びこれらの製造方法 | |
Sharma et al. | Stresses in thin films: an experimental study | |
KR20040023589A (ko) | 이산화실리콘 막의 생성방법 | |
JPH11345807A (ja) | 応力負荷膜およびその形成方法 | |
JP5930340B2 (ja) | 透明なバリア層系を析出する方法 | |
TWI627677B (zh) | 非晶質薄膜之形成方法 | |
Min et al. | Conformal physical vapor deposition assisted by atomic layer deposition and its application for stretchable conductors | |
CN105154857A (zh) | 一步法制备褶皱薄膜的工艺 | |
US20120288984A1 (en) | Method for operating a vacuum Coating apparatus | |
JP6318695B2 (ja) | 有機el装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Hsinchu City, Taiwan, China Applicant after: UNITED MICROELECTRONICS Corp. Applicant after: Fujian Jinhua Integrated Circuit Co.,Ltd. Address before: Hsinchu Science Industrial Park, Hsinchu City, Taiwan, China Applicant before: UNITED MICROELECTRONICS Corp. Applicant before: Fujian Jinhua Integrated Circuit Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |