KR20010029973A - 플라즈마성막방법 및 반도체장치의 제조장치 - Google Patents

플라즈마성막방법 및 반도체장치의 제조장치 Download PDF

Info

Publication number
KR20010029973A
KR20010029973A KR1020000041533A KR20000041533A KR20010029973A KR 20010029973 A KR20010029973 A KR 20010029973A KR 1020000041533 A KR1020000041533 A KR 1020000041533A KR 20000041533 A KR20000041533 A KR 20000041533A KR 20010029973 A KR20010029973 A KR 20010029973A
Authority
KR
South Korea
Prior art keywords
plasma processing
film
gas
plasma
processing apparatus
Prior art date
Application number
KR1020000041533A
Other languages
English (en)
Other versions
KR100372537B1 (ko
Inventor
채기성
Original Assignee
아베 아키라
가부시키가이샤 프론테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아베 아키라, 가부시키가이샤 프론테크 filed Critical 아베 아키라
Publication of KR20010029973A publication Critical patent/KR20010029973A/ko
Application granted granted Critical
Publication of KR100372537B1 publication Critical patent/KR100372537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

실리콘 표면에 플라즈마 CVD 성막법으로 절연막을 형성한 경우에 불필요한 성막을 방지한다.
플라즈마 처리장치 20의 플라즈마 처리실 25내에 설치한 전극 24에 피처리기판 1을 재치하고, 플라즈마처리실 25내가 소망의 압력을 보지하도록 배기처리하면서 플라즈마처리실 25내에 비성막성 캐리어가스를 공급하고, 피처리기판 1을 가열하고, 플라즈마처리실 25내에 공급하는 가스를 비성막성 캐리어가스 속에 성막성 가스가 첨가된 혼합가스로 절환함과 아울러 전극 22, 24에 고주파전력을 공급하여 플라즈마처리실 25내에 플라즈마를 발생시켜 피처리기판 1의 표면에 소망의 막을 성막한다.

Description

플라즈마성막방법 및 반도체장치의 제조장치{Layer formation using plasma and method equipment of semiconductor device}
본 발명은 플라즈마성막방법 및 반도체장치의 제조장치에 관한 것이고, 특히 플라즈마 성막에 의하여 반도체장치를 제조할 때 이용하기 좋은 기술에 관한 것이다. 활성다결정 실리콘으로 이루어진 반도체층을 갖는 반도체장치의 일 예로써 종래의 박막트랜지스터의 한 구조예를 도 17에 나타낸다.
이 박막트랜지스터는 절연성의 글래스기판 101 위에 형성한 채널형성부 102의 양측을 소스영역부 103과 드레인영역부 104를 개재하여 구성한 활성다결정 실리콘으로 이루어진 반도체층 112를 설치하고 있다.
반도체층 112를 포함하는 기판 101 전면상에 산화실리콘으로 이루어진 게이트절연층 106과 게이트절연층 106을 개재하여 채널생성부 102와 대치한 게이트전극 107이 설치되어 있다. 게이트전극 107 및 게이트절연층 106을 덮어 보호막 108이 설치되고, 이 보호막 108 및 게이트절연막 106을 관통하여 형성한 콘택홀 109를 통하여 소스영역 103 및 드레인영역 104에 각각 접속하는 소스전극 110 및 드레인전극 111이 보호막 108 위에 설치되어 있다.
이와 같은 박막트랜지스터의 반도체장치를 제조할 때는 글래스기판 101 위에 형성된 반도체층 112를 덮도록 게이트절연층 106을, 플라즈마처리장치 내에서 플라즈마 CVD 성막법에 의하여 성막한다.
여기서 플라즈마 CVD성막법 등의 플라즈마 처리는 한 쌍의 전극을 처리실 내에 있도록 하는 플라즈마처리장치를 이용하여 행한다.
이 플라즈마 처리는 모노실란 등의 성막성 가스와 비성막성의 케리어가스와 의 혼합가스 분위기 중에서 일방의 전극인 플라즈마 여기전극에 주파수 100MHz정도의 고주파전력을 공급함과 아울러 타방의 전극인 서셉터전극에 지지된 기판 101에도 주파수 50Hz 내지 1.6MHz 정도의 고주파전력을 공급하는 것에 의하여 플라즈마를 발생시켜 행한다.
이러한 구조의 박막트랜지스터에 있어서는 게이트절연층 106을 성막할 때 플라즈마처리장치 내에 혼합가스를 공급하고, 이 혼합가스 분위기 중에 고주파를 공급하여 플라즈마를 발생시킴과 아울러 동시에 기판 101을 가열한 상태에서 행하였지만 이때 기판 101 및 반도체층 112표면에 있어서 표면이동(Surface Migration)을 촉진하기 위하여 기판 101의 가열을 행하였기 때문에 게이트절연층 106을 성막할 때 그 개시 시에 플라즈마가 발생하지 않는 상태에 있어서 가열되어 있는 기판 101의 반도체층 112 표면에서 열반응이 발생하고, 반도체층 112와 게이트절연막 106과의 경계부분에 소정의 게이트절연막 106의 조성과는 다른 조성막 105가 형성되어 버린다. 이 결과 박막 트랜지스터에 있어서 반도체층 112와 게이트절연층 106과의 사이에서 계면의 반도체층의 캐리어 이동도가 저하하고 동작특성이 저하하는 등의 문제가 발생할 위험이 있다.
또, 상기 구조 이외의 박막트랜지스터에 있어서도 플라즈마 CVD 성막법에 의하여 형성한 경우에 실리콘층과 절연층과의 계면부근에 동일한 모양의 막이 형성되는 문제가 발생한다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서 이하의 목적을 달성하기 위한 것이다.
1. 가열되어 있는 기판 표면에서의 열반응에 의하여 성막하는 막의 조성과는 다른 조성의 필요없는 막의 형성을 방지하는 것.
2. 반도체층과 절연층과의 사이에서 계면에 있어서 반도체층의 케리어 이동도의 저하방지를 꾀하는 것.
3. 반도체장치에 있어서 동작 특성의 향상을 꾀하는 것.
4. 상기와 같은 반도체장치를 제조 가능한 제조장치를 제공하는 것.
도 1은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 반도체장치를 나타내는 단면도이다.
도 2는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 3은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 4는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 5는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 6은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 7은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제1실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 8은 본 발명의 플라즈마성막방법의 제1실시형태의 제조방법을 나타내기 위한 플로우차트이다.
도 9는 본 발명의 반도체장치의 제조장치를 나타내는 모식 설명도이다.
도 10은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 반도체장치를 나타내는 단면도이다.
도 11은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 12는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 13은 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 14는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 15는 본 발명의 플라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태의 제조공정을 설명하기 위한 정단면도이다.
도 16은 본 발명의 플라즈마성막방법의 제2실시형태의 제조방법을 나타내기 위한 플로우차트이다.
도 17은 종래의 반도체장치를 나타내는 정단면도이다.
*도면의 주요부분에 대한 부호의 설명*
1 - 기판 2 - 채널생성부
3 - 소스영역부 4 - 드레인영역부
5 - 게이트절연층 7 - 게이트전극
8 - 보호층 9 - 콘택홀
10 - 소스전극 11 - 드레인전극
12 - 반도체층 21 - 플라즈마여기전원
22 - 플라즈마여기전극 23 - 바이어스전원
24 - 서셉터전극 25 - 플라즈마처리실
26 - 가스도입관 27 - 가스공급수단
28 - 가스배기수단 29 - 제어부
30 - 절연성기판(피처리기판) 31 - 게이트전극
32 - 게이트절연층 33 - 반도체층
33′- 반도체활성층(막) 34 - 불순물층(n+층)
34′- 불순물층 36 - 드레인전극
37 - 소스전극 38 - 패시베이션막
본 발명의 플라즈마처리 방법은 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하고, 상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마 처리장치 내에 비성막성 캐리어가스를 공급하고, 상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환하고, 이어서 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 것에 의하여 상기 과제를 해결하였다.
본 발명의 플라즈마처리방법에 의하면 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마가 발생하는 이전에 플라즈마처리장치 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있기 때문에 피처리기판을 가열한 경우에도 피처리기판 표면에 있어서 성막가스와의 열반응에 의한 상기 피처리기판 표면에 불필요한 성막방지를 꾀할 수 있다.
이것에 의하여 반도체층과 절연층과의 사이 등의 계면에 있어서 반도체층의 캐리어 이동도의 저하의 방지를 꾀할 수 있고, 반도체장치에 있어서 동작특성의 향상을 꾀할 수 있다.
본 발명의 플라즈마 처리방법은 플라즈마처리장치 내에 설치한 한쌍의 전극의 일방의 전극에 피처리기판을 재치하고, 상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하고, 상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환함과 함께, 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 발생시켜 상기 피처리기판 표면에 소망의 막을 성막하는 것에 의하여 상기 과제를 해결하였다.
본 발명의 플라즈마 처리방법에 의하면 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마를 여기하기 이전에 플라즈마처리장치 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있고, 피처리기판을 가열한 경우에도 피처리기판 표면에 있어서 성막성 가스와의 열반응에 의하여 상기 피처리기판 표면에 불필요한 성막이 행해지는 것을 방지할 수 있고, 플라즈마를 발생시킴과 아울러 공급가스에 성막성 가스를 첨가함으로써 지체없이 소망하는 성막을 행할 수 있다.
이것에 의하여 반도체층과 절연층과의 사이 등의 계면에 있어서 반도체층의 캐리어 이동도의 저하의 방지를 꾀할 수 있고, 반도체장치에 있어서 동작 특성의 향상을 꾀할 수 있다.
본 발명에 있어서, 상기 성막성가스가 모노실란 또는 실란인 것이 바람직하다.
이러한 방법에 의하면 활성다결정실리콘 또는 산화실리콘으로 이루어진 반도체층, 또는 절연층 등의 형성시에 있어서 불필요한 막 형성을 방지할 수 있다.
본 발명에 있어서, 상기 비성막성 캐리어가스가 적어도 아산화질소, 암모니아, 질소 중 어느 일종 또는 이들의 혼합물을 포함하는 것이 바람직하다.
이것에 의하여 반도체층과 절연층과의 형성 등을 소망의 형상으로 교체가능한 것으로 할 수 있다.
본 발명의 반도체장치의 제조장치는 플라즈마처리장치 내에 설치한 한쌍의 전극의 일방의 전극에 피처리기판을 재치하는 공정과, 상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하는 공정과, 상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환하는 공정과, 이어서 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 공정을 순차적으로 행하는 제어부를 갖도록 하는 것에 의하여 상기 과제를 해결하였다.
이러한 반도체장치의 제조방법에 의하면 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마를 발생시키기 이전에 플라즈마처리장치 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있기 때문에 피처리기판을 가열한 경우에도 피저리기판 표면에 있어서 성막성가스와의 열반응에 의하여 상기 피처리기판 표면의 불필요한 성막의 방지를 꾀할 수 있다.
이것에 의하여 반도체층과 절연층과의 사이 등의 계면에 있어서 반도체층의 캐리어이동도의 저하의 방지를 꾀할 수 있고, 반도체장치의 동작 특성을 꾀할 수 있다. 그것과 함께 이와 같은 시퀀스 프로그램을 기억하는 메모리부가 제어부에 설치됨으로서 소정의 시퀀스 프로그램을 실행하게 하는 것을 가능하게 할 수 있다.
또, 이와 같은 시퀀스 프로그램을 소망하는 회수만큼 반복하여 실행하는 것도 가능하다.
본 발명의 반도체장치의 제조장치는 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하는 공정과, 상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하는 공정과, 상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환함과 함께, 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 공정을 순차적으로 행하는 제어부를 갖도록 함으로서 상기 과제를 해결하였다.
본 발명의 반도체장치의 제조장치에 의하면 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마를 여기하기 이전에 플라즈마처리장치 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있고, 피처리기판을 가열한 경우에도 피처리기판 표면에 있어서 성막성 가스와의 열반응에 의하여 상기 피처리기판의 표면에 불필요한 성막이 행해지는 것을 방지할 수 있고, 플라즈마를 발생시킴과 아울러 공급가스에 성막가스를 첨가하는 것에 의하여 지체없이 소망하는 성막을 행할 수 있다. 이에 따라 반도체층과 절연층과의 사이 등의 계면에 있어서 반도체층의 캐리어이동도의 저하의 방지를 꾀할 수 있고, 반도체장치에 있어서 동작특성의 향상을 꾀할 수 있다. 그와 함께 이와 같은 시퀀스 프로그램을 기억하는 메모리부가 제어부에 설치됨으로서 소정의 시퀀스 프로그램을 실행하는 것을 가능하게 할 수 있다. 또 이와 같은 시퀀스 프로그램을 소망하는 회수만큼 반복하여 실행하는 것도 가능하게 된다.
이하 본 발명에 관한 플라즈마 성막방법 및 반도체장치의 제조장치의 제1실시형태를 도면에 기초하여 설명한다.
도 1은 본 실시형태에 있어서 반도체장치를 나타내는 도면이고, 도면에 있어서 부호 1은 기판(피처리기판), 12는 반도체층, 6은 게이트절연층(막)이다.
본 실시형태에 있어서 박막트랜지스터(반도체장치)는 소위 TOP게이트형 TFT로 이루어지고 도 1에 나타내는 것처럼 글래스 등으로 이루어진 투명한 절연성 기판 1 위에 형성한 채널생성부 2의 양측을 소스영역부 3과 드레인영역부 4로 구성한 활성 다결정 실리콘으로 이루어진 반도체층 12를 설치하고 있다. 여기서 채널생성부 2는 불순물을 포함하지 않는 활성다결정실리콘막이다.
소스영역부 3 및 드레인영역부 4는 인 원소가 활성다결정 실리콘 속에 주입된 저저항 반도체막이다.
이 반도체층 12를 포함하는 상기 기판 1 위에 산화 규소로 이루어진 게이트절연층 6이 설치되어 있고, 또, 게이트전극 7이 이 게이트절연층 6을 개재하여 채널생성부 2와 대치하는 위치에 설치되어 있다. 게이트전극 7을 형성하는 재료는 알루미늄 혹은 구리 등의 저항 값이 낮은 금속을 이용하면 배선의 전기저항에 기인하는 배선지연을 방지할 수 있어 바람직하다.
소스영역부 3 및 드레인영역부 4에 각각 소스전극 10 및 드레인전극 11이 접속되어 있다. 소스전극 10 및 드레인전극 11은 크롬, 몰리브덴 혹은 텅스텐 등이 n+다결정실리콘막과의 양호한 접속을 얻어 바람직하다. 소스전극 10 및 드레인전극 11은 게이트절연층 6 및 게이트전극 7 위에 형성한 보호막 8에 형성한 콘택홀 9를 통하여 소스영역 3 및 드레인영역 4와 접속되어 있다.
이어서, 본 실시형태에 있어서 반도체장치의 제조방법을 설명한다.
도 2내지 도 7은 본 실시형태의 제조공정을 설명하기 위한 도이고, 도 8은 본 실시형태의 제조방법을 나타내기 위한 플로우차트이다.
절연성 기판 1위에 수소가스와 실란가스를 이용하여 플라즈마 성막법에 의하여 어몰퍼스실리콘막을 성막하고, 레이저 어닐에 의하여 이 어몰퍼스실리콘막을 결정화하여 활성다결정 실리콘막을 형성한다.
이 활성다결정 실리콘막에 포토리소가공 및 에칭가공을 실시하여 도 2에 나타내는 반도체층 12를 형성한다. (전공정 S0)
도 3에 나타내는 것처럼 반도체층 12 표면을 덮도록 기판1의 전면에 산화실리콘으로 이루어진 게이트절연층 6을 플라즈마 CVD성막법에 의하여 성막한다.
플라즈마처리는 도 9에 나타내는 것과 같은 플라즈마처리장치(반도체제조장치) 20을 이용하여 행한다.
도 9는 본 발명의 반도체제조장치를 나타내는 모식 설명도이고, 도면에 있어서 부호 21은 플라즈마여기전원, 부호 22는 플라즈마여기전극, 부호 23은 바이어스전원, 부호 24는 서셉터전극, 25는 플라즈마처리실을 각각 나타낸다.
이 플라즈마처리장치 20은 도면 9에 나타내는 것처럼 내부를 진공분위기로 유지하는 것이 가능한 플라즈마처리실 25와 플라즈마처리실 25 내에 플라즈마를 발생시키기 위한 플라즈마여기전극 22 및 서셉터전극 24와, 이들 전극 22, 23에 소정의 주파수의 고주파전력을 공급하는 플라즈마여기전원 21 및 바이어스전원 23과, 서셉터전극 24에 재치된 기판 1을 가열하는 도시하지 않은 가열수단과, 플라즈마처리실 25 내부에 가스도입관 26을 개재하여 소망의 가스를 공급하는 가스공급수단 27과, 이것에 대응하여 플라즈마처리실 25 내의 배기를 행하는 가스배기수단 28과, 가열수단, 플라즈마여기전원 21, 바이어스전원 23, 가스공급수단 27, 가스배기수단 28 등, 이 플라즈마처리장치 20의 각 부를 제어하는 제어부 29를 갖는 구조로 되어 있다.
여기서 먼저, 플라즈마처리장치 20에 설치한 한 쌍의 플라즈마여기전극 22, 서셉터전극 24 중 일방의 서셉터전극 24에 기판(피처리기판) 1을 재치한다(재치공정: S1)
이어서, 제어부 29에 의하여 가스공급수단 27 및 가스배기수단 28을 제어하고, 플라즈마처리장치 20의 플라즈마처리실 25 내가 소망의 압력이 되도록 배기처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급한다.(비성막가스공급공정: S2)
여기서, 비성막성 캐리어가스로서는 적어도 아산화질소, 암모니아, 질소 중 선택되는 어느 일종, 또는 이들의 혼합물을 포함하고 있는 것이 바람직하다.
또, 기판 1 및 반도체층 12 표면의 표면이동(surface migration)을 촉진하기 위해 제어부 29에 의하여 제어된 도시하지 않은 가열수단에 의하여 서셉터전극 24에 재치된 기판 1을 소정의 온도까지 가열한다.
기판 1이 소망의 온도로 가열된 후 이 온도에 기판 1을 유지한 상태에서 제어부 29에 의하여 가스공급수단 27 및 가스배기수단 28을 제어하고, 상기 플라즈마처리장치 20의 처리실 25 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 20의 플라즈마처리실 25 내에 공급하는 가스를 상기 캐리어가스 속에 성막성 가스가 첨가된 혼합가스로 교체한다.(절환공정: S3)
상기 성막성 가스는 모노실란 또는 디실란인 것이 바람직하다.
이어서, 제어부 29에 의하여 플라즈마여기전원 21 및 바이어스전원 23을 제어하고, 플라즈마여기전극 22 및 서셉터전극 24(전극쌍)에 고주파전력을 공급하여 플라즈마처리장치 20의 플라즈마처리실 25 내에 플라즈마를 여기하고, 반도체층 12를 덮도록 기판 1의 전면에 산화실리콘으로 이루어진 게이트절연층(막) 6을 성막한다.(성막공정: S4)
이 플라즈마처리는 모노실란가스와 아산화질소가스를 주성분으로 하는 혼합가스 분위기 속에서 플라즈마여기전극 22에 주파수 100MHz정도의 고주파전력을 공급함과 아울러 기판 1에도 주파수 50KHz내지 1.6MHz의 고주파전력을 공급하는 것에 의하여 행한다.
이후의 공정을 S5로 하여 게이트절연층 6 위에 게이트전극으로 되는 반도체막을 스퍼터성막법에 의하여 성막한 후, 포토리소가공 및 에칭가공에 의하여 불필요한 부분을 제거하고, 도 4에 나타내는 것처럼 게이트전극 7을 형성한다.
이어서, 게이트전극 7의 상방으로부터 인, 비소 등의 불순물 이온을 반도체층 12에 주입하는 것에 의하여 반도체층 12의 게이트전극 7의 하방을 제외한 영역을 n+형 실리콘층으로 하고, 소스영역부 3 및 드레인영역부 4를 도 5에 나타내는 것처럼 각각 형성한다.
여기서, 반도체층 12의 중앙부에서 불순물이온이 주입되지 않은 영역이 채널생성부 2로 된다.
전면에 절연막으로 이루어진 보호층 8을 플라즈마 CVD 성막법에 의하여 성막하고, 포토리소가공 및 에칭가공에 의하여 이 보호층 8, 게이트절연층 6을 패터닝하고, 도 6에 나타내는 것과 같은 소스영역부 3 및 드레인영역부 4에 통하는 콘택홀 9를 형성한다. 이어서 전면에 도전체막을 성막하여 패터닝하고, 도 7에 나타내는 것처럼 소스전극 10 및 드레인전극 11을 각각 형성한다. 이상의 공정에 의하여 도 1에 나타낸 박막트랜지스터가 완성된다.
본 실시형태의 플라즈마 성막방법 및 반도체장치의 제조장치에 의하면 제어부 29에 의하여 플라즈마처리실 25에 공급하는 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마를 발생시키기 전에 기판 1을 가열한 상태에서 플라즈마처리실 25 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있기 때문에 기판 1의 반도체층 12 표면에 있어서 성막성가스와의 열반응에 의하여 기판1의 반도체층 12표면(피처리기판표면)에 S-iOH결합이나 Si-H 결합처럼 불필요한 구조를 갖는 막형성의 방지를 꾀할 수 있다.
이것에 의하여 반도체층 12와 게이트절연층 6과의 사이 등의 계면에 있어서 반도체층의 캐리어이동도의 저하의 방지를 꾀할 수 있고, 반도체장치에 있어서 동작특성의 향상을 꾀할 수 있다.
또, 제어부 29에 상술한 제조공정의 조건을 실행하는 시퀀스 프로그램을 기억하는 메모리부가 설치됨으로서 소정의 시퀀스 프로그램을 실행하는 것을 가능하게 할 수 있다. 또한 이와 같은 시퀀스 프로그램을 소망의 회수만큼 반복하여 실행하는 것도 가능하게 된다.
또, 반도체층 12의 성막시에 있어서도 도 8에 나타내는 플로우차트에 따라서 비성막성 캐리어가스를 플라즈마처리실 25에 공급한 상태에서 기판 1을 가열하고, S3의 절환공정처럼 성막성가스를 공급하고, 플라즈마를 발생시키고, 활성다결정실리콘으로 이루어진 반도체층 12를 성막할 수 있다. 또, 이 반도체층 12의 성막공정과 게이트절연막 6의 성막공정을 불필요한 구조의 막이 성막되지 않도록 공급가스의 종류를 교체하는 것에 의하여 연속하여 행하는 것도 가능하다.
이하 본 발명에 관한 프라즈마성막방법 및 반도체장치의 제조장치의 제2실시형태를 도면에 기초하여 설명한다.
도 10은 본 실시형태에 있어서 반도체장치를 나타내는 도면이고, 도면에 있어서 부호 30은 기판(피처리기판), 33은 반도체층, 32는 절연층(막)이다.
본 실시형태에 있어서 박막트랜지스터(반도체장치)는 소위 바텀(bottom)게이트형 TFT로 이루어지고 도 10에 나타내는 것처럼 글래스 등으로 이루어진 투명한 절연성 기판 30 위에 활성 다결정 실리콘으로 이루어진 게이트전극 31이 형성되고, 이 게이트전극 31을 포함하는 상기 기판 30 위에 산화규소로 이루어진 게이트절연층 32가 설치되어 있다.
게이트절연층 32상에는 평면에서 보았을 때 게이트전극 31을 넘도록 반도체능동층이 되는 반도체층 33이 설치된다. 반도체층 33은 불순물을 포함하지 않는 활성 다결정 실리콘막이다. 이 반도체층 33에는 평면에서 보았을 때 게이트전극 31의 양측에 소스전극 37과 드레인전극 36이 불순물층 (n+층)을 개재하여 접속되어 있다.
이들 소스전극 37과 드레인전극 36은 각각 평면에서 보았을 때 이간한 위치에 접속되고 또, 이들에 대하여 불순물층(n+층)34도 각각 이간한 상태로 반도체층 33 표면상에 설치된다.
불순물층(n+층) 34는 인 원소를 포함하는 활성 다결정 실리콘으로 되는 저저항 반도체막이다.
이들 반도체층 33, 소스전극 37, 드레인전극 36 및 게이트절연층 32를 덮는 페시베이션막 38이 형성되어 있다.
게이트전극 31을 형성하는 재료는 알루미늄 혹은 구리 등의 저항값이 낮은 금속을 이용하면 배선의 전기저항에 기인하는 배선지연을 방지할 수 있어 바람직하다. 또, 소스전극 37과 드레인전극 36은 크롬, 몰리브덴 혹은 텅스텐 등이 n+다결정 실리콘막과의 양호한 접속을 얻어 바람직하다.
이어서, 본 실시형태에 있어서 반도체장치의 제조방법을 설명한다.
도 11내지 도 15는 본 실시형태의 제조공정을 설명하기 위한 도이고, 도 16은 본 실시형태의 제조방법을 나타내기 위한 플로우차트이다.
먼저, 글래스 등으로 이루어진 절연성기판 30 위에 게이트전극 31을 형성한다.(전공정: S10)
이어서, 도 11에 나타내는 것처럼 게이트전극 31을 덮도록 기판 30의 전면에 산화실리콘으로 이루어진 게이트절연층 32를 플라즈마 CVD성막법에 의하여 성막한다. 여기서, 다음의 반도체활성층 33′과 함께 도 9에 나타내는 것과 같은 플라즈마처리장치(반도체제조장치) 20을 이용하여 행할 수 있다.
먼저, 플라즈마처리장치 20에 설치한 한 쌍의 플라즈마여기전극 22, 서셉터전극 24 중 일방의 서셉터전극 24에 기판(피처리기판)30을 재치한다.(재치공정: S11)
이어서, 도 12에 나타내는 것처럼 게이트절연층 32상을 덮도록 활성 다결정 실리콘으로 이루어진 반도체활성층 33′를 플라즈마CVD 성막법에 의하여 성막한다.
여기서, 제어부 29에 의하여 가스공급수단 27 및 가스배기수단 28을 제어하고, 플라즈마처리장치 20의 플라즈마처리실 25 내가 소망의 압력이 되도록 배기처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급한다.(비성막성가스공급공정: S12)
여기서, 비성막성 캐리어가스로는 예를들어 수소가스(H2)가 적용된다.
또, 게이트절연층 32 표면에 있어서 표면이동(surface migration)을 촉진하기 위해 제어부 29에 의하여 제어된 도시하지 않은 가열수단에 의하여 서셉터전극 24에 재치된 기판 30을 소정의 온도까지 가열한다.
기판 30이 소망의 온도로 가열된 후 이 온도에 기판 30을 유지한 상태에서 제어부 29에 의하여 가스공급수단 27 및 가스배기수단 28을 제어하고, 상기 플라즈마처리장치 20의 처리실 25 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 20의 플라즈마처리실 25 내에 공급하는 가스를 상기 캐리어가스 속에 성막성 가스가 첨가된 혼합가스로 교체함과 아울러, 동시에 제어부 29에 의하여 플라즈마여기전원 21 및 바이어스전원 23을 제어하고, 플라즈마여기전극 22 및 서셉터전극 24(전극쌍)에 고주파전력을 공급하여 플라즈마처리장치 20의 처리실 25 내에 플라즈마를 여기하고, 게이트절연층 32를 덮도록 활성 다결정 실리콘으로 이루어진 반도체활성층(막) 33′를 성막한다.(성막공정: S13)
여기서, 공급가스를 절환함과 아울러 제어부 29에 의하여 플라즈마를 발생시키는 것은 후술하는 불필요한 구조가 성막되지 않도록 기판 30 주위의 가스분위기가 변화하면 동시에 플라즈마를 발생시키는 것을 의미한다.
상기 성막성 가스는 모모실란 또는 디실란인 것이 바람직하고, 이 플라즈마처리는 모노실란가스를 주성분으로 하는 혼합가스 분위기 속에서 플라즈마여기전극 22에 주파수 100MHz정도의 고주파전력을 공급함과 아울러 기판 30에도 주파수 50KHz내지 1.6MHz의 고주파전력을 공급하는 것에 의하여 행한다.
이후의 공정을 후공정 S14로 하고, 도 13에 나타내는 것처럼 반도체활성층 33′위에 상기 성막공정 S13과 같이하여 인 원소를 포함하는 불순물층 34′를 형성한다. 여기서, 성막성가스로서는 모노실란 또는 디실란 및 포스핀(PH3)이 적당하다.
그 후, 도 14 및 도 15에 나타내는 것처럼 포토리소가공 및 에칭가공에 의하여 불필요한 부분을 제거하고, 반도체층 33 및 n+층 34를 형성하고, 소스전극 37 및 드레인전극 36으로 되는 도전체막 36′를 스퍼터성막법에 의하여 성막한 후 포토리소가공 및 에칭가공에 의하여 불필요한 부분을 제거하고, 소스전극 37 및 드레인전극 36을 형성한다.
이어서, 전면에 절연막으로 이루어진 페시베이션막 38을 성막하고, 이상의 공정에 의하여 도 10에 나타낸 박막트랜지스터를 완성한다.
본 실시형태의 플라즈마 성막방법 및 반도체장치의 제조장치에 의하면 제어부 29에 의하여 플라즈마처리실 25에 공급하는 공급가스의 압력을 일정하게 함과 아울러 고주파전력을 공급하여 플라즈마를 발생시키기 전에 기판 30을 가열한 상태에서 플라즈마처리실 25 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있기 때문에 기판 30의 반도체층 33 표면에 있어서 성막성가스와의 열반응에 의하여 반도체활성층 33′와 게이트절연층 32와의 계면부근에 S-iOH결합이나 Si-H 결합처럼 불필요한 구조를 갖는 막이 형성되는 것을 방지할 수 있고, 플라즈마를 발생시킴과 동시에 플라즈마반응실 25에 공급하는 공급가스 성분에 성막성 가스를 첨가하는 것에 의하여 지체없이 소망하는 성막을 행할 수 있다.
또, 게이트절연층 32의 성막공정, 반도체활성층 33′의 성막공정, 불순물층 34′의 성막공정, 각각의 절환시에 있어서도 비성막성가스를 일정압으로 공급하고, 또, 공급하는 성막성가스의 종류를 절환하는 것에 의하여 이들 공정을 연속하여 행하는 것이 가능하다. 이 때 이들 공정의 절환시에 가열온도 상태 등의 기판 주위의 분위기 상태가 소정의 상태로 안정하는 동안에 성막성가스의 공급을 중단함과 아울러 플라즈마발생을 중단시킴으로서 각 층의 계면부근에 불필요한 구조를 갖는 막형성의 방지를 꾀하는 것이 가능하게 된다.
여기서, 복수의 성막성가스를 사용할 때는 복수의 성막성가스 중에서 선택적으로 공급상태를 절환함으로서 성막상태를 설정하는 것이 가능하다. 예를들면 반도체활성층 33′의 성막공정으로부터 불순물층 34′의 성막공정으로 절환시에 있어서 공급하는 성막성가스로서 포스핀(PH3)을 첨가함으로서 플라즈마를 발생시킨 상태에서도 이들의 공정을 절환하게 되는 것이 가능하게 된다.
또, 제어부 29에 상술한 제조공정의 조건을 실행하는 시퀀스 프로그램을 기억하는 메모리부가 설치됨으로서 소정의 시퀀스 프로그램을 실행하는 것을 가능하게 할 수 있다. 또한 이와 같은 시퀀스 프로그램을 소망의 회수만큼 반복하여 실행하는 것도 가능하게 된다.
또, 게이트절연층 32의 성막공정에 있어서도 도 16에 나타내는 플로우차트에 따라서 비성막성 캐리어가스를 플라즈마처리실 25에 공급한 상태에서 기판 30을 가열하고, S13의 성막공정처럼 성막성가스를 공급함과 동시에 플라즈마를 발생시키고, 산화실리콘으로 이루어진 게이트절연층 32를 성막할 수 있다. 또, 상기 성막공정에 있어서 불필요한 구조의 막이 성막되지 않도록 공급가스의 종류를 교체하는 것에 의하여 연속하여 행하는 것도 가능하다.
(실시예)
도 1에 나타낸 반도체장치를 제조하고, 채널생성부 2의 캐리어이동도를 측정하였다. 플라즈마처리의 방법은 이하와 같다.
도 2에 나타내는 글래스기판 1을 도 9에 나타낸 플라즈마처리장치 20의 서셉터전극 24 위에 재치하고, 플라즈마처리실 25내에 가스공급수단 27에 의하여 가스도입관 26을 통하여 비성막성 캐리어가스로서 H2가스를 가스압력 70Pa로 공급하였다.
이어서, 가열수단에 의하여 기판 1을 250℃로 가열한 후 가스공급수단 27에 의하여 상기의 비성막성 캐리어가스와 성막성가스로서의 모노실란(SiH4)을 H2:SiH4=50:1의 비율로 포함하는 혼합가스를 가스압력 70Pa로 공급한다.
이와 동시에 플라즈마여기전원 21로부터 플라즈마여기전극 22에 주파수 40MHz의 고주파전력을 공급하여 플라즈마를 발생시키고 또, 바이어스전원 23으로부터 서셉터전극 24에 주파수 13.56MHz 이하의 고주파전력을 인가하여 1분간 플라즈마처리함으로서 기판 1의 표면에 활성다결정실리콘으로 이루어진 반도체층 12를 형성하였다.
이어서, 도 2에 나타낸 활성다결정실리콘으로 이루어진 반도체층 12가 형성된 기판 1이 재치된 플라즈마처리실 25 내에 가스공급수단 27에 의하여 가스도입관 26을 통하여 비성막성 캐리어가스로서 N2O, Ar을, N2O:Ar=50:50의 비율로 가스압력 150Pa로 공급하였다.
이어서, 가열수단에 의하여 기판 1을 250℃로 가열한 후 가스공급수단 27에 의하여 상기 비성막성 캐리어가스와 모노실란(SiH4)과를 N2O:SiH4:Ar=50:1:50의 비율로 포함하는 혼합가스를 공급하고, 플라즈마여기전원 21로부터 플라즈마여기전극 22에 주파수 40MHz의 고주파전력을 공급하여 플라즈마를 발생시키고, 또, 바이어스전원 23으로부터 서셉터전극 24에 주파수 13.56MHz 이하 W의 고주파전력을 인가하여 1분간 플라즈마처리하는 것에 의하여 기판 1 및 반도체층 12표면에 산화실리콘으로 이루어진 게이트절연층 6을 형성하였다.
이 계면층을 갖는 반도체장치의 캐리어이동도는 게이트전압을 5V로 한 경우 약 100cm2 /V·sec이었다. 또, 게이트전압을 15V로 한 경우의 캐리어이동도는 약간 저하하였지만 게이트전압 5V의 경우와 거의 차가 없었다.
이것에 대하여 최초로부터 상기 비성막성 캐리어가스와 모노실란(SiH4)과를 포함하는 혼합가스를 공급한 것 외에는 완전히 동일한 조건으로 도 17에 나타낸 종래구조의 반도체장치를 제작하고, 그 채널생성부 102의 캐리어이동도를 측정하였다.
이 종래 구조의 반도체장치의 캐리어이동도는 게이트전압을 5V로 한 경우에는 100cm2 /V·sec이었다. 한편, 게이트전압을 15V로 한 경우의 캐리어이동도는 게이트전압 5V의 경우와 비교하여 현저하게 저하하였다.
본 발명의 플라즈마성막방법 및 반도체장치의 제조장치에 의하면 플라즈마를 발생시키기 전에 플라즈마처리장치 내에 공급하는 가스를 비성막성 캐리어가스로 하고 있기 때문에 피처리기판을 가열한 경우에도 피처리기판 표면에 있어서 성막성가스와의 열반응에 의하여 상기 피처리기판 표면에 불필요한 성막의 방지를 꾀할 수 있다.
이것에 의하여 반도체층과 절연층과의 사이 등의 계면에 있어서 반도체층의 캐리어이동도의 저하의 방지를 꾀할 수 있고, 반도체장치에 있어서 동작특성의 향상을 꾀할 수 있는 효과를 얻을 수 있다.
또, 본 발명의 반도체장치의 제조장치에 의하면 상기와 같은 반도체장치를 제조가능한 제조장치를 제공할 수 있는 효과를 얻을 수 있다.

Claims (6)

  1. 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하고,
    상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하고,
    상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환하고,
    이어서 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 것을 특징으로 하는 플라즈마성막방법.
  2. 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하고,
    상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하고,
    상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환함과 함께, 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 것을 특징으로 하는 플라즈마성막방법.
  3. 제1항 또는 제2항에 있어서,
    상기 성막성가스가 모노실란 또는 디실란인 것을 특징으로 하는 플라즈마성막방법.
  4. 제1항 또는 제2항에 있어서,
    상기 비성막성 캐리어가스가 적어도 아산화질소, 암모니아, 질소, 수소 중 어느 일종 또는 이들의 혼합물을 포함하고 있는 것을 특징으로 하는 플라즈마성막방법.
  5. 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하는 공정과,
    상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하는 공정과,
    상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환하는 공정과,
    이어서 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 공정을 순차적으로 행하는 제어부를 갖는 것을 특징으로 하는 반도체장치의 제조장치.
  6. 플라즈마처리장치 내에 설치한 한 쌍의 전극의 일방의 전극에 피처리기판을 재치하는 공정과,
    상기 플라즈마처리장치 내가 소망의 압력이 되도록 배기 처리하면서 상기 플라즈마처리장치 내에 비성막성 캐리어가스를 공급하는 공정과,
    상기 플라즈마처리장치 내의 압력을 상기 소망의 압력으로 보지하면서 상기 플라즈마처리장치 내에 공급하는 가스를 상기 캐리어가스 속에 성막성가스가 첨가된 혼합가스로 절환함과 함께, 상기 전극쌍에 고주파전력을 공급하여 플라즈마처리장치 내에 플라즈마를 여기하여 상기 피처리기판 표면에 소망의 막을 성막하는 공정을 순차적으로 행하는 제어부를 갖는 것을 특징으로 하는 반도체장치의 제조장치.
KR10-2000-0041533A 1999-07-30 2000-07-20 플라즈마성막방법 및 반도체장치의 제조장치 KR100372537B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-218213 1999-07-30
JP11218213A JP2001044187A (ja) 1999-07-30 1999-07-30 プラズマ成膜方法および半導体装置の製造装置

Publications (2)

Publication Number Publication Date
KR20010029973A true KR20010029973A (ko) 2001-04-16
KR100372537B1 KR100372537B1 (ko) 2003-02-17

Family

ID=16716400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0041533A KR100372537B1 (ko) 1999-07-30 2000-07-20 플라즈마성막방법 및 반도체장치의 제조장치

Country Status (2)

Country Link
JP (1) JP2001044187A (ko)
KR (1) KR100372537B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100326488B1 (ko) * 1993-06-21 2002-06-20 조셉 제이. 스위니 플라즈마화학기상증착법

Also Published As

Publication number Publication date
KR100372537B1 (ko) 2003-02-17
JP2001044187A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
US7011866B1 (en) Method and apparatus for film deposition
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6548380B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US5879970A (en) Process of growing polycrystalline silicon-germanium alloy having large silicon content
WO2005104206A1 (en) Method of controlling the uniformity of pecvd-deposited thin films
KR100279217B1 (ko) 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
KR100344845B1 (ko) 반도체장치와 그 제조방법
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JP2000223421A (ja) 成膜方法及びその装置
JP4955848B2 (ja) 電子素子用基板製造方法
KR100372537B1 (ko) 플라즈마성막방법 및 반도체장치의 제조장치
KR19990013304A (ko) 비정질 막을 결정화하는 방법
JP2000150500A (ja) シリコン系薄膜の形成方法
KR100469503B1 (ko) 비정질막을결정화하는방법
US6974763B1 (en) Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
JP5199954B2 (ja) 半導体装置の製造方法
JPH1041513A (ja) 半導体素子の製造方法およびその装置
JP3564505B2 (ja) 半導体装置の作製方法
JP3406386B2 (ja) 枚葉式プラズマｃｖｄ装置
JP2555969B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JPH10135136A (ja) 結晶性半導体作製方法
JP3112796B2 (ja) 化学気相成長方法
JP2004241784A (ja) 薄膜トランジスタの製造方法
JP2000114188A (ja) 非単結晶半導体薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090202

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee