JP5015534B2 - 絶縁膜の成膜方法 - Google Patents
絶縁膜の成膜方法 Download PDFInfo
- Publication number
- JP5015534B2 JP5015534B2 JP2006258079A JP2006258079A JP5015534B2 JP 5015534 B2 JP5015534 B2 JP 5015534B2 JP 2006258079 A JP2006258079 A JP 2006258079A JP 2006258079 A JP2006258079 A JP 2006258079A JP 5015534 B2 JP5015534 B2 JP 5015534B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- tms
- thin film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
これらの絶縁膜は、他の素子への影響から、低温で成膜することが求められている。特に、フレキシブルディスプレイなどの非耐熱及び非耐水性のプラスチック基板上でTFTアプリケーションを実用化するためには、基板保護膜(接触層がない場合)及びゲート絶縁膜の低温形成が必須である。
このPE−CVD法において用いられるガスとしては、比較的低温で高品質のシリコン系絶縁膜を得ることができるガス、例えばモノシラン(SiH4)や有機シリコン系ガスがよく用いられる。SiH4やSi2H4などのSi原料ガスは、高い反応性を持つ反面、爆発性、法的規制、高い管理コストなどの問題がある。これに対し、TMS(融点:−99℃、沸点:26.7℃)は常温(25℃)で液体であるため取り扱いやすく、低温で使用できるので好ましい。
このような有機シリコン系ガスを用い、PE−CVD法によって良質な絶縁膜を成膜しようとする技術が多数開示されている(例えば、下記特許文献1及び2参照)。
請求項5に係る発明は、半導体装置における絶縁膜を成膜する方法であって、
プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして流量が40〜99sccmである亜酸化窒素(N 2 O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法に関する。
請求項6に係る発明では、前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N 2 O=1:19〜1:79であることを特徴とする請求項5記載の絶縁膜の成膜方法に関する。
請求項7に係る発明では、前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項5又は6記載の絶縁膜の成膜方法に関する。
請求項8に係る発明は、半導体装置における絶縁膜を成膜する方法であって、
ICP−CVD法であるプラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(N 2 O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法に関する。
請求項5に係る発明によれば、N 2 O流量を40〜99sccmとすることによって、より炭素の混入を抑制して緻密で良質な絶縁膜を成膜することが可能となる。
請求項8に係る発明によれば、ICP−CVD法によって成膜することによって、プラズマ密度が高く、低温条件下でもN2Oがより効果的にTMSを酸化させることができ、炭素含有量の低い良質な絶縁膜を成膜でき、また平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるCH3やOHなどが残らず、良質な絶縁膜(SiO)を成膜することができる。
本発明に係る絶縁膜の成膜方法は、プラズマ化学気相成長(PE−CVD)法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)及び亜酸化窒素(N2O)からなる混合ガスを用い、室温(25℃)から250℃までの基板温度にて絶縁膜を形成することを特徴とする。すなわち、PE−CVD法によってTMSを用いて低温条件下で絶縁膜を成膜する際に、TMSに酸化力の強いN2Oを混合することによって、炭素の混入を抑えるようにして良質な絶縁膜(SiO)を形成するようにしたものである。
絶縁膜となる原料のガスとしては、TMSとN2Oの混合ガスを用いる。TMSのSiに酸素を付与してSi−Oを得るための酸素付与ガス(酸化ガス)としては、O2、O3、NO、N2O、NO2などが挙げられ、最も酸化力の強いものはオゾン(O3)であるが、活性酸素力が強く取り扱いに危険を伴うので、使用には適さない。本発明においては、酸化力が強くて取り扱いやすいN2Oを用いることによって、OH基、SiOH基、CH3基の少ない良質なSiO薄膜を形成して絶縁膜に用いる。
エッチレートは、室温でクリーンルームにて、BHF(緩衝フッ酸:HF2NH4含有量18%)を用いたウェットエッチングによって測定した。屈折率は、SOPRA社製エリプソメーターSE−5にて、測定波長域0.3〜0.8μm、測定入射角75°、測定サイズ約1mm径で測定した。FT−IRは、IR測定用高抵抗Si基板上に成膜したSiO薄膜について、島津社製島津FTIR−8100Mにて、測定波長域600〜5000cm−1で透過測定した。絶縁性については、上記TFTを形成し、Agillent Technologies社製Agillent半導体パラメータアナライザ4156Cにて、リーク電流を測定して評価した。
図1及び図2に示すICP−CVD装置200は、真空処理室11、ICPコイルからなる天板12、被成膜物13、電源14、マッチングボックス(高周波整合器)15、TMS容器16、TMSガス供給配管17、TMSガス制御バルブ18、酸化ガス導入部19を備えている。なお、基板が被成膜物13として支持体上に載置され、被成膜物13である基板上にSiO薄膜が形成されることになる。
そして、真空処理室11内の天板12に電源14からマッチングボックス15を介して高周波電力が印加される。
真空処理室11には原料ガスが導入されているので、真空処理室11中にプラズマが発生する。このプラズマが発生することによって、気相中から化学反応により真空処理室11内の支持体上に載置された被成膜物13上に、SiO薄膜が形成される。
裏面に電極1を有する低抵抗Si基板の基板2上全面に、図1に示した装置を用いて上述のようにして、絶縁膜(SiO薄膜)3を100nmの膜厚で形成した。絶縁膜3上全面に、DCマグネトロンスパッタリング法によってCr薄膜を100nmの厚みで形成した後、フォトリソグラフィー法を用いて、電極4を形成した。電極1および電極4間に電圧を印加し、電流を測定することで、リーク電流を評価した。
図4は、ICP‐CVD法及び従来のPE−CVD法によって成膜したSiO薄膜のFT−IR検出結果を示すチャート図である。ICP−CVD法ではTMSとN2O混合ガスを用いて基板温度25℃及び100℃、従来のPE−CVD法ではSiHとN2O混合ガスを用いて基板温度250℃で、夫々成膜したSiO薄膜についての結果である。なお、ICP−CVD法におけるその他の成膜条件としては、成膜圧力1Pa、N2O流量80sccm、TMS/N2O圧力比=1/19、投入電力300Wである。また、従来のPE−CVD法は、平行平板法であり、その他の成膜条件としては、成膜圧力110Pa、SiH4/N2O/N2流量比=2/30/120(sccm)、投入電力100Wである。
ICP‐CVD法によってTMSとN2O混合ガスを用いて成膜したSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、N2O流量80sccm、TMS/N2O圧力比=1/19、投入電力300Wである。
この成膜条件で成膜したSiO薄膜の屈折率は、約1.48であり、基板温度1000℃で成膜して炭素含有量が少なく良質なSiO薄膜が形成された熱酸化SiO薄膜の屈折率約1.46に近く、炭素含有量の少ない良質なSiO薄膜が形成されていることが判る。
N2Oと同様に酸化力の強いO2を用いて成膜した絶縁膜においては、電界強度(V/cm)の増大によるリーク電流(A/cm2)の増大が見られた。これに対し、N2Oを用いて低温条件下(室温〜150℃)で成膜した絶縁膜においては、電界強度(V/cm)の増大によるリーク電流(A/cm2)の増大がほとんどなかった。
1055cm−1のSi−O伸縮は、酸化ガスとしてO2を用いた場合よりもN2Oを用いた方が若干低波数側へシフトしているが、同様にSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
ICP−CVD法によってTMSとN2O混合ガスを用いて成膜したSiO薄膜の成膜条件は、基板温度100℃、成膜圧力0.3,0.6,1,2Pa、N2O流量80sccm、TMS/N2O圧力比=1/19、投入電力300Wである。熱酸化SiO薄膜(th−SiO)は、基板温度1000℃、膜厚100nmで成膜したSiO薄膜である。
成膜速度については、TMS分圧が高い方が速く、好ましいことが判る。エッチレートについては、ガス分圧によらず、略一定である。
SiO薄膜中の炭素混入量の指標となる屈折率は、良質なSiO薄膜で1.46〜1.48の範囲であるところ、形成されたSiO薄膜の屈折率は、TMS分圧を低くして成膜したものは前記範囲の下限に近く、TMS分圧を高くして成膜したものは前記範囲の上限に近いにもかかわらず、これらの中間のTMS分圧で成膜したものは前記範囲をわずかに超える。しかしながら、中間のTMS分圧で成膜したものについても、屈折率は1.481程度であり、炭素含有量は少ないと考えられる。
従って屈折率については、TMS/N2O圧力比1/19〜1/79の範囲では、炭素含有量が低い良質なSiO薄膜を成膜することができることが判る。
1055cm−1のSi−O伸縮は、TMS分圧が低いほどよりシャープで、特に1200cm−1に現れるN−H変角がより少なく、より緻密なSiO薄膜が形成されていることが判る。
リーク電流については、TMS分圧を低くして成膜したものは、TMS分圧を高くして成膜したものと比較して、電界強度が低いところで大きいが、電界強度が高いところでは小さい傾向になっている。従って、TMS分圧を低くして成膜したものは、電界強度が高い1MV/cmでリーク電流の増大が少ないので好ましいが、いずれも絶縁性評価としては良好である。
図13は、N2O流量を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。図13におけるSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、N2O流量40,60,80,99sccm、TMS/N2O圧力比=1/19、投入電力300W、成膜時間60分である。以下、図14〜図17におけるSiO薄膜の成膜条件についても図13と同様である。
成膜速度については、低い流量が最も速く、高い流量も速くて好ましいが、中間の流量ではやや遅くなっている。エッチレートについては、低い流量でも充分低い値であるが、流量が高くなるにつれて、より低くなっているので高い流量ほど好ましい。エッチレートが低い膜は、エッチングされ難く、膜密度が高く、即ち緻密で良好に形成されていると考えられる。
屈折率については、流量が高くなるにつれて高くなる傾向にあり、高い流量で成膜したものは良質なSiO薄膜の範囲(1.46〜1.48)を若干超えて高いが、低い流量及び中間の流量で成膜したものは上記範囲内で好ましい。
図15は、N2O流量を変更して成膜したSiO薄膜のFT−IRの違いを示すグラフである。
低い流量で成膜したものは、700cm−1以下に炭素の混入を示すSiC(H)に起因した成分がわずかに検出されるが、中間及び高い流量で成膜したものには検出されなかった。また、流量が高くなるにつれて1500cm−1のSi−O伸縮が高波数側に若干ブロードになり、1200cm−1のN−H変角も若干多くなる傾向があるが、いずれの流量でもSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
成膜速度については、投入電力が増加するにつれて若干速くなる傾向があり、エッチレートについては、投入電力が増加するにつれて若干低くなる傾向があるが、100Wを除く300〜1200Wでは、同程度の良好な結果が得られた。
屈折率については、電力が小さいと良質な絶縁膜の範囲の上限で、電力が大きいときも上記範囲の上限に近く、中間の電力でより低い値である。従って屈折率については、投入電力300〜1200Wの範囲では、炭素含有量が低い良質なSiO薄膜を成膜することができることが判る。
1055cm−1のSi−O伸縮は、電力が大きくなるにつれて高波数側にシフトし、1200cm−1のN−H変角もやや多くなる傾向があるが、いずれの電力でもSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
熱酸化SiO薄膜にはわずかに劣るが、300W及び600Wで成膜したSiO薄膜ではリーク電流が充分低く、良好な絶縁性を示した。
特に300Wでは、リーク電流の増加がなく良質な絶縁膜を形成することができる。
基板温度が高くなるにつれ、成膜速度については若干遅くなっている。エッチレートについては100,200,250℃では同程度に良好な低い値であり、25℃でやや高いが、25℃についても充分緻密なSiO薄膜が形成されていることが判る。
屈折率としては、基板温度が高い方が大きい傾向があり、25〜100℃の範囲では良質なSiO薄膜の範囲(1.46〜1.48)にある。この傾向から、250℃の屈折率は、1.49程度の良好な値になると推測される。
室温付近の基板温度でCH3基に起因した成分SiC(H)が若干検出されるので、若干炭素が混入していると考えられるので、高い方が好ましい。従って、この傾向から250℃では、さらに炭素混入が抑えられると考えられる。なお、1055cm−1のSi−O伸縮は、基板温度が高い方が若干ブロードになる傾向があるが、上述のようにICPコイル投入電力では、電力が高くなるにつれて高波数側にシフトする傾向があった。このような温度依存性と電力依存性とで、シフトに差があるのは、プラズマによる影響が考えられる。
このように、ICP−CVD法によってTMSとN2Oとを混合ガスとして用いて低温条件下で、かつ、成膜圧力、TMSとN2Oのガス分圧、N2O流量及びICPコイル投入電力において好ましい範囲で成膜するとき、基板温度としては、低温条件における高めの温度が全体として良好な評価結果であるので、100〜250℃がより好ましい。
図20に示すように、300Wでは基板温度が高くなるにつれ、エッチレートが低くなる傾向があり、膜の緻密性が向上している。ただし、600W以上の投入電力では、プラズマによる基板加熱によって基板温度が上昇し、膜の緻密性は向上しているが、図18に示すように電力が高くなるにつれて1055cm−1のSi−O伸縮が高波数側にシフトし、1200cm−1のN−H変角もやや多くなる傾向にあり、プラズマによる膜へのダメージによって絶縁性は悪化したと考えられる。なお、投入電力300Wでは基板温度は100℃を超えて極端に高くなることはない。
また、特にICP−CVD法によって、成膜圧力を低めに設定し、TMS分圧を抑えたTMSとN2Oの圧力比とし、N2O流量を抑え、ICPコイル投入電力を抑え、基板温度を比較的高めに設定することによって、より炭素含有量の低い良質な絶縁膜を成膜することが可能となる。
2 基板
3 絶縁膜
Claims (8)
- 半導体装置における絶縁膜を成膜する方法であって、
プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(N2O)とを用い、成膜圧力が2.0Pa未満とし、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。 - 前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N2O=1:19〜1:79であることを特徴とする請求項1記載の絶縁膜の成膜方法。
- 前記酸化ガスであるN2Oは、流量が40〜99sccmであることを特徴とする請求項1又は2記載の絶縁膜の成膜方法。
- 前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項1乃至3いずれかに記載の絶縁膜の成膜方法。
- 半導体装置における絶縁膜を成膜する方法であって、
プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして流量が40〜99sccmである亜酸化窒素(N 2 O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。 - 前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N 2 O=1:19〜1:79であることを特徴とする請求項5記載の絶縁膜の成膜方法。
- 前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項5又は6記載の絶縁膜の成膜方法。
- 半導体装置における絶縁膜を成膜する方法であって、
ICP−CVD法であるプラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(N 2 O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258079A JP5015534B2 (ja) | 2006-09-22 | 2006-09-22 | 絶縁膜の成膜方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006258079A JP5015534B2 (ja) | 2006-09-22 | 2006-09-22 | 絶縁膜の成膜方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008078511A JP2008078511A (ja) | 2008-04-03 |
JP5015534B2 true JP5015534B2 (ja) | 2012-08-29 |
Family
ID=39350241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006258079A Expired - Fee Related JP5015534B2 (ja) | 2006-09-22 | 2006-09-22 | 絶縁膜の成膜方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015534B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078512A (ja) * | 2006-09-22 | 2008-04-03 | Kochi Prefecture Sangyo Shinko Center | 半導体装置の製法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8486792B2 (en) * | 2008-05-13 | 2013-07-16 | Tokyo Electron Limited | Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device |
KR102108572B1 (ko) * | 2011-09-26 | 2020-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
US8901556B2 (en) | 2012-04-06 | 2014-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film, method for manufacturing semiconductor device, and semiconductor device |
JP2015029004A (ja) * | 2013-07-30 | 2015-02-12 | 株式会社アルバック | プラズマcvd装置及び成膜方法 |
JP6778869B2 (ja) * | 2015-12-11 | 2020-11-04 | 株式会社Flosfia | シリコン酸化膜の製造方法 |
CN114752921B (zh) * | 2021-01-08 | 2023-08-18 | 江苏鲁汶仪器股份有限公司 | 一种倒装芯片中的镀膜方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3486155B2 (ja) * | 1999-07-23 | 2004-01-13 | 松下電器産業株式会社 | 層間絶縁膜の形成方法 |
JP2004109888A (ja) * | 2002-09-20 | 2004-04-08 | Yasuo Kokubu | 光導波路及びその製造方法 |
US7371436B2 (en) * | 2003-08-21 | 2008-05-13 | Tokyo Electron Limited | Method and apparatus for depositing materials with tunable optical properties and etching characteristics |
JP2005183766A (ja) * | 2003-12-22 | 2005-07-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2005327836A (ja) * | 2004-05-13 | 2005-11-24 | Ulvac Japan Ltd | 成膜方法 |
US7097779B2 (en) * | 2004-07-06 | 2006-08-29 | Tokyo Electron Limited | Processing system and method for chemically treating a TERA layer |
JP4909537B2 (ja) * | 2005-07-07 | 2012-04-04 | 神港精機株式会社 | 酸化珪素膜の成膜方法 |
JP2007287889A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法 |
-
2006
- 2006-09-22 JP JP2006258079A patent/JP5015534B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078512A (ja) * | 2006-09-22 | 2008-04-03 | Kochi Prefecture Sangyo Shinko Center | 半導体装置の製法 |
Also Published As
Publication number | Publication date |
---|---|
JP2008078511A (ja) | 2008-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5015534B2 (ja) | 絶縁膜の成膜方法 | |
TWI502645B (zh) | 低溫含矽膜 | |
KR102659258B1 (ko) | 초고 탄성률 및 에칭 선택비의 붕소-탄소 하드마스크 막들 | |
KR102029286B1 (ko) | 디스플레이 디바이스를 위한 배리어 물질 | |
CN106206285B (zh) | 用于处理半导体层的方法、用于处理硅衬底的方法和用于处理硅层的方法 | |
JPH10335322A (ja) | 絶縁膜の形成方法 | |
Kim et al. | Electrical Properties of Bulk Silicon Dioxide and SiO2/Si Interface Formed by Tetraethylorthosilicate‐Ozone Chemical Vapor Deposition | |
Jeong et al. | Annealing effects on structural and electrical properties of fluorinated amorphous carbon films deposited by plasma enhanced chemical vapor deposition | |
Borvon et al. | Electrical properties of low-dielectric-constant films prepared by PECVD in O2/CH4/HMDSO | |
Pereira et al. | Silicon nitride deposited by ECR–CVD at room temperature for LOCOS isolation technology | |
Jung et al. | SiO2 film formed by inductivity coupled plasma chemical vapor deposition at low temperature for poly-Si TFT | |
Viana et al. | Annealing effects in the PECVD SiO2 thin films deposited using TEOS, Ar and O2 mixture | |
JP5112668B2 (ja) | 半導体装置の製法 | |
Rusli et al. | Effects of annealing on low dielectric constant carbon doped silicon oxide films | |
Ogita et al. | Electrical properties of alumina films grown on Si at low temperature using catalytic CVD | |
US6197706B1 (en) | Low temperature method to form low k dielectric | |
da Silva Zambom et al. | Deposition of silicon oxynitride at room temperature by Inductively Coupled Plasma-CVD | |
Mandracci et al. | Low temperature growth of SiO2 on SiC by plasma enhanced chemical vapor deposition for power device applications | |
WO2022202100A1 (ja) | シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法 | |
Han et al. | High quality SiO2 gate insulator suitable for poly-Si TFTs on plastic substrates employing inductively coupled plasma-chemical vapor deposition with N2O plasma treatment and excimer laser annealing | |
Lee | The effects of C on the low-temperature formation and the properties of the spin-on dielectric films used for sub-50 nm technology and beyond | |
Ko et al. | Structural and electrical studies on fluorinated amorphous carbon films as intermetal dielectric layer in ULSI devices | |
Goghero et al. | Effect of the ion bombardment energy on silicon dioxide films deposited from oxygen/tetraethoxysilane plasmas in a helicon reactor | |
TW457556B (en) | By the use of ECR-CVD system to deposite a dielectric with low dielectric constant | |
Kim et al. | Effect of N2O/SiH4 flow ratio on properties of SiOx thin films deposited by low-temperature remote plasma-enhanced chemical deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120528 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |