JP5015534B2 - 絶縁膜の成膜方法 - Google Patents

絶縁膜の成膜方法 Download PDF

Info

Publication number
JP5015534B2
JP5015534B2 JP2006258079A JP2006258079A JP5015534B2 JP 5015534 B2 JP5015534 B2 JP 5015534B2 JP 2006258079 A JP2006258079 A JP 2006258079A JP 2006258079 A JP2006258079 A JP 2006258079A JP 5015534 B2 JP5015534 B2 JP 5015534B2
Authority
JP
Japan
Prior art keywords
film
insulating film
tms
thin film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006258079A
Other languages
English (en)
Other versions
JP2008078511A (ja
Inventor
寛 古田
孝浩 平松
時宜 松田
守 古田
孝 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOCHI INDUSTRIAL PROMOTION CENTER
Casio Computer Co Ltd
Original Assignee
KOCHI INDUSTRIAL PROMOTION CENTER
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOCHI INDUSTRIAL PROMOTION CENTER, Casio Computer Co Ltd filed Critical KOCHI INDUSTRIAL PROMOTION CENTER
Priority to JP2006258079A priority Critical patent/JP5015534B2/ja
Publication of JP2008078511A publication Critical patent/JP2008078511A/ja
Application granted granted Critical
Publication of JP5015534B2 publication Critical patent/JP5015534B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、絶縁膜の成膜方法に係り、より詳しくは、PE−CVD法によってテトラメチルシラン(TMS)を用いて低温度にて絶縁膜を成膜する方法に関するものである。
半導体装置において、絶縁膜は多く用いられ、薄膜トランジスタ(TFT)の基板保護膜やゲート絶縁膜、MOSトランジスタのゲート酸化膜、フィールド酸化膜などの素子分離、メモリセルのキャパシタ絶縁膜、多層配線の層間を分離するための層間絶縁膜などが挙げられる。
これらの絶縁膜は、他の素子への影響から、低温で成膜することが求められている。特に、フレキシブルディスプレイなどの非耐熱及び非耐水性のプラスチック基板上でTFTアプリケーションを実用化するためには、基板保護膜(接触層がない場合)及びゲート絶縁膜の低温形成が必須である。
絶縁膜の成膜方法としては、プラズマ化学気相成長(PE−CVD)法が挙げられ、比較的低温度で成膜することができる。このPE−CVD法により、SiN、SiOなどの高品質な絶縁膜を低温で形成することが行われている。
このPE−CVD法において用いられるガスとしては、比較的低温で高品質のシリコン系絶縁膜を得ることができるガス、例えばモノシラン(SiH)や有機シリコン系ガスがよく用いられる。SiHやSiなどのSi原料ガスは、高い反応性を持つ反面、爆発性、法的規制、高い管理コストなどの問題がある。これに対し、TMS(融点:−99℃、沸点:26.7℃)は常温(25℃)で液体であるため取り扱いやすく、低温で使用できるので好ましい。
このような有機シリコン系ガスを用い、PE−CVD法によって良質な絶縁膜を成膜しようとする技術が多数開示されている(例えば、下記特許文献1及び2参照)。
しかしながら、低温でPE−CVD法を用いて成膜する場合、ガスが十分に乖離せず、特にTMSはCHを多く含むため、絶縁膜中に不純物として炭素が多く混入する。このため、絶縁膜の膜質が悪化し、電気特性が悪くなるという問題がある。
特開2001−102378号公報 特開2005−327836号公報
本発明は、上述したような従来技術の問題点を解決すべくなされたものであって、プラズマCVD法においてTMSを用いて低温条件下で成膜する場合でも、炭素の混入を抑えて良質な絶縁膜を成膜することが可能な絶縁膜の成膜方法を提供するものである。
請求項1に係る発明は、半導体装置における絶縁膜を成膜する方法であって、プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(NO)とを用い、成膜圧力が2.0Pa未満とし、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法に関する。
請求項に係る発明は、前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:NO=1:19〜1:79であることを特徴とする請求項記載の絶縁膜の成膜方法に関する。
請求項に係る発明は、前記酸化ガスであるNOは、流量が40〜99sccmであることを特徴とする請求項1又は2に記載の絶縁膜の成膜方法に関する。
請求項に係る発明は、前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項1乃至3いずれかに記載の絶縁膜の成膜方法に関する。
請求項5に係る発明は、半導体装置における絶縁膜を成膜する方法であって、
プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして流量が40〜99sccmである亜酸化窒素(N O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法に関する。
請求項6に係る発明では、前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N O=1:19〜1:79であることを特徴とする請求項5記載の絶縁膜の成膜方法に関する。
請求項7に係る発明では、前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項5又は6記載の絶縁膜の成膜方法に関する。
請求項8に係る発明は、半導体装置における絶縁膜を成膜する方法であって、
ICP−CVD法であるプラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(N O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法に関する。
請求項1に係る発明によれば、プラズマCVD法において、TMSと酸化ガスとして酸化力が強くて取り扱い易い亜酸化窒素(NO)を用いることによって、低温条件下でもNOがTMSを効果的に酸化させ、熱酸化SiO薄膜と同等の炭素含有量の低い良質な絶縁膜(SiO)を成膜することが可能である。
請求項に係る発明によれば、成膜圧力を、2.0Pa未満、特に低めの0.3〜1.0Paとすることによって、リーク電流を抑制して良質な絶縁性を示す絶縁膜を成膜することが可能である。
請求項に係る発明によれば、TMSとNOの圧力比を、TMS分圧を抑えたTMS/NO=1/19〜1/79とすることによって、リーク電流を抑制し、より炭素の混入を抑えた緻密で良質な絶縁膜を成膜することが可能である。
請求項に係る発明によれば、NO流量を40〜99sccmとすることによって、より炭素の混入を抑制して緻密で良質な絶縁膜を成膜することが可能となる。
請求項に係る発明によれば、ICP−CVD法によって成膜することによって、プラズマ密度が高く、低温条件下でもN Oがより効果的にTMSを酸化させることができ、炭素含有量の低い良質な絶縁膜を成膜でき、また平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるCHやOHなどが残らず、良質な絶縁膜(SiO)を成膜することができる。
請求項5に係る発明によれば、N O流量を40〜99sccmとすることによって、より炭素の混入を抑制して緻密で良質な絶縁膜を成膜することが可能となる。
請求項8に係る発明によれば、ICP−CVD法によって成膜することによって、プラズマ密度が高く、低温条件下でもNOがより効果的にTMSを酸化させることができ、炭素含有量の低い良質な絶縁膜を成膜でき、また平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるCHやOHなどが残らず、良質な絶縁膜(SiO)を成膜することができる。
以下、本発明に係る絶縁膜の成膜方法について説明する。
本発明に係る絶縁膜の成膜方法は、プラズマ化学気相成長(PE−CVD)法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)及び亜酸化窒素(NO)からなる混合ガスを用い、室温(25℃)から250℃までの基板温度にて絶縁膜を形成することを特徴とする。すなわち、PE−CVD法によってTMSを用いて低温条件下で絶縁膜を成膜する際に、TMSに酸化力の強いNOを混合することによって、炭素の混入を抑えるようにして良質な絶縁膜(SiO)を形成するようにしたものである。
PE−CVD法としては、平行平板法や、高密度プラズマ源を用いる誘導結合方式プラズマ化学気相成長(ICP−CVD)法及び電子サイクロトロン共鳴化学気相成長(ECR−CVD)法などを採用することができる。プラズマによって、有機材料ガスを用いて低温でも良質のSiO薄膜を形成することが可能である。中でも高密度プラズマ源を用いる方法が好ましい。より好ましくは、ICP−CVD法であり、プラズマ密度が高く、平行平板型と比較して、高分解で高活性のため、原料由来の残存物であるCHやOHなどが残らないことが期待できる。
絶縁膜となる原料のガスとしては、TMSとNOの混合ガスを用いる。TMSのSiに酸素を付与してSi−Oを得るための酸素付与ガス(酸化ガス)としては、O、O、NO、NO、NOなどが挙げられ、最も酸化力の強いものはオゾン(O)であるが、活性酸素力が強く取り扱いに危険を伴うので、使用には適さない。本発明においては、酸化力が強くて取り扱いやすいNOを用いることによって、OH基、SiOH基、CH基の少ない良質なSiO薄膜を形成して絶縁膜に用いる。
以下、ICP−CVD法によって低温でTMSとNOとの混合ガスを用いる成膜方法によって、成膜圧力、TMS/NO圧力比、NO流量、投入電力、基板温度などの成膜条件を変更し、成膜したSiO薄膜について評価する。リーク電流評価は、前記成膜方法により、低抵抗Siウェハ(p型Si(100)<1E―3Ω・cm)上に、絶縁膜(SiO薄膜)を形成した後、DCマグネトロンスパッタリングによりクロム(Cr)電極を形成した後、リーク電流を測定することで、絶縁性の評価をおこなった。評価項目としては、成膜速度、エッチレート、屈折率、フーリエ変換赤外分光光度計(FT−IR)、絶縁性などについて検討した。
エッチレートは、室温でクリーンルームにて、BHF(緩衝フッ酸:HFNH含有量18%)を用いたウェットエッチングによって測定した。屈折率は、SOPRA社製エリプソメーターSE−5にて、測定波長域0.3〜0.8μm、測定入射角75°、測定サイズ約1mm径で測定した。FT−IRは、IR測定用高抵抗Si基板上に成膜したSiO薄膜について、島津社製島津FTIR−8100Mにて、測定波長域600〜5000cm−1で透過測定した。絶縁性については、上記TFTを形成し、Agillent Technologies社製Agillent半導体パラメータアナライザ4156Cにて、リーク電流を測定して評価した。
図1は、本発明に係る絶縁膜の成膜方法において用いたICP−CVD装置の概略構成を示す構成図である。図2は、図1におけるICPコイル、ガス供給配管及び基板部分を拡大して示す部分拡大図である。
図1及び図2に示すICP−CVD装置200は、真空処理室11、ICPコイルからなる天板12、被成膜物13、電源14、マッチングボックス(高周波整合器)15、TMS容器16、TMSガス供給配管17、TMSガス制御バルブ18、酸化ガス導入部19を備えている。なお、基板が被成膜物13として支持体上に載置され、被成膜物13である基板上にSiO薄膜が形成されることになる。
成膜条件として、成膜圧力、TMS/NO圧力比、NO流量、投入電力、基板温度などを適宜設定する。成膜圧力及びTMS/NO圧力比は、TMSガス制御バルブ18及び酸化ガス導入部19の図示しない制御バルブの開度を制御することによって調整する。NO流量も、酸化ガス導入部19の図示しない制御バルブの開度制御によって調整する。投入電力は、電源14の電力を設定する。基板温度は、マッチングボックス15から一定時間間隔を設けて高周波電力を印加することによって、温度上昇を抑制して一定温度に保つ。
予め真空処理室11に原料ガスであるTMS及び酸化ガスであるNOを各成膜条件に合わせて導入しておく。
そして、真空処理室11内の天板12に電源14からマッチングボックス15を介して高周波電力が印加される。
真空処理室11には原料ガスが導入されているので、真空処理室11中にプラズマが発生する。このプラズマが発生することによって、気相中から化学反応により真空処理室11内の支持体上に載置された被成膜物13上に、SiO薄膜が形成される。
図3は、図1の装置を用いてリーク電流測定のために基板上に成膜した絶縁膜を示す断面図である。
裏面に電極1を有する低抵抗Si基板の基板2上全面に、図1に示した装置を用いて上述のようにして、絶縁膜(SiO薄膜)3を100nmの膜厚で形成した。絶縁膜3上全面に、DCマグネトロンスパッタリング法によってCr薄膜を100nmの厚みで形成した後、フォトリソグラフィー法を用いて、電極4を形成した。電極1および電極4間に電圧を印加し、電流を測定することで、リーク電流を評価した。
以上のように、ICP‐CVD法によってTMSとNOとの混合ガスを用いて成膜したSiO薄膜について、従来のPE−CVD法によってSiHとNOとの混合ガスを用いて成膜したSiO薄膜と比較する。
図4は、ICP‐CVD法及び従来のPE−CVD法によって成膜したSiO薄膜のFT−IR検出結果を示すチャート図である。ICP−CVD法ではTMSとNO混合ガスを用いて基板温度25℃及び100℃、従来のPE−CVD法ではSiHとNO混合ガスを用いて基板温度250℃で、夫々成膜したSiO薄膜についての結果である。なお、ICP−CVD法におけるその他の成膜条件としては、成膜圧力1Pa、NO流量80sccm、TMS/NO圧力比=1/19、投入電力300Wである。また、従来のPE−CVD法は、平行平板法であり、その他の成膜条件としては、成膜圧力110Pa、SiH/NO/N流量比=2/30/120(sccm)、投入電力100Wである。
図4に示すように、ICP‐CVD法によってTMSとNO混合ガスを用いて、基板温度25℃及び100℃の低温で夫々成膜したSiO薄膜は、FT−IRチャートにおいて、1055cm−1に現れる鎖状シロキサンのSi−O伸縮及び850cm−1のSi−O−Si伸縮が検出され、H−OH伸縮、Si−H伸縮、Si−OH伸縮などは検出されなかったので、Si−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。従来のPE‐CVD法によってSiHとNOとの混合ガスを用い、250℃の高温で成膜した良質なSiO薄膜の一例と比較しても、同等の良質なSiO薄膜が形成されていることが判る。
図5は、ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜の屈折率を比較して示すチャート図である。
ICP‐CVD法によってTMSとNO混合ガスを用いて成膜したSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、NO流量80sccm、TMS/NO圧力比=1/19、投入電力300Wである。
この成膜条件で成膜したSiO薄膜の屈折率は、約1.48であり、基板温度1000℃で成膜して炭素含有量が少なく良質なSiO薄膜が形成された熱酸化SiO薄膜の屈折率約1.46に近く、炭素含有量の少ない良質なSiO薄膜が形成されていることが判る。
次に、ICP‐CVD法によってTMSとNOとの混合ガスを用いて低温条件下で成膜したSiO薄膜について、同法によって酸化ガスをOに変えた混合ガスを用いて成膜したSiO薄膜と比較する。
図6は、ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜と、同条件で酸化ガスをOに変えて成膜したSiO薄膜についてのリーク電流を比較して示すグラフである。図6には、SiO薄膜の成膜条件を、基板温度100℃、成膜圧力1Pa、酸化ガス流量40sccm、TMS/酸化ガス圧力比=1/19、投入電力600Wとした場合を示す。
Oと同様に酸化力の強いOを用いて成膜した絶縁膜においては、電界強度(V/cm)の増大によるリーク電流(A/cm)の増大が見られた。これに対し、NOを用いて低温条件下(室温〜150℃)で成膜した絶縁膜においては、電界強度(V/cm)の増大によるリーク電流(A/cm)の増大がほとんどなかった。
図7は、ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜と、同条件で酸化ガスをOに変えて成膜したSiO薄膜のFT−IR検出結果を示すグラフである。図7におけるSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、酸化ガス流量80sccm、TMS/酸化ガス圧力比=1/19、投入電力300Wである。
1055cm−1のSi−O伸縮は、酸化ガスとしてOを用いた場合よりもNOを用いた方が若干低波数側へシフトしているが、同様にSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
また、図示していないが、上記成膜条件で酸化ガスとして各々O及びNOを用いたSiO薄膜について、各々、成膜速度は74.4及び78.2Å/minで、エッチレートは1340及び1500Å/minであった。NOを用いた場合、Oを用いた場合と比較して、エッチレートは劣るが、成膜速度は良好であった。
このように、FT−IR、リーク電流、成膜速度及びエッチレートによる評価から、ICP‐CVD法によって150℃以下の低温下でTMSとNOとを混合ガスとして用いて成膜することによって、従来の高温で成膜した良質な熱酸化SiO薄膜と同等の良質な絶縁膜(SiO薄膜)を得られることが判り、酸化ガスとして酸化力の強いOを用いる場合よりも絶縁性の優れた絶縁膜(SiO薄膜)を形成することができることが判った。
次に、ICP‐CVD法によってTMSとNOとの混合ガスを用いて低温条件下でSiO薄膜を成膜する場合において、成膜圧力について検討する。
図8は、成膜圧力を変更して成膜したSiO薄膜と、熱酸化SiO薄膜のリーク電流を比較して示すグラフである。
ICP−CVD法によってTMSとNO混合ガスを用いて成膜したSiO薄膜の成膜条件は、基板温度100℃、成膜圧力0.3,0.6,1,2Pa、NO流量80sccm、TMS/NO圧力比=1/19、投入電力300Wである。熱酸化SiO薄膜(th−SiO)は、基板温度1000℃、膜厚100nmで成膜したSiO薄膜である。
成膜圧力が2.0Paの場合、1MV/cmでのリーク電流密度が30nA/cmと大きく、また1μA/cm2での耐圧が2MV/cmと低く、充分な絶縁性を得られなかった。これに対し、成膜圧力0.3,0.6,1.0Paで成膜したSiO薄膜は、大幅にリーク電流を抑制することができ、良好な絶縁性を示す熱酸化SiOと同等の絶縁性を示した。2.0Paでは良好な結果を得られなかったが、1.0Paよりも0.6及び0.3Paでよりリーク電流を抑制していることから、2.0Pa未満であれば良好な絶縁性を示すと考えられ、特に1.0Pa以下の成膜圧力で成膜したSiO薄膜は、良質な絶縁性を有する絶縁膜として使用できることが判った。
次に、ICP‐CVD法によってTMSとNOとの混合ガスを用いて低温条件下でSiO薄膜を成膜する場合において、TMSとNOのガス分圧について検討する。
図9は、TMSとNOのガス分圧を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。図9におけるSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、NO流量80sccm、TMS/NO圧力比=1/19,1/44,1/79、投入電力300Wである。以下、図10〜図12におけるSiO薄膜の成膜条件についても図9と同様である。
成膜速度については、TMS分圧が高い方が速く、好ましいことが判る。エッチレートについては、ガス分圧によらず、略一定である。
図10は、TMSとNOのガス分圧を変更して成膜したSiO薄膜の屈折率を示すグラフである。
SiO薄膜中の炭素混入量の指標となる屈折率は、良質なSiO薄膜で1.46〜1.48の範囲であるところ、形成されたSiO薄膜の屈折率は、TMS分圧を低くして成膜したものは前記範囲の下限に近く、TMS分圧を高くして成膜したものは前記範囲の上限に近いにもかかわらず、これらの中間のTMS分圧で成膜したものは前記範囲をわずかに超える。しかしながら、中間のTMS分圧で成膜したものについても、屈折率は1.481程度であり、炭素含有量は少ないと考えられる。
従って屈折率については、TMS/NO圧力比1/19〜1/79の範囲では、炭素含有量が低い良質なSiO薄膜を成膜することができることが判る。
図11は、TMSとNOのガス分圧を変更して成膜したSiO薄膜を有するTFTについてのFT−IRを示すグラフである。
1055cm−1のSi−O伸縮は、TMS分圧が低いほどよりシャープで、特に1200cm−1に現れるN−H変角がより少なく、より緻密なSiO薄膜が形成されていることが判る。
図12は、TMSとNOのガス分圧を変更して成膜したSiO薄膜についてのリーク電流を示すグラフである。
リーク電流については、TMS分圧を低くして成膜したものは、TMS分圧を高くして成膜したものと比較して、電界強度が低いところで大きいが、電界強度が高いところでは小さい傾向になっている。従って、TMS分圧を低くして成膜したものは、電界強度が高い1MV/cmでリーク電流の増大が少ないので好ましいが、いずれも絶縁性評価としては良好である。
このように、成膜速度、エッチレート、屈折率、FT−IR、リーク電流について総合的に評価すると、ICP−CVD法によってTMSとNOとを混合ガスとして用いて低温条件下で成膜する場合、TMSとNOの圧力比としては、TMS/NO=1/19〜1/79の範囲であれば、リーク電流を抑制し、炭素含有量が少なく緻密で良質な絶縁膜(SiO薄膜)を形成することができる。
次に、ICP‐CVD法によってTMSとNOとの混合ガスを用いて低温条件下でSiO薄膜を成膜する場合におけるNO流量について検討する。
図13は、NO流量を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。図13におけるSiO薄膜の成膜条件は、基板温度100℃、成膜圧力1Pa、NO流量40,60,80,99sccm、TMS/NO圧力比=1/19、投入電力300W、成膜時間60分である。以下、図14〜図17におけるSiO薄膜の成膜条件についても図13と同様である。
成膜速度については、低い流量が最も速く、高い流量も速くて好ましいが、中間の流量ではやや遅くなっている。エッチレートについては、低い流量でも充分低い値であるが、流量が高くなるにつれて、より低くなっているので高い流量ほど好ましい。エッチレートが低い膜は、エッチングされ難く、膜密度が高く、即ち緻密で良好に形成されていると考えられる。
図14は、NO流量を変更して成膜したSiO薄膜の屈折率を示すグラフである。
屈折率については、流量が高くなるにつれて高くなる傾向にあり、高い流量で成膜したものは良質なSiO薄膜の範囲(1.46〜1.48)を若干超えて高いが、低い流量及び中間の流量で成膜したものは上記範囲内で好ましい。
図15は、NO流量を変更して成膜したSiO薄膜のFT−IRの違いを示すグラフである。
低い流量で成膜したものは、700cm−1以下に炭素の混入を示すSiC(H)に起因した成分がわずかに検出されるが、中間及び高い流量で成膜したものには検出されなかった。また、流量が高くなるにつれて1500cm−1のSi−O伸縮が高波数側に若干ブロードになり、1200cm−1のN−H変角も若干多くなる傾向があるが、いずれの流量でもSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
このように、成膜速度、エッチレート、屈折率、FT−IRについて総合的に評価すると、ICP−CVD法によってTMSとNOとを混合ガスとして用いて低温条件下で成膜する場合、NO流量としては、40〜99sccmの範囲であれば、概ね緻密で良質な絶縁膜(SiO薄膜)を形成することができる。特に、60〜80sccmでは、炭素含有量も少ない良質な絶縁膜を形成することができる。
上述のように、プラズマCVD法のうち、好ましいICP−CVD法によって成膜する場合、ICPコイル投入電力によっても形成される絶縁膜の質に影響する。そこで、ICP−CVD法によってTMSとNOとの混合ガスを用いてSiO薄膜を成膜する場合におけるICPコイル投入電力について検討する。
図16は、投入電力を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。図16における絶縁膜の成膜条件は、基板温度100℃、NO流量80sccm、TMS/NO圧力比=1/19、成膜圧力1Pa、投入電力100,300,600,900,1200W、成膜時間60分である。以下、図17〜図19におけるSiO薄膜の成膜条件についても図16と同様である。
成膜速度については、投入電力が増加するにつれて若干速くなる傾向があり、エッチレートについては、投入電力が増加するにつれて若干低くなる傾向があるが、100Wを除く300〜1200Wでは、同程度の良好な結果が得られた。
図17は、投入電力を変更して成膜したSiO薄膜の屈折率を示すグラフである。
屈折率については、電力が小さいと良質な絶縁膜の範囲の上限で、電力が大きいときも上記範囲の上限に近く、中間の電力でより低い値である。従って屈折率については、投入電力300〜1200Wの範囲では、炭素含有量が低い良質なSiO薄膜を成膜することができることが判る。
図18は、投入電力を変更して成膜したSiO薄膜のFT−IRを示すグラフである。
1055cm−1のSi−O伸縮は、電力が大きくなるにつれて高波数側にシフトし、1200cm−1のN−H変角もやや多くなる傾向があるが、いずれの電力でもSi−O伸縮が主成分である良質なSiO薄膜が形成されていることが判る。
図19は、投入電力を変更して成膜したSiO薄膜と、熱酸化SiO薄膜についてのリーク電流を示すグラフである。
熱酸化SiO薄膜にはわずかに劣るが、300W及び600Wで成膜したSiO薄膜ではリーク電流が充分低く、良好な絶縁性を示した。
このように、成膜速度、エッチレート、屈折率、FT−IR、リーク電流について総合的に評価すると、ICP−CVD法によってTMSとNOとを混合ガスとして用いて低温条件下で成膜する場合、ICPコイル投入電力としては、300〜1200Wの範囲であれば、炭素含有量が低くて緻密で良質な絶縁膜(SiO薄膜)を形成することができる。
特に300Wでは、リーク電流の増加がなく良質な絶縁膜を形成することができる。
本発明に係る絶縁膜の成膜方法において、基板温度は、室温(約25℃)から250℃までの範囲で成膜される。上述のように、成膜圧力、TMSとNOのガス分圧、NO流量及びICPコイル投入電力において好ましい範囲で成膜するとき、基板温度を変更した場合のSiO薄膜の質について検討する。
図20は、基板温度を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。図20におけるSiO薄膜の成膜条件は、基板温度25,100,150,200,250℃、成膜圧力1Pa、NO流量80sccm、TMS/NO圧力比=1/19、投入電力300Wである。以下、図21及び図22におけるSiO薄膜の成膜条件についても図20と同様である。
基板温度が高くなるにつれ、成膜速度については若干遅くなっている。エッチレートについては100,200,250℃では同程度に良好な低い値であり、25℃でやや高いが、25℃についても充分緻密なSiO薄膜が形成されていることが判る。
図21は、基板温度を変更して成膜したSiO薄膜の屈折率を示すグラフである。
屈折率としては、基板温度が高い方が大きい傾向があり、25〜100℃の範囲では良質なSiO薄膜の範囲(1.46〜1.48)にある。この傾向から、250℃の屈折率は、1.49程度の良好な値になると推測される。
図22は、基板温度を変更して成膜したSiO薄膜のFT−IRを示すグラフである。
室温付近の基板温度でCH基に起因した成分SiC(H)が若干検出されるので、若干炭素が混入していると考えられるので、高い方が好ましい。従って、この傾向から250℃では、さらに炭素混入が抑えられると考えられる。なお、1055cm−1のSi−O伸縮は、基板温度が高い方が若干ブロードになる傾向があるが、上述のようにICPコイル投入電力では、電力が高くなるにつれて高波数側にシフトする傾向があった。このような温度依存性と電力依存性とで、シフトに差があるのは、プラズマによる影響が考えられる。
このように、ICP−CVD法によってTMSとNOとを混合ガスとして用いて低温条件下で、かつ、成膜圧力、TMSとNOのガス分圧、NO流量及びICPコイル投入電力において好ましい範囲で成膜するとき、基板温度としては、低温条件における高めの温度が全体として良好な評価結果であるので、100〜250℃がより好ましい。
次に、ICP‐CVD法によってTMSとNOとの混合ガスを用いて低温条件下でSiO薄膜を成膜する場合において、プラズマによる基板温度上昇の影響について検討する。
図20に示すように、300Wでは基板温度が高くなるにつれ、エッチレートが低くなる傾向があり、膜の緻密性が向上している。ただし、600W以上の投入電力では、プラズマによる基板加熱によって基板温度が上昇し、膜の緻密性は向上しているが、図18に示すように電力が高くなるにつれて1055cm−1のSi−O伸縮が高波数側にシフトし、1200cm−1のN−H変角もやや多くなる傾向にあり、プラズマによる膜へのダメージによって絶縁性は悪化したと考えられる。なお、投入電力300Wでは基板温度は100℃を超えて極端に高くなることはない。
従って、プラズマによる基板温度上昇への影響を考慮しても、上述の投入電力の違いによる評価結果と同様、投入電力は小電力であることが好ましい。
以上のように、本発明に係る絶縁膜の成膜方法は、プラズマCVD法においてTMSと亜酸化窒素(NO)とを用い、25℃から250℃までの基板温度にてSiO薄膜を形成することによって、低温条件下でもNOがTMSを効果的に酸化させ、炭素含有量の低い良質な絶縁膜を成膜することができる。
また、特にICP−CVD法によって、成膜圧力を低めに設定し、TMS分圧を抑えたTMSとNOの圧力比とし、NO流量を抑え、ICPコイル投入電力を抑え、基板温度を比較的高めに設定することによって、より炭素含有量の低い良質な絶縁膜を成膜することが可能となる。
本発明は、低温条件下で良質な絶縁膜を成膜する必要がある半導体装置に対して好適に利用されるものである。
本発明に係る絶縁膜の成膜方法において用いたICP−CVD装置の概略構成を示す構成図である。 図1におけるICPコイル、ガス供給配管及び基板部分を拡大して示す部分拡大図である。 図1の装置を用いてリーク電流測定のために基板上に成膜した絶縁膜を示す断面図である。 ICP‐CVD法及び従来のPE−CVD法によって成膜したSiO薄膜のFT−IR検出結果を示すチャート図である。 ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜の屈折率を比較して示すチャート図である。 ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜を有するTFTと、同条件で酸化ガスをOに変えて成膜したSiO薄膜を有するTFTについてのリーク電流を比較して示すグラフである。 ICP‐CVD法によってTMSとNO混合ガスを用いて所定条件で成膜したSiO薄膜と、同条件で酸化ガスをOに変えて成膜したSiO薄膜のFT−IR検出結果を示すグラフである。 成膜圧力を変更して成膜したSiO薄膜と、熱酸化SiO薄膜についてのリーク電流を比較して示すグラフである。 TMSとNOのガス分圧を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。 TMSとNOのガス分圧を変更して成膜したSiO薄膜の屈折率を示すグラフである。 TMSとNOのガス分圧を変更して成膜したSiO薄膜のFT−IRを示すグラフである。 TMSとNOのガス分圧を変更して成膜したSiO薄膜についてのリーク電流を示すグラフである。 O流量を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。 O流量を変更して成膜したSiO薄膜の屈折率を示すグラフである。 O流量を変更して成膜したSiO薄膜のFT−IRの違いを示すグラフである。 投入電力を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。 投入電力を変更して成膜したSiO薄膜の屈折率を示すグラフである。 投入電力を変更して成膜したSiO薄膜のFT−IRを示すグラフである。 投入電力を変更して成膜したSiO薄膜と、熱酸化SiO薄膜についてのリーク電流を示すグラフである。 基板温度を変更して成膜したSiO薄膜の成膜速度及びエッチレートを示すグラフである。 基板温度を変更して成膜したSiO薄膜の屈折率を示すグラフである。 基板温度を変更して成膜したSiO薄膜のFT−IRを示すグラフである。
符号の説明
1,4 電極
2 基板
3 絶縁膜

Claims (8)

  1. 半導体装置における絶縁膜を成膜する方法であって、
    プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(NO)とを用い、成膜圧力が2.0Pa未満とし、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。
  2. 前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:NO=1:19〜1:79であることを特徴とする請求項記載の絶縁膜の成膜方法。
  3. 前記酸化ガスであるNOは、流量が40〜99sccmであることを特徴とする請求項1又は2記載の絶縁膜の成膜方法。
  4. 前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項1乃至3いずれかに記載の絶縁膜の成膜方法。
  5. 半導体装置における絶縁膜を成膜する方法であって、
    プラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして流量が40〜99sccmである亜酸化窒素(N O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。
  6. 前記原料ガスと酸化ガスとの混合比は、圧力比でTMS:N O=1:19〜1:79であることを特徴とする請求項5記載の絶縁膜の成膜方法。
  7. 前記プラズマCVD法は、ICP−CVD法であることを特徴とする請求項5又は6記載の絶縁膜の成膜方法。
  8. 半導体装置における絶縁膜を成膜する方法であって、
    ICP−CVD法であるプラズマCVD法によって、絶縁膜の原料となるガスとしてテトラメチルシラン(TMS)と、酸化ガスとして亜酸化窒素(N O)とを用い、室温から250℃までの基板温度にて絶縁膜を形成することを特徴とする絶縁膜の成膜方法。
JP2006258079A 2006-09-22 2006-09-22 絶縁膜の成膜方法 Expired - Fee Related JP5015534B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006258079A JP5015534B2 (ja) 2006-09-22 2006-09-22 絶縁膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006258079A JP5015534B2 (ja) 2006-09-22 2006-09-22 絶縁膜の成膜方法

Publications (2)

Publication Number Publication Date
JP2008078511A JP2008078511A (ja) 2008-04-03
JP5015534B2 true JP5015534B2 (ja) 2012-08-29

Family

ID=39350241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006258079A Expired - Fee Related JP5015534B2 (ja) 2006-09-22 2006-09-22 絶縁膜の成膜方法

Country Status (1)

Country Link
JP (1) JP5015534B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078512A (ja) * 2006-09-22 2008-04-03 Kochi Prefecture Sangyo Shinko Center 半導体装置の製法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8486792B2 (en) * 2008-05-13 2013-07-16 Tokyo Electron Limited Film forming method of silicon oxide film, silicon oxide film, semiconductor device, and manufacturing method of semiconductor device
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP2015029004A (ja) * 2013-07-30 2015-02-12 株式会社アルバック プラズマcvd装置及び成膜方法
JP6778869B2 (ja) * 2015-12-11 2020-11-04 株式会社Flosfia シリコン酸化膜の製造方法
CN114752921B (zh) * 2021-01-08 2023-08-18 江苏鲁汶仪器股份有限公司 一种倒装芯片中的镀膜方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486155B2 (ja) * 1999-07-23 2004-01-13 松下電器産業株式会社 層間絶縁膜の形成方法
JP2004109888A (ja) * 2002-09-20 2004-04-08 Yasuo Kokubu 光導波路及びその製造方法
US7371436B2 (en) * 2003-08-21 2008-05-13 Tokyo Electron Limited Method and apparatus for depositing materials with tunable optical properties and etching characteristics
JP2005183766A (ja) * 2003-12-22 2005-07-07 Hitachi Ltd 半導体装置及びその製造方法
JP2005327836A (ja) * 2004-05-13 2005-11-24 Ulvac Japan Ltd 成膜方法
US7097779B2 (en) * 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
JP4909537B2 (ja) * 2005-07-07 2012-04-04 神港精機株式会社 酸化珪素膜の成膜方法
JP2007287889A (ja) * 2006-04-14 2007-11-01 Kochi Univ Of Technology 絶縁膜の成膜方法、半導体装置の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078512A (ja) * 2006-09-22 2008-04-03 Kochi Prefecture Sangyo Shinko Center 半導体装置の製法

Also Published As

Publication number Publication date
JP2008078511A (ja) 2008-04-03

Similar Documents

Publication Publication Date Title
JP5015534B2 (ja) 絶縁膜の成膜方法
TWI502645B (zh) 低溫含矽膜
KR102659258B1 (ko) 초고 탄성률 및 에칭 선택비의 붕소-탄소 하드마스크 막들
KR102029286B1 (ko) 디스플레이 디바이스를 위한 배리어 물질
CN106206285B (zh) 用于处理半导体层的方法、用于处理硅衬底的方法和用于处理硅层的方法
JPH10335322A (ja) 絶縁膜の形成方法
Kim et al. Electrical Properties of Bulk Silicon Dioxide and SiO2/Si Interface Formed by Tetraethylorthosilicate‐Ozone Chemical Vapor Deposition
Jeong et al. Annealing effects on structural and electrical properties of fluorinated amorphous carbon films deposited by plasma enhanced chemical vapor deposition
Borvon et al. Electrical properties of low-dielectric-constant films prepared by PECVD in O2/CH4/HMDSO
Pereira et al. Silicon nitride deposited by ECR–CVD at room temperature for LOCOS isolation technology
Jung et al. SiO2 film formed by inductivity coupled plasma chemical vapor deposition at low temperature for poly-Si TFT
Viana et al. Annealing effects in the PECVD SiO2 thin films deposited using TEOS, Ar and O2 mixture
JP5112668B2 (ja) 半導体装置の製法
Rusli et al. Effects of annealing on low dielectric constant carbon doped silicon oxide films
Ogita et al. Electrical properties of alumina films grown on Si at low temperature using catalytic CVD
US6197706B1 (en) Low temperature method to form low k dielectric
da Silva Zambom et al. Deposition of silicon oxynitride at room temperature by Inductively Coupled Plasma-CVD
Mandracci et al. Low temperature growth of SiO2 on SiC by plasma enhanced chemical vapor deposition for power device applications
WO2022202100A1 (ja) シリコン酸窒化膜の成膜方法及び薄膜トランジスタの製造方法
Han et al. High quality SiO2 gate insulator suitable for poly-Si TFTs on plastic substrates employing inductively coupled plasma-chemical vapor deposition with N2O plasma treatment and excimer laser annealing
Lee The effects of C on the low-temperature formation and the properties of the spin-on dielectric films used for sub-50 nm technology and beyond
Ko et al. Structural and electrical studies on fluorinated amorphous carbon films as intermetal dielectric layer in ULSI devices
Goghero et al. Effect of the ion bombardment energy on silicon dioxide films deposited from oxygen/tetraethoxysilane plasmas in a helicon reactor
TW457556B (en) By the use of ECR-CVD system to deposite a dielectric with low dielectric constant
Kim et al. Effect of N2O/SiH4 flow ratio on properties of SiOx thin films deposited by low-temperature remote plasma-enhanced chemical deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120528

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees