TW201812419A - 電晶體的製造方法及顯示裝置 - Google Patents

電晶體的製造方法及顯示裝置 Download PDF

Info

Publication number
TW201812419A
TW201812419A TW106123078A TW106123078A TW201812419A TW 201812419 A TW201812419 A TW 201812419A TW 106123078 A TW106123078 A TW 106123078A TW 106123078 A TW106123078 A TW 106123078A TW 201812419 A TW201812419 A TW 201812419A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
electrode
insulating layer
metal oxide
Prior art date
Application number
TW106123078A
Other languages
English (en)
Inventor
山崎舜平
羽持貴士
保坂泰靖
生內俊光
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201812419A publication Critical patent/TW201812419A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的一個實施方式的目的之一是提供生產率高的電晶體及其製造方法。在作為形成通道的半導體層使用金屬氧化物層的底閘極結構的電晶體中，在形成包含氮化矽的閘極絕緣層之後，在同一處理室內在包含氧的氛圍下連續地進行電漿處理。然後，形成金屬氧化物層。

Description

電晶體的製造方法及顯示裝置
本發明係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。此外，本發明的一個實施方式係關於一種半導體裝置、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、處理器、它們的驅動方法或它們的製造方法。尤其是，本發明的一個實施方式係關於一種包含金屬氧化物的半導體裝置、顯示裝置或發光裝置。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。顯示裝置、發光裝置、照明設備、電光裝置、半導體電路及電子裝置有時包括半導體裝置。
矽是已知用於電晶體的半導體層的材料之一。其中，根據用途使用非晶矽或多晶矽。例如，當將矽 應用於大型顯示裝置中的電晶體的半導體層時，較佳為使用已確立了大面積基板上的成膜技術的非晶矽。另外，當將矽應用於一起形成驅動電路及顯示部的高功能顯示裝置中的電晶體的半導體層時，較佳為使用可以製造具有高場效移動率的電晶體的多晶矽。
另外，近年來，作為用於電晶體的半導體層的材料，金屬氧化物之一種的氧化物半導體受到關注。例如，已知使用包含銦、鎵及鋅的非晶氧化物半導體的電晶體(參照專利文獻1)。
因為金屬氧化物之一種的氧化物半導體可以利用濺射法等形成，所以可以應用於大型顯示裝置中的電晶體的半導體層。此外，因為可以改良使用非晶矽的電晶體的生產裝置的一部分而利用，所以可以抑制生產投資。另外，使用金屬氧化物之一種的氧化物半導體的電晶體具有高場效移動率，因而可以實現一起形成驅動電路及顯示部的高性能顯示裝置。
此外，已知將金屬氧化物之一種的氧化物半導體用於半導體層的電晶體的非導通狀態下的洩漏電流極小。例如，已公開了應用使用氧化物半導體的電晶體的洩漏電流小的特性的低功耗CPU等(參照專利文獻2)。
[專利文獻1]日本專利申請公開第2006-165528號公報
[專利文獻2]日本專利申請公開第2012-257187號公報
本發明的一個實施方式的目的之一是提供一種電特性良好的電晶體。另外，本發明的一個實施方式的目的之一是提供一種電特性良好的電晶體的製造方法。另外，本發明的一個實施方式的目的之一是提供一種低功耗的電晶體。另外，本發明的一個實施方式的目的之一是提供一種低功耗的電晶體的製造方法。另外，本發明的一個實施方式的目的之一是提供一種高可靠性的電晶體。另外，本發明的一個實施方式的目的之一是提供一種高可靠性的電晶體的製造方法。另外，本發明的一個實施方式的目的之一是提供一種新穎的電晶體。另外，本發明的一個實施方式的目的之一是提供一種新穎的電晶體的製造方法。另外，本發明的一個實施方式的目的之一是提供一種包括這些電晶體中的至少一個的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。另外，從說明書、圖式、申請專利範圍等的記載除這些目的外的目的是顯然的，從而可以從說明書、圖式、申請專利範圍等的記載中衍生除這些目的外的目的。
本發明的一個實施方式是一種電晶體的製造方法，該方法包括：包括形成閘極電極的製程的第一製程；包括在閘極電極上形成閘極絕緣層的製程的第二製程；包括將閘極絕緣層的表面暴露於包含氧離子或者氧自由基的氛圍的製程的第三製程；包括在閘極絕緣層上形成 金屬氧化物層的製程的第四製程；以及包括在金屬氧化物層上形成源極電極及汲極電極的製程的第五製程，其中，閘極絕緣層包含矽及氮，並且，第二製程及第三製程在同一處理室內進行。
第二製程及第三製程較佳為在減壓氛圍下連續地進行。第三製程較佳為在包含氧的氛圍下進行的電漿處理。
上述金屬氧化物層能夠被用作氧化物半導體。該金屬氧化物層較佳為包含銦和鋅中的至少一個。該金屬氧化物層較佳為包含金屬基質複合材料。
本發明的一個實施方式是一種顯示裝置，該顯示裝置包括：藉由上述製造方法製造的電晶體；第一顯示元件；以及第二顯示元件，其中，第一顯示元件反射可見光，並且，第二顯示元件發射可見光。
藉由本發明的一個實施方式，可以提供一種電特性良好的電晶體。另外，藉由本發明的一個實施方式，可以提供一種電特性良好的電晶體的製造方法。另外，藉由本發明的一個實施方式，可以提供一種低功耗的電晶體。另外，藉由本發明的一個實施方式，可以提供一種低功耗的電晶體的製造方法。另外，藉由本發明的一個實施方式，可以提供一種高可靠性的電晶體。另外，藉由本發明的一個實施方式，可以提供一種高可靠性的電晶體的製造方法。另外，藉由本發明的一個實施方式，可以提供一種新穎的電晶體。另外，藉由本發明的一個實施方 式，可以提供一種新穎的電晶體的製造方法。另外，藉由本發明的一個實施方式，可以提供一種包括這些電晶體中的至少一個的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。另外，從說明書、圖式、申請專利範圍等的記載除這些效果外的效果是顯然的，從而可以從說明書、圖式、申請專利範圍等的記載中衍生除這些效果外的效果。
100‧‧‧電晶體
101‧‧‧基板
102‧‧‧電極
103‧‧‧絕緣層
104‧‧‧絕緣層
105‧‧‧絕緣層
106‧‧‧半導體層
108‧‧‧絕緣層
109‧‧‧絕緣層
110‧‧‧絕緣層
113‧‧‧絕緣層
121‧‧‧電極
181‧‧‧導電層
182‧‧‧金屬氧化物層
183‧‧‧金屬氧化物層
184‧‧‧導電層
185‧‧‧導電層
186‧‧‧導電層
187‧‧‧導電層
192‧‧‧電漿氛圍
193‧‧‧源氣體
194‧‧‧電漿氛圍
195‧‧‧源氣體
196‧‧‧電漿氛圍
225‧‧‧顯示元件
230‧‧‧像素
311‧‧‧電極
340‧‧‧液晶元件
360‧‧‧發光元件
在圖式中：圖1A至圖1C為說明電晶體的圖；圖2A和圖2B為說明電晶體的圖；圖3A至圖3C為說明電晶體的圖；圖4A至圖4D為說明電晶體的製造方法的圖；圖5A至圖5D為說明電晶體的製造方法的圖；圖6A至圖6C為說明電晶體的製造方法的圖；圖7A至圖7C為說明電晶體的製造方法的圖；圖8為說明電晶體的圖；圖9A至圖9C為說明電晶體的製造方法的圖；圖10A至圖10D為說明電晶體的製造方法的圖；圖11A至圖11C為說明顯示裝置的方塊圖及說明像素電路的電路圖；圖12A和圖12B為說明像素電路的電路圖； 圖13A和圖13B為說明驅動電路的方塊圖；圖14A至圖14C為說明本發明的一個實施方式的圖；圖15A和圖15B為說明本發明的一個實施方式的圖；圖16A、圖16B1和圖16B2為說明本發明的一個實施方式的圖；圖17為說明本發明的一個實施方式的圖；圖18A和圖18B為說明本發明的一個實施方式的圖；圖19為說明顯示裝置的圖；圖20為說明顯示裝置的圖；圖21為說明顯示裝置的圖；圖22為說明顯示模組的圖；圖23A至圖23G為說明電子裝置的圖；圖24A和圖24B為說明實施例的圖；圖25A和圖25B為說明實施例的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的通常知識者可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。注意，在以下說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而有時省略其重複說 明。
此外，為了容易理解發明，圖式等示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。例如，在實際的製程中，有時由於蝕刻等處理而層或光阻遮罩等非意圖性地被減薄，但是為了便於理解有時省略圖示。
另外，尤其是在俯視圖(也稱為平面圖)或立體圖等中，為了容易理解發明，有時省略部分組件的圖示。另外，有時省略部分隱藏線等的圖示。
另外，在兩個層彼此接觸且兩者的組成或結晶狀態等相似的情況下，有時無法明確地確認到兩者的介面。因此，在圖式等中，有時以虛線表示兩個層的介面。
本說明書等中的“第一”、“第二”等的序數詞是為了避免組件的混同而使用的，其並不表示製程順序或者層疊順序等的順序或次序。另外，關於本說明書等中不附加序數詞的用詞，為了避免組件的混同在申請專利範圍中有時對該用詞附加序數詞。注意，關於本說明書等中附加有序數詞的用詞，在申請專利範圍中有時對該用詞附加其他序數詞。注意，關於本說明書等中附加有序數詞的用詞，在申請專利範圍中有時省略序數詞。
另外，在本說明書等中，“電極”或“佈線”等的用詞不在功能上限定其組件。例如，有時將“電極”用作“佈線”的一部分，反之亦然。再者，“電極” 或“佈線”等的用詞還意味著多個“電極”或“佈線”被設置為一體的情況等。
另外，在本說明書等中，“上”或“下”不侷限於組件的位置關係為“正上”或“正下”且直接接觸的情況。例如，如果是“絕緣層A上的電極B”的表達，不需要必須在絕緣層A上直接接觸地設置電極B，還可以包括在絕緣層A與電極B之間包括其他組件的情況。
另外，由於“源極”及“汲極”的功能例如在採用不同極性的電晶體時或在電路工作中電流的方向變化時等，根據工作條件等而相互調換，因此很難限定哪個是“源極”哪個是“汲極”。因此，在本說明書中，“源極”及“汲極”可以互相調換。
另外，在本說明書等中，當明確地記載為“X與Y連接”時，在本說明書等中公開了如下情況：X與Y電連接的情況；X與Y在功能上連接的情況；以及X與Y直接連接的情況。因此，不侷限於圖式或文中所示的連接關係等規定的連接關係，圖式或文中所示的連接關係以外的連接關係也記載於圖式或文中。
另外，在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。因此，即便記載為“電連接”，在實際電路中有時存在沒有物理連接的部分而只是佈線延伸的情況。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道長度有時不限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於導通狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度不一定在所有的區域中成為相同的值。也就是說，一個電晶體的通道寬度有時不限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時實際上形成通道的區域中的通道寬度(以下，也稱為“實效通道寬度”)和電晶體的俯視圖所示的通道寬度(以下，也稱為“視在通道寬度”)不同。例如，在閘極電極覆蓋半導體層的側面的情況下，有時因為實效通道寬度大於視在通道寬度，所以不能忽略其影響。例如，在閘極電極覆蓋半導體的側面的微型電晶體中，有時形成在半導體的側面上的 通道形成區域的比例增高。在此情況下，實效通道寬度大於視在通道寬度。
在此情況下，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
於是，在本說明書中，有時將視在通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地表示“通道寬度”時，有時是指圍繞通道寬度或視在通道寬度。或者，在本說明書中，在簡單地表示“通道寬度”時，有時表示實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、視在通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度進行計算。在此情況下，有時成為與使用實效通道寬度進行計算時不同的值。
另外，半導體的“雜質”例如是構成半導體的主要成分之外的物質。例如，濃度小於0.1atomic%的元素可以說是雜質。當包含雜質時，有時半導體的DOS(Density of States：態密度)變高，載子移動率降低或結晶性降低等。
另外，在本說明書中，“平行”是指兩條直 線形成的角度為-10°以上且10°以下的狀態。因此，也包括角度為-5°以上且5°以下的情況。此外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”或“正交”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括角度為85°以上且95°以下的情況。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書等中，除非特別敘述，計數值或計量值“同一”、“相同”、“相等”或“均勻”等的情況包括±20%的變動作為誤差。
另外，在本說明書等中，當在利用光微影法形成光阻遮罩之後進行蝕刻製程(去除製程)時，在沒有特別說明的情況下，在蝕刻製程之後去除該光阻遮罩。
另外，在本說明書等中，高電源電位VDD(也稱為“VDD”或“H電位”)是指比低電源電位VSS(也稱為“VSS”或“L電位”)高的電源電位。另外，低電源電位VSS是指比高電源電位VDD低的電源電位。此外，也可以將接地電位(也稱為“GND”或“GND電位”)用作VDD或VSS。例如，在VDD是接地電位時，VSS是低於接地電位的電位，在VSS是接地電位時，VDD是高於接地電位的電位。
另外，根據情況或狀態，可以互相調換“膜”和“層”。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣 層”。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道形成區域，並且電流能夠藉由通道形成區域流過汲極與源極之間。注意，在本說明書等中，通道形成區域是指電流主要流過的區域。
另外，本說明書等所示的電晶體在沒有特別的說明的情況下為增強型(常關閉型)的場效應電晶體。此外，本說明書等所示的電晶體在沒有特別的說明的情況下為n通道電晶體。由此，其臨界電壓(也稱為“Vth”)在沒有特別的說明的情況下大於0V。
注意，在本說明書等中，包括背閘極的電晶體的Vth在沒有特別的說明的情況下是指背閘極的電位等於源極或閘極的電位時的Vth。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態或遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指以源極基準時的閘極與源極間的電壓(以下，稱為“Vg”)低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vg高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是Vg低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vg。因此，“電晶體的關態電流為I以下”有時指存在使電晶體的關態電流成為I以下的Vg的值。電晶體的關態電流有時是指預定的Vg中的關閉狀態、預定的範圍內的Vg中的關閉狀態或能夠獲得充分被降低的關態電流的Vg中的關閉狀態等時的關態電流。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的Vth為0.5V，Vg為0.5V時的汲極電流為1×10-9A，Vg為0.1V時的汲極電流為1×10-13A，Vg為-0.5V時的汲極電流為1×10-19A，Vg為-0.8V時的汲極電流為1×10-22A。在Vg為-0.5V時或在Vg為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在該電晶體的汲極電流為1×10-22A以下的Vg，因此有時稱該電晶體的關態電流為1×10-22A以下。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫(RT：Room Temperature)、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃以上且35℃以下的溫度)下的關態電流。“電晶體的關態電流為I以下”有時是指在RT、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置等的可靠性的溫度下或者在包括該電晶體 的半導體裝置等被使用的溫度(例如，5℃以上且35℃以下的溫度)下存在使電晶體的關態電流成為I以下的Vg的值。
電晶體的關態電流有時取決於以源極為基準時的汲極與源極間的電壓(以下，也稱為“Vd”)。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vd為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的Vd，或者，有時表示包括該電晶體的半導體裝置等所使用的Vd下的關態電流。“電晶體的關態電流為I以下”有時是指：在Vd為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保證包括該電晶體的半導體裝置等的可靠性的Vd或包括該電晶體的半導體裝置等所使用的Vd下，存在使電晶體的關態電流成為I以下的Vg的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時的流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，金屬氧化物(metal oxide)是指廣義上的金屬的氧化物。金屬氧化物被分類 為氧化物絕緣體、氧化物導電體(包括透明氧化物導電體)和氧化物半導體(Oxide Semiconductor，也可以簡稱為OS)等。例如，在將金屬氧化物用於電晶體的活性層的情況下，有時將該金屬氧化物稱為氧化物半導體。換言之，在金屬氧化物具有放大作用、整流作用及開關作用中的至少一個時，可以將該金屬氧化物稱為金屬氧化物半導體(metal oxide semiconductor)，簡稱為OS。另外，可以將OS FET稱為包含金屬氧化物或氧化物半導體的電晶體。
此外，在本說明書等中，有時將包含氮的金屬氧化物也稱為金屬氧化物(metal oxide)。此外，也可以將包含氮的金屬氧化物稱為金屬氧氮化物(metal oxynitride)。
此外，在本說明書等中，有時記載CAAC(c-axis aligned crystal)或CAC(cloud-aligned composite)。注意，CAAC是指結晶結構的一個例子，CAC是指功能或材料構成的一個例子。
此外，在本說明書等中，CAC-OS或CAC-metal oxide在材料的一部分中具有導電性的功能，在材料的另一部分中具有絕緣性的功能，作為材料的整體具有半導體的功能。此外，在將CAC-OS或CAC-metal oxide用於電晶體的活性層的情況下，導電性的功能是使被用作載子的電子(或電洞)流過的功能，絕緣性的功能是不使被用作載子的電子流過的功能。藉由導電性的功能和絕緣性的 功能的互補作用，可以使CAC-OS或CAC-metal oxide具有開關功能(控制開啟/關閉的功能)。藉由在CAC-OS或CAC-metal oxide中使各功能分離，可以最大限度地提高各功能。
此外，在本說明書等中，CAC-OS或CAC-metal oxide包括導電性區域及絕緣性區域。導電性區域具有上述導電性的功能，絕緣性區域具有上述絕緣性的功能。此外，在材料中，導電性區域和絕緣性區域有時以奈米粒子級分離。另外，導電性區域和絕緣性區域有時在材料中不均勻地分佈。此外，有時觀察到其邊緣模糊而以雲狀連接的導電性區域。
此外，在CAC-OS或CAC-metal oxide中，導電性區域和絕緣性區域有時以0.5nm以上且10nm以下，較佳為0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC-metal oxide由具有不同能帶間隙的成分構成。例如，CAC-OS或CAC-metal oxide由具有起因於絕緣性區域的寬隙的成分及具有起因於導電性區域的窄隙的成分構成。在該結構中，當使載子流過時，載子主要在具有窄隙的成分中流過。此外，具有窄隙的成分與具有寬隙的成分互補作用，與具有窄隙的成分聯動地在具有寬隙的成分中載子流過。因此，在將上述CAC-OS或CAC-metal oxide用於電晶體的通道形成區域時，在電晶體的導通狀態中可以得到高電流驅動力，亦即大通態電流(on-state current)及高場效移動率。
就是說，也可以將CAC-OS或CAC-metal oxide稱為基質複合材料(matrix composite)或金屬基質複合材料(metal matrix composite)。
金屬氧化物之一種的氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體例如有CAAC-OS(c-axis aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
CAAC-OS具有c軸配向性，其多個奈米晶在a-b面方向上連結而結晶結構具有畸變。注意，畸變是指在多個奈米晶連結的區域中晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分。
雖然奈米晶基本上是六角形，但是並不侷限於正六角形，有不是正六角形的情況。此外，在畸變中有時具有五角形或七角形等晶格排列。另外，在CAAC-OS的畸變附近觀察不到明確的晶界(grain boundary)。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：在a-b面方向上的氧原子排列的低密度或因金屬元素被取代而使原子間的鍵合距離產生變化等。
CAAC-OS有具有層狀結晶結構(也稱為層狀結構)的傾向，在該層狀結晶結構中層疊有包含銦及氧的 層(下面稱為In層)和包含元素M、鋅及氧的層(下面稱為(M，Zn)層)。另外，銦和元素M彼此可以取代，在用銦取代(M，Zn)層中的元素M的情況下，也可以將該層表示為(In，M，Zn)層。另外，在用元素M取代In層中的銦的情況下，也可以將該層表示為(In，M)層。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的奈米晶之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。a-like OS包含空洞或低密度區域。也就是說，a-like OS的結晶性比nc-OS及CAAC-OS的結晶性低。
金屬氧化物之一種的氧化物半導體具有各種結構及各種特性。用於本發明的一個實施方式的氧化物半導體也可以包括非晶氧化物半導體、多晶氧化物半導體、a-like OS、nc-OS、CAAC-OS中的兩種以上。另外，也可以包括CAC-OS。
實施方式1
參照圖式對本發明的一個實施方式的電晶體100進行說明。
<電晶體100的結構實例>
圖1A為電晶體100的平面圖。圖1B為圖1A中的點劃線X1-X2所示的部分的剖面圖。圖1C為圖1A中的點劃線Y1-Y2所示的部分的剖面圖。
電晶體100為底閘極型電晶體的一種。電晶體100包括電極102、絕緣層104、氧化物層104a、半導體層106(半導體層106_1及半導體層106_2)、電極107a(電極107a_1、電極107a_2及電極107a_3)、電極107b(電極107b_1、電極107b_2及電極107b_3)、絕緣層108、絕緣層109、絕緣層110及電極121。
電極102設置在基板101上。絕緣層104覆蓋電極102。氧化物層104a有時在絕緣層104表面的組成發生變化時形成。因此，可以說氧化物層104a實質上是絕緣層104的一部分。半導體層106設置在氧化物層104a上。另外，電極102和半導體層106包括隔著絕緣層104彼此重疊的區域。
電極107a及電極107b設置在絕緣層104上。另外，電極107a包括與半導體層106的一部分重疊的區域，電極107b包括與半導體層106的其他的一部分重疊的區域。
絕緣層108覆蓋電極107a、電極107b及半導體層106。絕緣層109設置在絕緣層108上。絕緣層110設置在絕緣層109上。
在本實施方式中，示出絕緣層108與絕緣層109的兩層結構，但是本發明的一個實施方式不侷限於此。例如，也可以為包括絕緣層108或絕緣層109任一的單層結構或者三層以上的疊層結構。
電極121設置在絕緣層110上。電極121包括隔著半導體層106與電極102重疊的區域。電極121也可以設置在絕緣層109與絕緣層110之間。
圖1A示出電晶體100的通道長度L與通道寬度W。電晶體100的通道長度L是在俯視圖中半導體層106與電極102重疊的區域中的電極107a與電極107b之間的距離。電晶體100的通道長度W是在俯視圖中半導體層106與電極102重疊的區域中的電極107a與電極107b的彼此對置的部分的長度。
在圖1B及圖1C中，半導體層106為半導體層106_1與半導體層106_2的兩層，但是本發明的一個實施方式不侷限於此。例如，如圖2A的電晶體100a所示，半導體層106可以為單層。另外，如圖2B的電晶體100b所示，半導體層106可以為半導體層106_1、半導體層106_2及半導體層106_3的三層。半導體層106也可以為四層以上的疊層。注意，圖2A及圖2B為相當於圖1B的剖面圖。電晶體100a及電晶體100b除了半導體層106的結構以外具有與電晶體100同樣的結構。
半導體層106_3可以使用與半導體層106_1或者半導體層106_2同樣的材料及方法形成。
另外，如圖3A的電晶體100c所示，有時不設置電極121。電晶體100c具有從電晶體100去除電極121的結構。另外，如圖3B所示，也可以在電極121及絕緣層110上設置具有平坦表面的絕緣層113。另外，如圖3C的電晶體100d所示，也可以在電極121與絕緣層110之間設置絕緣層113。電晶體100d的其他的結構與電晶體100的結構相同。圖3A、圖3B及圖3C為相當於圖1B的剖面圖。
[閘極電極及背閘極電極]
電極102及電極121都可以被用作閘極電極。在將電極102和電極121中的一個稱為“閘極電極”的情況下，將另一個稱為“背閘極電極”。在將電極102和電極121中的一個稱為“閘極”的情況下，將另一個稱為“背閘極”。有時將閘極電極稱為“前閘極電極”。同樣地，有時將閘極稱為“前閘極”。
例如，在圖1A至圖1C所示的電晶體100中，當將電極102稱為“閘極電極”時，將電極121稱為“背閘極電極”。當將電極121用作“閘極電極”時，可以認為電晶體100是頂閘極型電晶體的一種。有時將電極102和電極121中的一個稱為“第一閘極電極”，將另一個稱為“第二閘極電極”。
一般而言，閘極電極及背閘極電極使用導電層形成。閘極電極和背閘極電極以夾著半導體層的通道形成區域的方式配置。當具有這種結構時，可以用從被用作 閘極電極的電極102產生的電場及從被用作背閘極電極的電極121產生的電場電圍繞電晶體100所包括的半導體層106。可以將從閘極電極及背閘極電極產生的電場電圍繞形成通道的半導體層的電晶體的結構稱為Surrounded channel(S-channel)結構。
背閘極電極可以具有與閘極電極同樣的功能。背閘極電極的電位可以與閘極電極相等，也可以為接地電位或任意電位。另外，藉由使背閘極電極的電位不跟閘極電極聯動而獨立地變化，可以改變電晶體的臨界電壓。
如上所述，電極102及電極121都可被用作閘極電極。因此，絕緣層104、絕緣層108、絕緣層109及絕緣層110可被用作閘極絕緣層。
藉由以中間夾有半導體層106的方式設置電極102及電極121並將電極102及電極121的電位設定為相同，半導體層106中的載子流動的區域在膜厚度方向上更加擴大，所以載子移動量增加。其結果是，電晶體的通態電流增大，並且場效移動率也增高。
因此，可以製造相對於佔有面積具有較大的通態電流的電晶體。亦即，可以相對於所要求的通態電流縮小電晶體的佔有面積。因此，可以實現積體度高的半導體裝置。
另外，由於閘極電極及背閘極電極使用導電層形成，因此具有防止在電晶體的外部產生的電場影響到 形成通道的半導體層的功能(尤其是針對靜電等的電場遮蔽功能)。藉由將俯視時的背閘極電極形成得比半導體層大並由背閘極電極覆蓋半導體層，可以提高電場遮蔽功能。
因為電極102及電極121具有屏蔽來自外部的電場的功能，所以產生在電極121的上方和電極102的下方的帶電粒子等電荷不影響到半導體層106的通道形成區域。其結果是，可以抑制應力測試(例如，對閘極施加負電壓的NGBT(Negative Gate Bias-Temperature)應力測試(也稱為“NBT”或“NBTS”)所導致的電特性劣化。此外，電極102及電極121能夠遮蔽汲極電極所產生的電場以防止該電場影響到半導體層。因此，可以抑制起因於汲極電壓的變動而發生的通態電流的上升電壓的變動。另外，上述效果在電極102及電極121被供應電位時明顯。
另外，與不包括背閘極電極的電晶體相比，包括背閘極電極的電晶體的對閘極施加正電壓的PGBT(Positive Gate Bias-Temperature)應力測試(也稱為“PBT”或“PBTS”)前後的臨界電壓的變動也小。
NGBT及PGBT等BT應力測試是加速試驗的一種，它可以在短時間內評估由於長時間的使用而產生的電晶體的特性變化(隨時間變化)。尤其是，BT應力測試前後的電晶體的臨界電壓的變動量是用於檢查可靠性的重要指標。在BT應力測試前後，臨界電壓的變動量越少，電晶體的可靠性則越高。
另外，藉由包括電極102及電極121且將電極102及電極121設定為相同電位，臨界電壓的變動量得到降低。因此，多個電晶體之間的電特性的不均勻也同時被降低。
另外，在光從背閘極電極一側入射時，藉由使用具有遮光性的導電膜形成背閘極電極，能夠防止光從背閘極電極一側入射到半導體層。由此，能夠防止半導體層的光劣化，並防止電晶體的臨界電壓漂移等電特性劣化。
電極107a和電極107b中的一個被用作源極電極和汲極電極中的一個。電極107a和電極107b中的另一個被用作源極電極和汲極電極中的另一個。
[基板]
對用於基板101的材料沒有太大的限制。可以根據使用目的來考慮透光性的有無或是否具有能夠承受加熱處理的程度的耐熱性等而決定。作為基板101，除了可以使用玻璃基板和陶瓷基板以外，還可以使用具有能夠承受本製程的處理溫度的耐熱性的撓性基板等。在基板不需要具有透光性的情況下，可以使用不鏽鋼合金等的金屬基板的表面上設置有絕緣層的基板。作為玻璃基板，例如可以使用如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等的無鹼玻璃基板。除此之外，還可以使用石英基板、藍寶石基板等。
此外，作為基板101，可以使用如下玻璃基板：第3代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第4代(680mm×880mm或730mm×920mm)、第5代(1100mm×1300mm)、第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm或2450mm×3050mm)及第10代(2950mm×3400mm)等。
當作為基板101使用撓性基板時，可以在撓性基板上直接製造電晶體和電容器等，也可以在其他製造基板上製造電晶體和電容器等，然後將其剝離並轉置到撓性基板上。為了將電晶體和電容器等從製造基板剝離並轉置到撓性基板上，較佳為在製造基板與電晶體和電容器等之間設置剝離層。
作為撓性基板，例如可以使用金屬、合金、樹脂、玻璃或其纖維等。用作基板101的撓性基板的線性膨脹係數越低，因環境而發生的變形越得到抑制，所以是較佳的。用作基板101的撓性基板例如較佳為使用線性膨脹係數為1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料。
作為用於撓性基板的樹脂材料，例如可以舉出聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、聚四氟乙烯(PTFE)、聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯、芳族聚醯 胺、環氧類樹脂及丙烯酸類樹脂等。
作為基板101，也可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺為材料的化合物半導體基板等。此外，也可以使用SOI基板或者在半導體基板上設置有應變電晶體或FIN型電晶體等半導體元件的基板等。另外，也可以使用可用於高電子移動率電晶體(HEMT：High Electron Mobility Transistor)的砷化鎵、砷化鋁鎵、砷化銦鎵、氮化鎵、磷化銦、矽鍺等。也就是說，基板101不侷限於簡單的支撐基板，也可以是形成有電晶體等其他裝置的基板。此時，根據本發明的電晶體的閘極、源極和汲極中的至少一個可以與上述裝置電連接。
[絕緣層]
作為絕緣層104、絕緣層108、絕緣層109及絕緣層110採用選自如下無機材料的單層或疊層：氮化鋁、氧化鋁、氮氧化鋁、氧氮化鋁、氧化鎂、氮化矽、氧化矽、氮氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、鋁矽酸鹽等。另外，也可以使用混合有氧化物材料、氮化物材料、氧氮化物材料、氮氧化物材料中的多種的材料。
在本說明書中，氮氧化物是指氮含量大於氧含量的化合物。另外，氧氮化物是指氧含量大於氮含量的化合物。各元素的含量例如可以使用拉塞福背散射能譜分 析(RBS：Rutherford Backscattering Spectrometry)等來測量。
尤其是，絕緣層104及絕緣層110較佳為使用不易透過雜質的絕緣材料形成。例如，作為不易透過雜質的絕緣材料，可以舉出氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿、氧化鉭、氮化矽等。
藉由作為絕緣層104使用不易透過雜質的絕緣材料，可以防止雜質從基板101一側擴散到半導體層106而可以提高電晶體的可靠性。藉由作為絕緣層110使用不易透過雜質的絕緣材料，可以防止雜質從絕緣層110的上方擴散到半導體層106而可以提高電晶體的可靠性。
另外，作為絕緣層104和絕緣層110較佳為使用不容易使氧擴散和/或不容易吸收氧的絕緣材料。藉由作為絕緣層104和絕緣層110使用不容易使氧擴散和/或不容易吸收氧的絕緣材料，可以防止氧的向外擴散。
作為絕緣層104和絕緣層110可以採用多個由上述材料形成的絕緣層的疊層。
為了防止半導體層106中的氫濃度增加，較佳為降低絕緣層中的氫濃度。尤其較佳為降低與半導體層106接觸的絕緣層的與半導體層106之間的介面附近的氫濃度。在本實施方式中，例如較佳為降低絕緣層104及絕緣層108的氫濃度。明確而言，絕緣層中的利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測 得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下。
絕緣層108和絕緣層109中的至少一個較佳為使用藉由加熱釋放氧的絕緣層形成。明確而言，較佳為採用如下絕緣層：在以該絕緣層的表面溫度為100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理進行的熱脫附譜分析(TDS：Thermal Desorption Spectroscopy)中，換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為1.0×1019atoms/cm3以上，更佳為1.0×1020atoms/cm3以上。另外，在本說明書等中，將藉由加熱釋放的氧稱為“過量氧”。
此外，尤其是，當作為半導體層106使用金屬氧化物之一種的氧化物半導體時，接觸於半導體層106的絕緣層中的缺陷量較佳為少。典型的是，藉由電子自旋共振(ESR：Electron Spin Resonance)測得的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。當絕緣層中的缺陷多時，有時氧鍵合到該缺陷而減少過量氧。
尤其是，接觸於使用金屬氧化物之一種的氧化物半導體的層的絕緣層較佳為使用起因於氮氧化物(NOX：X大於0且2以下，典型的是NO或者NO2)的態密度低的絕緣層。作為上述絕緣層，可以使用氮氧化物的釋放量少的氧氮化矽層或氮氧化物的釋放量少的氧氮化鋁層 等。氮氧化物的釋放量少的絕緣層是在熱脫附譜分析中氨釋放量比氮氧化物的釋放量多的層，典型的是氨的釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。注意，該氨的釋放量為在絕緣層的表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理中的釋放量。
氮氧化物在金屬氧化物層及絕緣層中形成能階。該能階位於金屬氧化物的能隙中。當氮氧化物到達絕緣層與金屬氧化物層的介面時，有時該能階在絕緣層一側俘獲電子。其結果是，被俘獲的電子留在絕緣層與金屬氧化物層的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，上述起因於氮氧化物的態密度有時會形成在金屬氧化物層的價帶頂的能量(EV_OS)與金屬氧化物層的導帶底的能量(EC_OS)之間。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣層所包含的氮氧化物與絕緣層所包含的氨起反應，由此絕緣層所包含的氮氧化物減少。因此，在絕緣層與金屬氧化物層的介面不容易俘獲電子。
尤其是，藉由作為接觸於金屬氧化物層的絕緣層使用上述絕緣層，可以降低電晶體的臨界電壓的漂移等，從而可以降低電晶體的電特性變動。
另外，包含多量的氮化物材料的絕緣層為不 容易透過雜質的絕緣層。然而，目前為止，在將被用作半導體的金屬氧化物層設置在包含多量的氮化物材料的絕緣層上的情況下，電晶體難以獲得良好的電特性。另一方面，藉由使用本說明書等所示的本發明的一個實施方式，即使在包含多量的氮化物材料的絕緣層上設置金屬氧化物層，電晶體也可以獲得良好的電特性。例如，即使在氮化矽層上設置金屬氧化物層，電晶體也可以獲得良好的電特性。
包含過量氧的絕緣層可以對絕緣層進行氧添加處理來形成。作為氧添加處理，可以進行離子植入法、離子摻雜法或電漿浸沒離子佈植技術等。氧添加處理可以使用氧化性氛圍下的加熱處理、電漿處理或反向濺射處理等進行。在氧化性氛圍下的電漿處理中例如較佳為使用包括使用微波的用來產生高密度電漿的電源的裝置。或者，也可以設置對基板一側施加RF(Radio Frequency：射頻)的電源。藉由使用高密度電漿，可以生成高密度氧自由基。另外，藉由對基板一側施加RF，可以將由高密度電漿生成的氧自由基高效地引入物件的層中。或者，也可以在進行惰性氛圍下的電漿處理之後，為填補脫離的氧而進行氧化性氛圍下的電漿處理。藉由使用反向濺射處理添加氧，可以期待樣本表面的洗滌效果。然而，根據處理條件，有時在樣本表面上產生損傷。作為用來添加氧的氣體，可以使用16O2或18O2等氧氣體、一氧化二氮氣體或臭氧氣體等。在本說明書中，將添加氧的處理還稱為“氧摻 雜處理”。
另外，“氧化性氛圍”是指包含10ppm以上的氧、臭氧或氮化氧等氧化性氣體的氛圍。此外，“惰性氛圍”是指包含小於10ppm的上述氧化性氣體且還填充有氮或稀有氣體的氛圍。
另外，當進行氧摻雜處理時，半導體層的結晶性有時提高。另外，當進行氧摻雜處理時，有時可以去除物件的層中的氫或水等雜質。換言之，可以將“氧摻雜處理”稱為“雜質去除處理”。尤其是，藉由作為氧摻雜處理進行減壓且氧化性氛圍下的包含氧的電漿處理，物件的絕緣層或半導體層中的有關氫及水的鍵合被切斷。因此，物件的層中的氫及水變為容易脫離的狀態。因此，當利用電漿處理進行氧摻雜處理時，較佳為一邊加熱一邊進行電漿處理。或者，較佳為在電漿處理之後進行加熱處理。另外，在加熱處理之後進行電漿處理，然後再次進行加熱處理，由此可以降低物件的層中的雜質濃度。
另外，絕緣層113較佳為具有使起因於電晶體等的凹凸等平坦化的功能。用於絕緣層113的材料是絕緣材料即可。因此，絕緣層113可以使用上述無機材料或者有機材料形成。例如，作為絕緣層113，除了上述無機材料以外，還可以使用聚醯亞胺、丙烯酸類樹脂、苯并環丁烯類樹脂、聚醯胺、環氧類樹脂等具有耐熱性的有機樹脂(有機材料)。除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻 璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣層來形成絕緣層113。
矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂還可以具有有機基(例如烷基或芳基)或氟基作為取代基。此外，有機基也可以具有氟基。
對絕緣層113的形成方法沒有特別的限制，根據其材料可以利用濺射法、SOG法、旋塗法、浸塗法、噴塗法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)等。藉由將絕緣層113的燒制製程兼作其他加熱處理製程，能夠高效地製造電晶體。
另外，也可以對絕緣層113的表面進行化學機械拋光(CMP：Chemical Mechanical Polishing)處理(也稱為“CMP處理”)。藉由進行CMP處理，可以降低絕緣層113的表面的凹凸，由此可以提高後面形成的絕緣層和導電層的覆蓋性。另外，也可以對絕緣層104、絕緣層108、絕緣層109及絕緣層110進行CMP處理。
[導電層]
作為用來形成電極102、電極107a_1、電極107a_2、電極107a_3、電極107b_1、電極107b_2、電極107b_3及電極121等導電層的導電材料，可以使用包含選自鋁(Al)、鉻(Cr)、鐵(Fe)、銅(Cu)、銀(Ag)、金(Au)、鉑(Pt)、鉭(Ta)、鎳(Ni)、鈦(Ti)、 鈷(Co)、鉬(Mo)、鎢(W)、鉿(Hf)、釩(V)、鈮(Nb)、錳(Mn)、鎂(Mg)、鋯(Zr)和鈹(Be)等中的一種以上的金屬元素的材料。另外，也可以使用以包含磷等雜質元素的多晶矽為代表的導電率高的半導體、鎳矽化物等矽化物。
另外，作為導電材料，也可以使用Cu-X合金(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。使用Cu-X合金形成的層可以以濕蝕刻製程進行加工，從而可以抑制製造成本。
另外，也可以使用包含上述金屬元素和氧的導電材料。另外，也可以使用包含上述金屬元素和氮的導電材料。例如，可以使用氮化鈦、氮化鉭等包含氮的導電材料。另外，也可以使用銦錫氧化物(ITO：Indium Tin Oxide)、銦鋅氧化物、銦鎵鋅氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、包含氧化矽的銦錫氧化物。此外，也可以使用包含氮的銦鎵鋅氧化物。
另外，也可以層疊多個由上述材料形成的導電層。例如，可以使用組合包含上述金屬元素的材料與包含氧的導電材料的疊層結構。此外，可以使用組合包含上述金屬元素的材料與包含氮的導電材料的疊層結構。此外，可以使用組合包含上述金屬元素的材料、包含氧的導電材料與包含氮的導電材料的疊層結構。
在本實施方式中，雖然示出電極107a及電極 107b都是三層的例子，但是本發明的一個實施方式不侷限於此。電極107a及電極107b可以分別具有單層結構、二層結構或者四層以上的疊層結構。
在為了降低電極107a及電極107b的電阻而將銅用於電極107a及電極107b的情況下，較佳為在電極107a與半導體層106之間設置不容易使銅擴散的導電材料。另外，較佳為在電極107b與半導體層106之間設置不容易使銅擴散的導電材料。銅容易在半導體層中擴散，因此有可能使半導體裝置的工作不穩定而大幅度地降低良率。藉由在包含銅的佈線或電極與半導體層之間設置不容易使銅擴散的導電材料，可以提高電晶體100的可靠性。
作為不容易使銅擴散的導電材料，例如，可以舉出鎢、鈦、鉭等其熔點比銅高的金屬材料或該金屬材料的氮化物材料等。另外，也可以用這些導電材料覆蓋包含銅的電極或佈線。藉由用不容易使銅擴散的導電材料覆蓋或包圍包含銅的佈線或電極，可以進一步提高電晶體100的可靠性。
另外，藉由將具有藉由加熱處理吸收氫的功能的導電材料用於電極107a及電極107b的與半導體層106接觸的區域，可以利用後面的加熱處理降低半導體層106中的氫濃度。作為具有吸收氫的功能的導電材料的例子，可以舉出鈦、銦鋅氧化物或包含氧化矽的銦錫氧化物等。
[半導體層]
作為半導體層106，可以使用非晶半導體、微晶半導體、多晶半導體等形成。例如，可以使用非晶矽或微晶鍺等。另外，也可以使用碳化矽、砷化鎵、金屬氧化物、氮化物半導體等的化合物半導體或有機半導體等。
尤其是，作為半導體層106較佳為使用金屬氧化物之一種的氧化物半導體。由於金屬氧化物的能帶間隙為2eV以上，當作為半導體層106使用金屬氧化物時，可以實現關態電流極小的電晶體。另外，作為形成有通道的半導體層使用金屬氧化物的電晶體(也稱為“OS電晶體”)的源極與汲極間的絕緣耐壓高。由此，可以提供可靠性良好的電晶體。另外，可以提供輸出電壓大且高耐壓的電晶體。另外，可以提供可靠性良好的半導體裝置等。另外，可以提供輸出電壓大且高耐壓的半導體裝置。
金屬氧化物較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，除此之外，還可以包含元素M(M為鋁、鎵、釔、銅、釩、鈹、硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢和鎂等中的一種或多種)。
較佳為將載子密度低的金屬氧化物層用於半導體層106。在降低金屬氧化物層的載子密度的情況下，可以降低金屬氧化物層中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。例如，將金屬氧化物層的載子密度設定為低於8×1011/cm3，較佳為低 於1×1011/cm3，更佳為低於1×1010/cm3且1×10-9/cm3以上。
此外，高純度本質或實質上高純度本質的金屬氧化物層的缺陷態密度低，所以有時其陷阱態密度也降低。
此外，被金屬氧化物層的陷阱態俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在使用陷阱態密度高的金屬氧化物層的OS電晶體的電特性不穩定。
因此，為了使OS電晶體的電特性穩定，降低金屬氧化物層中的雜質濃度是有效的。為了降低金屬氧化物層中的雜質濃度，較佳為還降低附近的層中的雜質濃度。作為雜質有氫、鹼金屬、鹼土金屬。
當金屬氧化物層包含鹼金屬或鹼土金屬時，有時形成缺陷態而形成載子。因此，使用包含鹼金屬或鹼土金屬的金屬氧化物層作為半導體層的電晶體容易具有常導通特性。由此，較佳為降低金屬氧化物層中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的金屬氧化物層中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
包含在金屬氧化物層中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的金屬氧化物層作為半導體層的電 晶體容易具有常導通特性。由此，較佳為儘可能減少金屬氧化物層中的氫。明確而言，在金屬氧化物層中，使藉由SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質充分得到降低的金屬氧化物層用於電晶體的通道形成區域，可以對電晶體賦予穩定的電特性。
當利用濺射法形成半導體層106時，為了降低微粒數，較佳為使用包含銦的靶材。另外，當使用元素M的原子個數比高的氧化物靶材時，靶材的導電性有可能下降。當使用包含銦的靶材時，可以提高靶材的導電率，容易進行DC放電、AC放電，因此容易在大面積基板上進行成膜。因此，可以提高半導體裝置的生產率。
當利用濺射法形成半導體層106時，可以將靶材的原子數比設定為In：M：Zn為1：1：0.5、1：1：1、1：1：1.2、1：1：2、1：3：2、1：3：4、1：4：4、3：1：1、3：1：2、3：1：4、4：2：4.1、5：1：6、5：1：7等。
當利用濺射法形成半導體層106時，形成之後的膜的原子數比有時與靶材的原子數比不一致。尤其是，形成之後的膜中的鋅的原子數比有時小於靶材中的鋅的原子數比。明確而言，該鋅的原子數比有時為靶材中的鋅的原子數比的40atomic%以上且90atomic%以下左右。
半導體層106_1例如使用能隙大的金屬氧化物。半導體層106_1的能隙例如為2.5eV以上且4.2eV以下，較佳為2.8eV以上且3.8eV以下，更佳為3eV以上且3.5eV以下。
另外，如圖1B、圖1C及圖2B所示，在半導體層106為二層或三層的情況下，半導體層106可以為結晶結構或材料構成等不同的金屬氧化物的疊層。例如，可以將CAC-OS用於半導體層106_1，可以將CAAC-OS用於半導體層106_2和/或半導體層106_3。
半導體層106_2較佳為使用包含半導體層106_1的構成元素中的一種以上的金屬元素的材料形成。同樣地，半導體層106_3較佳為使用包含半導體層106_1的構成元素中的一種以上的金屬元素的材料形成。藉由使用這種材料，可以使半導體層106_3與半導體層106_1之間的介面以及半導體層106_2與半導體層106_1之間的介面不容易產生介面能階。由此，不容易發生介面中的載子的散射及俘獲，而可以提高電晶體的場效移動率。另外，還可以減少電晶體的臨界電壓的不均勻。因此，可以實現具有良好的電特性的半導體裝置。
另外，在半導體層106_1是In-M-Zn氧化物(包含In、元素M和Zn的氧化物)，並且半導體層106_3及半導體層106_2也是In-M-Zn氧化物的情況下，當將半導體層106_3及半導體層106_2的原子數比設定為In：M：Zn=x1：y1：z1，並且將半導體層106_1的原子數比設定 為In：M：Zn=x2：y2：z2時，較佳為選擇y1/x1大於y2/x2的半導體層106_3、半導體層106_2及半導體層106_1。更佳的是，選擇y1/x1為y2/x2的1.5倍以上的半導體層106_3、半導體層106_2及半導體層106_1。進一步較佳的是，選擇y1/x1為y2/x2的2倍以上的半導體層106_3、半導體層106_2及半導體層106_1。進一步較佳的是，選擇y1/x1為y2/x2的3倍以上的半導體層106_3、半導體層106_2及半導體層106_1。此時，如果在半導體層106_1中y2為x2以上就可以使電晶體具有穩定的電特性，所以是較佳的。但是，當y2為x2的5倍以上時，電晶體的場效移動率會下降，因此y2較佳為小於x2的5倍。藉由作為半導體層106_3及半導體層106_2採用上述結構，可以使半導體層106_3及半導體層106_2成為與半導體層106_1相比不容易產生氧缺陷的層。
另外，在半導體層106_3是In-M-Zn氧化物的情況下，當In和M的總和為100atomic%時，較佳為：In低於50atomic%，M高於50atomic%，更佳為：In低於25atomic%，M高於75atomic%。此外，在半導體層106_1是In-M-Zn氧化物的情況下，當In和M的總和為100atomic%時，較佳為：In高於25atomic%，M低於75atomic%，更佳為：In高於34atomic%，M低於66atomic%。此外，在半導體層106_2是In-M-Zn氧化物的情況下，當In和M的總和為100atomic%時，較佳為：In低於50atomic%，M高於50atomic%，更佳為：In低於25atomic%，M高於75atomic%。另外，半導體層106_2也 可以使用與半導體層106_3相同的種類的氧化物。
例如，作為包含In或Ga的半導體層106_3及包含In或Ga的半導體層106_2，可以採用使用其原子數比為In：Ga：Zn=1：3：2、1：3：4、1：3：6、1：4：5、1：6：4或1：9：6等的靶材形成的In-Ga-Zn氧化物、使用其原子數比為In：Ga=1：9或7：93等的靶材形成的In-Ga氧化物。另外，作為半導體層106_1，例如可以採用使用其原子數比為In：Ga：Zn=1：1：1或3：1：2等的靶材形成的In-Ga-Zn氧化物。半導體層106_3、半導體層106_1及半導體層106_2的原子數比都作為誤差包括上述原子數比的±20%的變動。
作為半導體層106_1較佳為使用其電子親和力大於半導體層106_3及半導體層106_2的氧化物。例如，作為半導體層106_1使用如下氧化物，該氧化物的電子親和力比半導體層106_3及半導體層106_2大0.07eV以上且1.3eV以下，較佳為大0.1eV以上且0.7eV以下，更佳為大0.15eV以上且0.4eV以下。電子親和力是指真空能階和導帶底之間的能量差。
銦鎵氧化物的電子親和力小，其氧阻擋性高。因此，半導體層106_2較佳為包含銦鎵氧化物。鎵原子的比率[Ga/(In+Ga)]例如為70%以上，較佳為80%以上，更佳為90%以上。
但是，半導體層106_3和/或半導體層106_2也可以是氧化鎵。例如，當作為半導體層106_3使用氧化鎵時，可以降低在電極102與半導體層106之間產生的洩漏電 流。亦即，可以減少電晶體100的關態電流。
此時，若被施加閘極電壓，通道則形成在半導體層106_3、半導體層106_1和半導體層106_2當中的電子親和力最大的半導體層106_1中。
為了對OS電晶體賦予穩定的電特性，較佳為降低用於半導體層的金屬氧化物層中的雜質及氧缺陷而實現高純度本質化，至少使半導體層106_1成為本質或實質上本質的氧化物半導體層。另外，較佳為至少使半導體層106_1中的通道形成區域成為本質或實質上本質的金屬半導體層。
[成膜方法]
用來形成絕緣層、電極或佈線的導電層或半導體層等可以利用濺射法、旋塗法、化學氣相沉積(CVD：Chemical Vapor Deposition)法(包括熱CVD法、有機金屬CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、電漿增強CVD(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、高密度電漿CVD(HDPCVD：High density plasma CVD)法、減壓CVD(LPCVD：low pressure CVD)法、常壓CVD(APCVD：atmospheric pressure CVD)等)、原子層沉積(ALD：Atomic Layer Deposition)法、電漿輔助原子層沉積(PAALD：Plasma Assist Atomic Layer Deposition)法或分子束磊晶(MBE：Molecular Beam Epitaxy)法、脈衝雷射沉積(PLD：Pulsed Laser Deposition)法、浸塗法、噴塗法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)形成。
電漿CVD法可以以RT以上且400℃以下的較低的溫度得到高品質的膜。在利用不使用電漿的諸如MOCVD法、ALD法或熱CVD法等的成膜方法的情況下，在被形成面不容易產生損傷。例如，包括在半導體裝置中的佈線、電極、元件(電晶體、電容器等)等有時因從電漿接收電荷而會產生電荷積聚(charge up)。此時，有時由於所累積的電荷而使包括在半導體裝置中的佈線、電極、元件等受損傷。另一方面，在採用不使用電漿的成膜方法的情況下，因為不發生這種電漿損傷，所以能夠提高半導體裝置的良率。此外，不發生成膜時的電漿損傷，所以能夠得到缺陷較少的膜。
不同於從靶材等被釋放的粒子沉積的成膜方法，CVD法及ALD法是因被處理物表面的反應而形成膜的成膜方法。因此，利用CVD法及ALD法形成的膜不易受被處理物的形狀的影響，而具有良好的步階覆蓋性。尤其是，藉由ALD法形成的膜具有良好的步階覆蓋性和厚度均勻性，所以ALD法適合用於覆蓋縱橫比高的開口的表面的情況等。但是，ALD法的沉積速度比較慢，所以有時較佳為與沉積速度快的CVD法等其他成膜方法組合而使用。
CVD法及ALD法可以藉由調整源氣體的流量比控制所得到的膜的組成。例如，當使用CVD法及ALD法 時，可以藉由調整源氣體的流量比形成任意組成的膜。此外，例如，當使用CVD法及ALD法時，可以藉由一邊形成膜一邊改變源氣體的流量比來形成其組成連續變化的膜。在一邊改變源氣體的流量比一邊形成膜時，因為可以省略傳送及調整壓力所需的時間，所以與使用多個處理室進行成膜的情況相比可以使其成膜時所需的時間縮短。因此，有時可以提高半導體裝置的生產率。
注意，在利用ALD法進行成膜的情況下，作為材料氣體較佳為使用不包含氯的氣體。
另外，在利用濺射法形成金屬氧化物的情況下，在濺射裝置的處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對金屬氧化物來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。成膜溫度較佳為RT以上且500℃以下，更佳為RT以上且300℃以下，進一步較佳為RT以上且200℃以下。
另外，需要進行濺射氣體的高度純化。例如，作為用作濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此可以儘可能地防止水分等混入金屬氧化物。
此外，在利用濺射法形成絕緣層、導電層或 半導體層等的情況下，藉由使用包含氧的濺射氣體，可以將氧供應到被形成層中。在濺射氣體所包含的氧較多時，供應到被形成層的氧容易變多。
<電晶體100的製造方法實例>
參照圖4A至圖7B對圖1A至圖1C所示的電晶體100的製造方法實例進行說明。圖4A至圖7B所示的剖面圖相當於圖1A中的點劃線X1-X2所示的部分的剖面。
[製程1：電極102的形成]
首先，在基板101上形成用來形成電極102的導電層181(參照圖4A)。在本實施方式中，作為基板101使用鋁硼矽酸鹽玻璃。另外，在本實施方式中，作為導電層181利用濺射法形成厚度為100nm的鎢層。
[製程2]
接著，形成光阻遮罩(未圖示)。光阻遮罩可以適當地利用光微影法、印刷法、噴墨法等形成。當利用印刷法或噴墨法形成光阻遮罩時，不使用光罩，因此可以減少製造成本。
隔著光罩對感光光阻劑照射光，使用顯影液去除感光部分(或非感光部分)的光阻劑，由此可以利用光微影法形成光阻遮罩。作為對感光光阻劑照射的光，可以舉出KrF準分子雷射、ArF準分子雷射、EUV(Extreme Ultraviolet：極紫外)光等。此外，也可以利用在基板與投影透鏡之間填滿液體(例如，水)而進行曝光的液浸技術(liquid immersion technique)。另外，也可以使用電子束或離子束代替上述光。當使用電子束或離子束時，不需要光罩。
以該光阻遮罩為遮罩選擇性地去除導電層181的一部分來形成電極102(參照圖4B)。導電層181可以利用乾蝕刻法或濕蝕刻法等去除。另外，也可以利用乾蝕刻法和濕蝕刻法的兩者。
在去除導電層181的一部分之後，去除光阻遮罩。光阻遮罩可以藉由利用灰化等乾蝕刻法或使用專用剝離液等的濕蝕刻法去除。此外，也可以利用乾蝕刻法和濕蝕刻法的兩者。
另外，較佳為將電極102的側面的剖面形狀形成為錐形形狀。電極102的側面的錐角θ較佳為20°以上且小於90°，更佳為30°以上且小於80°，進一步較佳為40°以上且小於70°。注意，“錐角θ”表示在從具有錐形形狀的層的剖面(與基板表面垂直的面)的方向觀察時由該層的側面和底面所形成的角度。
藉由對電極102的側面賦予錐形形狀，可以防止形成在其上的層的斷開，而可以提高覆蓋性。另外，藉由將電極102的側面形成為錐形形狀，可以緩和電極102的上端部的電場集中。然而，當錐角θ過小時，電晶體的微型化有可能變得困難。另外，當錐角θ過小時，開口的尺 寸或佈線寬度等的不均勻有可能變大。
另外，也可以將電極102的側面形成為階梯形狀。藉由將側面形成為階梯狀，可以防止形成在其上的層的斷開，而可以提高覆蓋性。除了電極102的側面以外，藉由將各層的端部形成為錐形形狀或階梯形狀，可以防止覆蓋該層的層斷裂的現象(斷開)，可以實現良好的覆蓋性。
[製程3：絕緣層104的形成]
接著，形成絕緣層104(參照圖4C)。在本實施方式中，絕緣層104具有第一氮化矽層、第二氮化矽層及第三氮化矽層的三層結構。該三層結構例如可以以如下條件形成。
可以在如下條件下形成厚度為50nm的第一氮化矽層：例如，作為源氣體使用流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體以及流量為100sccm的氨氣體，向PECVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為300nm的第二氮化矽層：例如，作為源氣體使用流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體以及流量為2000sccm的氨氣體，向PECVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應 2000W的功率。
可以在如下條件下形成厚度為50nm的第三氮化矽層：例如，作為源氣體使用流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體以及流量為100sccm的氨氣體，向PECVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽層、第二氮化矽層及第三氮化矽層時的基板溫度設定為RT以上且350℃以下。
藉由作為絕緣層104採用上述三層結構，例如在作為電極102使用包含銅等的導電層的情況下，能夠發揮如下效果。
第一氮化矽層可以抑制銅元素從電極102擴散。第二氮化矽層具有釋放氫的功能，可以提高用作閘極絕緣層的絕緣層的耐壓。第三氮化矽層是氫的釋放量少且可以防止從第二氮化矽層釋放的氫擴散的層。
[製程4：氧電漿處理]
在形成絕緣層104之後，以不暴露於大氣的方式將絕緣層104暴露於包含氧的電漿氛圍192(參照圖4D)。例如，在停止供應用來形成絕緣層104的材料氣體之後，將流量300sccm的氧氣體供應到處理室內，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源供應3000W的功 率，進行10秒至60秒左右的電漿處理。
將在包含多量的氧的氛圍下進行的電漿處理稱為“氧電漿處理”。藉由進行氧電漿處理，氧離子和/或氧自由基等使絕緣層104的表面氧化而形成氧化物層104a。因此，氧化物層104a可以說實質上是絕緣層104的一部分。藉由在絕緣層104的表面上設置氧化物層104a，可以降低絕緣層104表面的氫濃度，而可以降低絕緣層104表面的能階密度。
氧化物層104a較佳為在形成絕緣層104之後在與絕緣層104相同的處理室內連續地形成。藉由在形成絕緣層104之後，在同一處理室內連續地形成氧化物層104a，可以提高電晶體的生產率。因此，可以降低電晶體的生產成本。
作為用於氧電漿處理的氣體，可以使用氧、臭氧或氮化氧等包含氧的氧化性氣體。尤其是，作為用於氧電漿處理的氣體，較佳為使用氧或臭氧。注意，在氧電漿處理中，也可以添加稀有氣體。藉由進行添加稀有氣體的氧電漿處理，可以降低絕緣層104表面及表面附近的氫或碳等雜質。例如，可以使用包含氧和氬的氣體進行氧電漿處理。另外，當在形成氧化物層104a之後在其他的處理室內進行氧電漿處理等時，也較佳為進行添加稀有氣體的氧電漿處理。尤其是，當在絕緣層104的表面非意圖地被暴露於大氣等之後進行氧電漿處理時，較佳為進行添加稀有氣體的氧電漿處理。
另外，氧化物層104a除了藉由氧電漿處理之外，也可以藉由氧化性氛圍下的加熱處理形成。注意，氧化物層104a較佳為藉由氧電漿處理等發生多量的氧離子和/或氧自由基等的處理形成。
[製程5：半導體層106的形成]
接著，依次形成金屬氧化物層182和金屬氧化物層183(參照圖5A)。在形成金屬氧化物層182之前，也可以進行氧電漿處理。
作為金屬氧化物層182，較佳為使用銦鋅氧化物、使用原子數比為In：Ga：Zn=5：1：7的靶材形成的銦鎵鋅氧化物或使用原子數比為In：Ga：Zn=4：2：4.1的靶材形成的銦鎵鋅氧化物等。
在本實施方式中，作為金屬氧化物層182，使用原子數比為In：Ga：Zn=4：2：4.1的靶材藉由濺射法形成銦鎵鋅氧化物。作為濺射氣體，使用氧或氧與稀有氣體的混合氣體。在本實施方式中，作為濺射氣體使用氧流量比為10%的氧與氬的混合氣體。另外，將基板溫度控制為130℃，將處理室內的壓力控制為0.6Pa，對處理室供應2500W的功率，由此形成厚度為20nm的金屬氧化物層。
當在濺射氣體的氧流量比為0%以上且30%以下，較佳為5%以上且20%以下的條件下進行成膜時，可以形成氧缺乏型金屬氧化物層。使用氧缺乏型金屬氧化物層作為半導體層的電晶體可以獲得較高的場效移動率。
另外，作為金屬氧化物層183，較佳為使用使用原子數比為In：Ga：Zn=5：1：7、In：Ga：Zn=4：2：4.1或者In：Ga：Zn=1：1：1.2等的靶材形成的銦鎵鋅氧化物等。
另外，作為金屬氧化物層183，較佳為使用結晶性高的金屬氧化物層。例如，作為金屬氧化物層183較佳為使用CAAC-OS。例如，在後面進行的用來形成電極107a及電極107b的蝕刻製程中，有時露出的金屬氧化物層被蝕刻而受到損傷。結晶性高的金屬氧化物層不容易在該蝕刻製程中被蝕刻。藉由作為金屬氧化物層183使用結晶性高的金屬氧化物層，可以降低在該蝕刻製程中金屬氧化物層所受到的損傷。因此，可以提高電晶體的可靠性。
在本實施方式中，作為金屬氧化物層183使用CAAC-OS。明確而言，作為金屬氧化物層183，例如，利用濺射法使用其原子數比為In：Ga：Zn=4：2：4.1的靶材形成銦鎵鋅氧化物。另外，作為濺射氣體使用氧或者氧與稀有氣體的混合氣體。用來形成金屬氧化物層183的濺射氣體的氧流量比較佳為70%以上，更佳為80%以上，進一步較佳為100%。藉由提高濺射氣體的氧比率(流量比)，可以提高金屬氧化物層的結晶性。在本實施方式中，作為濺射氣體使用氧比率為100%的氣體。另外，將基板溫度控制為130℃，將處理室內的壓力控制為0.6Pa，對處理室供應2500W的功率，由此形成厚度為25nm的金屬氧化物層。
另外，在形成金屬氧化物層182和/或金屬氧化物層183時，有時濺射氣體所包含的氧的一部分被供應到下方的層。濺射氣體所包含的氧越多，供應到下方的層的氧也越增加。被供應的氧的一部分與被供應層中殘留的氫起反應而成為水，在後面的加熱處理中釋放出來。如此，可以降低被供應層中的氫濃度。另外，藉由增加被供應層中的過量氧，可以在後面的加熱處理中對金屬氧化物層182(將成為半導體層106_1)供應氧。
注意，藉由在形成金屬氧化物層183之後引入雜質元素，可以改變電晶體100的臨界電壓。雜質元素可以藉由利用離子植入法、離子摻雜法、電漿浸沒離子佈植技術或者使用包含雜質元素的氣體的電漿處理等來引入。
在形成金屬氧化物層183之後，可以進行加熱處理，也可以進行氧摻雜處理。可以多次進行加熱處理和氧摻雜處理。
加熱處理以150℃以上且低於基板的應變點，較佳為200℃以上且500℃以下，更佳為250℃以上且400℃以下的溫度進行。處理時間不超過24小時。由於超過24小時的加熱處理會導致生產率的降低，所以不宜的。
加熱處理可以使用電爐、RTA裝置等進行。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱時間。另外，加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空 氣)或稀有氣體(氬、氦等)的氛圍下進行。較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。
此外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱處理。由此，可以在使金屬氧化物層中的氫、水等脫離的同時將氧供應到金屬氧化物層中。其結果是，可以減少金屬氧化物層中的氧缺陷。
[製程6]
接著，藉由光微影法形成光阻遮罩(未圖示)。以該光阻遮罩為遮罩，選擇性地去除金屬氧化物層182的一部分和金屬氧化物層183的一部分，來形成島狀半導體層106_1及島狀半導體層106_2(參照圖5B)。
在形成半導體層106_1及半導體層106_2之後，可以進行加熱處理，也可以進行氧摻雜處理。可以反復進行加熱處理和氧摻雜處理。另外，如圖2B所示，在半導體層106為三層的情況下，可以在形成半導體層106_1至半導體層106_3之後進行加熱處理，也可以進行氧摻雜處理。可以反復進行加熱處理和氧摻雜處理。
[製程7：電極107a、電極107b的形成]
接著，依次形成導電層184及導電層185(參照圖5C)。由於導電層184與半導體層106接觸，因此較佳為使用具有藉由加熱處理吸收氫的功能的導電材料。藉由作為 導電層184使用這種材料，可以藉由後面的加熱處理降低半導體層106中的氫濃度。作為具有吸收氫的功能的導電材料的例子，可以舉出鈦、銦鋅氧化物和添加有矽的銦錫氧化物等。
在本實施方式中，作為導電層184形成厚度為30nm的鈦層，作為導電層185藉由濺射法形成厚度為200nm的銅層。
[製程8]
接著，藉由光微影法形成光阻遮罩(未圖示)。以該光阻遮罩為遮罩，選擇性地去除導電層185的一部分，來形成電極107a_2及電極107b_2(參照圖5D)。
導電層185可以利用乾蝕刻法或濕蝕刻法等去除。另外，也可以利用乾蝕刻法和濕蝕刻法的兩者。
[製程9]
接著，形成導電層186(參照圖6A)。在本實施方式中，作為導電層186形成厚度為50nm的鈦層。
[製程10]
接著，藉由光微影法形成光阻遮罩(未圖示)。以該光阻遮罩為遮罩，選擇性地去除導電層184的一部分及導電層186的一部分，來形成電極107a_1、電極107a_3、電極107b_1及電極107b_3(參照圖6B)。由此，形成電極 107a及電極107b。
導電層184及導電層185可以利用乾蝕刻法或濕蝕刻法等去除。另外，也可以利用乾蝕刻法和濕蝕刻法的兩者。
另外，當利用乾蝕刻法去除導電層184的一部分及導電層185的一部分時，有時蝕刻氣體的殘留成分等的雜質元素會附著於露出的半導體層106_2或絕緣層104(氧化物層104a)。例如，當作為蝕刻氣體使用氯類氣體時，氯等有可能會附著。當作為蝕刻氣體使用烴類氣體時，碳或氫等有可能會附著。
因此，較佳為減少附著於半導體層106_2及絕緣層104(氧化物層104a)的露出表面上的雜質元素。例如，可以藉由使用氫氟酸或磷酸等酸的洗滌處理、使用臭氧等的洗滌處理或使用紫外線等的洗滌處理來減少該雜質。另外，也可以進行使用氧化性氣體的電漿處理。例如，也可以進行使用一氧化二氮氣體的電漿處理。藉由進行該電漿處理，可以減少附著於露出的表面上的雜質元素。此外，還可以得到去除有機物的效果。此外，也可以組合多個洗滌處理。另外，可以組合洗滌處理與電漿處理。在本實施方式中，進行使用0.85%磷酸水溶液的洗滌處理。
[製程11：絕緣層108、絕緣層109的形成]
接著，依次形成絕緣層108和絕緣層109(參照圖 6C)。絕緣層108和絕緣層109較佳為以不暴露於大氣的方式連續地形成。
絕緣層108較佳為包含過量氧的絕緣層。絕緣層108的厚度可以為5nm以上且150nm以下，較佳為5nm以上且50nm以下。另外，藉由作為絕緣層108使用能夠透過氧的絕緣層，可以將後面形成的絕緣層109所包含的氧移動到半導體層106。
例如，作為絕緣層108，例如可以使用利用PECVD法形成的氧氮化矽層。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷氣體、乙矽烷氣體、丙矽烷氣體、氟化矽烷氣體等。作為氧化性氣體，有一氧化二氮氣體、二氧化氮氣體等。另外，將上述氧化性氣體的流量設定為沉積性氣體的流量的20倍以上且5000倍以下，較佳為40倍以上且100倍以下。
在本實施方式中，作為絕緣層108，形成厚度為30nm的氧氮化矽層。明確而言，在如下條件下利用PECVD法形成氧氮化矽層：基板溫度為220℃；作為源氣體使用流量為50sccm的矽烷氣體及流量為2000sccm的一氧化二氮氣體；處理室內的壓力為20Pa；並且供應到平行平板電極的高頻功率為13.56MHz、100W。
絕緣層109較佳為包含過量氧的絕緣層。絕緣層109的厚度可以為30nm以上且500nm以下，較佳為50nm以上且400nm以下。
此外，較佳為使絕緣層109中的缺陷量較少，典型的是，藉由ESR測得的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣層109與絕緣層108相比離半導體層106更遠，所以絕緣層109的缺陷密度也可以高於絕緣層108。
作為絕緣層109使用藉由PECVD法形成的氧化矽層或氧氮化矽層等。例如，在如下條件下形成氧化矽層或氧氮化矽層：將安裝在PECVD設備中的被進行了真空排氣的處理室內的基板的溫度保持為180℃以上且400℃以下，將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並且對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
當形成絕緣層109時，在具有上述壓力的處理室內供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高。亦即，處理室內的氧自由基增加，促進源氣體的氧化。因此，所形成的絕緣層109中的氧含量超過化學計量組成。
另外，在以上述基板溫度形成的絕緣層中，由於矽與氧的鍵合力較弱，因此，在後面的製程中的加熱處理中絕緣層中的氧的一部分脫離。其結果是，被脫離的氧的一部分被供應到半導體層106。
在本實施方式中，作為絕緣層109，形成厚度為400nm的氧氮化矽層。明確而言，在如下條件下利用PECVD法形成氧氮化矽層：基板溫度為220℃；作為源氣體使用流量為160sccm的矽烷氣體及流量為4000sccm的一氧化二氮氣體；處理室內的壓力為200Pa；並且供應到平行平板電極的高頻功率為13.56MHz、1500W。
在絕緣層109的形成製程中，絕緣層108被用作半導體層106的保護層。因此，可以在減少對半導體層106造成的損傷的同時使用功率密度高的高頻功率形成絕緣層109。
另外，在絕緣層109的形成條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣層109中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣層，其中藉由ESR測得的起因於矽懸空鍵的g=2.001處出現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。其結果是，能夠提高電晶體的可靠性。
[製程12]
接著，在惰性氛圍下進行加熱處理，由此降低包含在絕緣層108及絕緣層109中的氫或水分等雜質。另外，也可以在減壓下進行加熱處理，而不供應惰性氣體等的氣體。在本實施方式中，在氮氛圍中以350℃進行1小時的加熱處理。另外，也可以在該加熱處理之後連續地進行氧摻雜處 理。
[製程13：絕緣層110的形成]
接著，形成絕緣層110(參照圖7A)。如上所述，絕緣層110較佳為使用不容易透過雜質的絕緣材料形成。另外，絕緣層110較佳為使用氧不容易擴散的絕緣材料形成。絕緣層110的厚度可以為5nm至200nm。
在本實施方式中，作為絕緣層110形成氮化矽層。可以在如下條件下形成厚度為100nm的氮化矽層：例如，作為源氣體使用流量為50sccm的矽烷氣體、流量為5000sccm的氮氣體以及流量為100sccm的氨氣體，向PECVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應1000W的功率。
[製程14：電極121的形成]
接著，形成導電層187(參照圖7B)。在本實施方式中，作為導電層187形成厚度為100nm的包含氧化矽的銦錫氧化物層。
[製程15]
接著，藉由光微影法形成光阻遮罩(未圖示)。以該光阻遮罩為遮罩，選擇性地去除導電層187的一部分，來形成電極121(參照圖7C)。
導電層184及導電層185可以利用乾蝕刻法或濕蝕刻法等去除。另外，也可以利用乾蝕刻法和濕蝕刻法的兩者。
在形成電極121之後，在氮氛圍中以250℃進行1小時的加熱處理。
[製程16：絕緣層113的形成]
另外，如圖3B所示，也可以在電晶體100的上方設置具有平坦表面的絕緣層113。例如，塗佈液狀丙烯酸類樹脂，在氮氛圍中，以250℃進行1小時的燒制。燒制溫度或燒制時間等取決於絕緣層113的材料。絕緣層113具有足以能夠獲得平坦表面的厚度即可。例如，絕緣層113的最厚的部分的厚度為0.5μm以上且3.0μm以下即可。
作為絕緣層113可以使用感光樹脂材料。當在絕緣層113中設置開口等的情況下，藉由使用感光樹脂材料可以省略光阻遮罩的形成等的製程。
在形成絕緣層113之後，可以進行加熱處理。例如，可以在氮氛圍中以250℃進行1小時的加熱處理。
<變形例子>
參照圖8至圖10D對具有與電晶體100不同結構的電晶體100e進行說明。圖8至圖10D為相當於圖1B的剖面圖。注意，為了避免重複說明，主要對與電晶體100不同之處進行說明。
[電晶體100e的結構]
圖8示出電晶體100e的通道長度方向的剖面圖。電晶體100e的與電晶體100不同之處在於包括絕緣層103及絕緣層105。絕緣層103設置在基板101及電極102上，絕緣層104設置在絕緣層103上。另外，絕緣層105設置在絕緣層104上。因此，半導體層106設置在絕緣層105上。
絕緣層103、絕緣層104及絕緣層105可以被用作閘極絕緣層。另外，絕緣層103及絕緣層105可以使用與絕緣層104、絕緣層108、絕緣層109及絕緣層110相同的材料及方法形成。
絕緣層103及絕緣層105較佳為使用不容易透過雜質的絕緣材料形成。例如，在電極102具有鈦與銅的疊層結構的情況等作為電極102使用包含銅的材料的情況下，較佳為將不容易透過銅等金屬元素的絕緣材料用於絕緣層103。另外，在絕緣層105的下方存在包含多量的氫等雜質的層的情況下，較佳為將不容易透過氫等雜質的絕緣材料用於絕緣層105。
尤其是，在作為電極102使用包含銅的材料的情況下，如果電極102受到電漿損傷等，銅元素等雜質有可能從電極102擴散。因此，絕緣層103較佳為以不使用電漿或不容易造成電漿損傷的方法形成。絕緣層103例如較佳為使用ALD法或者PAALD法等形成。絕緣層103的厚度可以為1nm以上且10nm以下，較佳為2nm以上且小於 10nm。
絕緣層103的厚度也可以為10nm以上。注意，ALD法及PAALD法等的沉積速度慢，所以不適合生產率的提高。因此，在形成絕緣層103之後，使用沉積速度快的PECVD法等形成絕緣層104。如此，可以提高電晶體的生產率。
當在形成絕緣層104之前用絕緣層103覆蓋電極102時，在利用PECVD法形成絕緣層104時電極102不容易產生電漿損傷。藉由用絕緣層103覆蓋電極102，可以防止金屬元素從電極102擴散。絕緣層104的厚度可以為100nm以上且800nm以下，較佳為200nm以上且500nm以下。
絕緣層105較佳為包含氧的絕緣層。當絕緣層包含氧時，容易降低絕緣層中的氫量。另外，當絕緣層包含氧時，容易降低絕緣層表面的能階密度。絕緣層105的厚度可以為1nm以上且10nm以下，較佳為2nm以上且小於10nm。絕緣層105的厚度也可以為10nm以上。
[電晶體100e的製造方法實例]
對電晶體100e的製造方法實例進行說明。首先，到上述製程2為止進行與電晶體100的製造方法同樣的製程。
[製程A1：絕緣層103的形成]
接著，形成絕緣層103。在本實施方式中，作為絕緣 層103，藉由PAALD法形成氮化矽層。
首先，將設置有電極102的基板101引入到被減壓的處理室內。引入之後，將基板溫度保持為RT以上且450℃以下，較佳為150℃以上且450℃以下，更較佳為200℃以上且350℃以下。然後，對處理室內供應源氣體193(參照圖9A)。圖9A示出對引入設置有電極102的基板101之後的處理室內供應源氣體193的狀態。
作為源氣體193，使用矽烷(SiH4)氣體、乙矽烷(Si2H6)氣體或者丙矽烷(Si3H8)氣體等。另外，也可以對源氣體193追加惰性氣體(典型的是氬或氮等)。
在本實施方式中，將基板溫度設定為220℃，對處理室供應作為源氣體193的流量為100sccm的矽烷(SiH4)氣體5分鐘。供應源氣體193時的處理室內的壓力為40Pa。當對處理室供應源氣體193時，源氣體193的一部分沉積於電極102及基板101的表面上，形成沉積層193a。在本實施方式中，作為沉積層193a沉積矽烷。
接著，停止源氣體193的供應。然後，將處理室內的源氣體193從處理室排出(參照圖9B)。
接著，將氮氣體和氧氣體中的一個或兩個供應到處理室，由此生成包含氮和氧中的一個或兩個的電漿氛圍194(參照圖9C)。
在本實施方式中，對處理室供應氮氣體，生成包含氮的電漿氛圍194。將在包含多量的氮的氛圍下進 行的電漿處理稱為“氮電漿處理”。藉由進行氮電漿處理，沉積層193a與氮起反應而形成絕緣層103。在本實施方式中，作為絕緣層103形成氮化矽層。
另外，當對處理室供應氮氣體與氧氣體的混合氣體來生成電漿氛圍194時，作為絕緣層103形成氧氮化矽層或者氮氧化矽層。
[製程A2：絕緣層104的形成]
接著，形成絕緣層104(參照圖10A)。絕緣層104以與上述製程3同樣地進行即可。
在本實施方式中，在製程A2中藉由PECVD法形成氮化矽層的單層。例如，可以在如下條件下形成厚度為300nm的絕緣層104：例如，將基板溫度設定為350℃，作為源氣體使用流量為200sccm的矽烷氣體、流量為2000sccm的氮氣體以及流量為2000sccm的氨氣體，向PECVD設備的處理室內供應該源氣體，將處理室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
[製程A3：絕緣層105的形成]接著，形成絕緣層105。在本實施方式中，作為絕緣層105藉由PAALD法形成氧化矽層。製程A3可以與製程A1同樣地進行。
在本實施方式中，將基板溫度設定為220℃，對處理室供應作為源氣體195的流量為100sccm的矽烷 (SiH4)氣體5分鐘。供應源氣體195時的處理室內的壓力為40Pa(參照圖10B)。圖10B示出對引入設置有電極102的基板101之後的處理室內供應源氣體195的狀態。
當對處理室供應源氣體195時，源氣體195的一部分沉積於絕緣層104的表面上，形成沉積層195a。在本實施方式中，作為沉積層195a沉積矽烷。
接著，停止源氣體195的供應。接著，將源氣體195從處理室排出(參照圖10C)。
接著，對處理室供應氧氣體，生成包含氧的電漿氛圍196(參照圖10D)。如上所述，將在包含多量的氧的氛圍下進行的電漿處理稱為“氧電漿處理”。藉由進行氧電漿處理，沉積層195a與氧起反應而形成絕緣層105。在本實施方式中，作為絕緣層105形成氧化矽層。
另外，在製程A1至製程A3中較佳為以不暴露於大氣的方式連續地進行。另外，製程A1至製程A3較佳為在同一處理室內連續地進行。藉由以不暴露於大氣的方式連續地形成絕緣層103至絕緣層105，可以實現電特性良好的電晶體。另外，藉由在同一處理室內連續地形成絕緣層103至絕緣層105，可以提高電晶體的生產率。
以後的製程可以與上述製程5以後同樣地進行即可。另外，絕緣層105可以使用氮化矽形成，然後進行氧摻雜處理等。
本實施方式可以與其他實施方式等所記載的結構適當地組合而實施。
實施方式2
在本實施方式中，作為使用本說明書等中公開的電晶體的半導體裝置的例子對顯示裝置進行說明。
<顯示裝置1>
對可以使用上述電晶體的顯示裝置的例子進行說明。圖11A是說明顯示裝置500的結構實例的方塊圖。
圖11A所示的顯示裝置500包括驅動電路511、驅動電路521及顯示區域531。另外，有時將驅動電路511及驅動電路521總稱為“驅動電路”或“週邊驅動電路”。
例如可以將驅動電路521用作掃描線驅動電路。另外，例如可以將驅動電路511用作信號線驅動電路。此外，也可以在隔著顯示區域531與驅動電路511相對的位置設置某種電路。此外，也可以在隔著顯示區域531與驅動電路521相對的位置設置某種電路。
另外，圖11A所示的顯示裝置500包括大致彼此平行地設置且由驅動電路521控制電位的p條佈線535以及大致彼此平行地設置且由驅動電路511控制電位的q條佈線536(p及q都是1以上的自然數)。顯示區域531包括配置為矩陣狀的多個像素532。像素532包括像素電路534及顯示元件。
藉由將三個像素532用作一個像素，可以實現 全彩色顯示。三個像素532分別控制紅色光、綠色光或藍色光的透射率、反射率或發光光量等。另外，由三個像素532控制的光的顏色不侷限於紅色、綠色、藍色的組合，也可以是黃色、青色、洋紅色。
另外，除了控制紅色光、綠色光、藍色光的像素之外還可以追加控制白色光的像素532並將四個像素532用作一個像素。藉由追加控制白色光的像素532，可以提高顯示區域的亮度。另外，藉由增加用作一個像素的像素532的個數且適當地組合紅色、綠色、藍色、黃色、青色及洋紅色，可以擴大能夠再現的色域。
當將像素配置為1920×1080的矩陣狀時，可以實現以所謂全高清(也稱為“2K解析度”、“2K1K”或“2K”等)的解析度能夠顯示的顯示裝置500。另外，例如，當將像素配置為3840×2160的矩陣狀時，可以實現以所謂超高清(也稱為“4K解析度”、“4K2K”或“4K”等)的解析度能夠顯示的顯示裝置500。另外，例如，當將像素配置為7680×4320的矩陣狀時，可以實現以所謂超高清(也稱為“8K解析度”、“8K4K”或“8K”等)的解析度能夠顯示的顯示裝置500。藉由增加像素，也可以實現以16K或32K的解析度進行顯示的顯示裝置500。
第g行的佈線535_g(g為1以上且p以下的自然數)與顯示區域531中配置在p行q列的多個像素532中的配置於g行的q個像素532電連接。另外，第h列的佈線536_h(h為1以上且q以下的自然數)與配置於p行q列的像素532 中的配置於h列的p個像素532電連接。
[顯示元件]
顯示裝置500可以採用各種方式或具有各種顯示元件。作為顯示元件的例子，可以舉出其對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示媒體，如EL(電致發光)元件(有機EL元件、無機EL元件或包含有機物及無機物的EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、GLV(柵光閥)、使用MEMS(微機電系統)的顯示元件、DMD(數位微鏡裝置)、DMS(數位微快門)、MIRASOL(註冊商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等。此外，作為顯示元件，也可以使用量子點。
作為使用EL元件的顯示裝置的例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有FED(場致發射顯示器)或SED(Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)方式平面型顯示器等。作為使用量子點的顯示裝置的例子，有量子點顯示器等。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯 示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用電子墨水、電子粉流體(註冊商標)或電泳元件的顯示裝置的例子，有電子紙等。顯示裝置也可以為PDP(電漿顯示器)。顯示裝置也可以為視網膜掃描型成像裝置。另外，也可以為使用Micro-LED的顯示裝置。
注意，當實現半透射型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。此時也可以將SRAM等記憶體電路設置在反射電極下方。由此，可以進一步降低功耗。
注意，當使用LED時，也可以在LED的電極或氮化物半導體下配置石墨烯或石墨。石墨烯或石墨也可以為層疊有多個層的多層膜。如此，藉由設置石墨烯或石墨，可以更容易地在其上形成氮化物半導體，如具有結晶的n型GaN半導體層等。並且，在其上設置具有結晶的p型GaN半導體層等，由此能夠構成LED。另外，也可以在石墨烯或石墨與具有結晶的n型GaN半導體層之間設置AlN層。此外，LED所包括的GaN半導體層也可以藉由MOCVD形成。注意，也可以藉由設置石墨烯，以濺射法形成LED所包括的GaN半導體層。
圖11B、圖11C、圖12A和圖12B示出能夠用於像素532的電路結構實例。
[發光顯示裝置用像素電路的例子]
圖11B所示的像素電路534包括電晶體461、電容器463、電晶體468和電晶體464。另外，圖11B所示的像素電路534與能夠用作顯示元件的發光元件469電連接。
可以將OS電晶體用作電晶體461、電晶體468及電晶體464。尤其是，較佳為將OS電晶體用作電晶體461。
電晶體461的源極和汲極中的一個與佈線536_h電連接。再者，電晶體461的閘極與佈線535_g電連接。從佈線536_h供應視訊信號。
電晶體461具有控制對節點465寫入視訊信號的功能。
電容器463的一對電極中的一個與節點465電連接，另一個與節點467電連接。另外，電晶體461的源極和汲極中的另一個與節點465電連接。
電容器463具有保持寫入節點465中的資料的儲存電容器的功能。
電晶體468的源極和汲極中的一個與電位供應線VL_a電連接，另一個與節點467電連接。並且，電晶體468的閘極與節點465電連接。
電晶體464的源極和汲極中的一個與電位供應線V0電連接，另一個與節點467電連接。並且，電晶體464的閘極與佈線535_g電連接。
發光元件469的陽極和陰極中的一個與電位供 應線VL_b電連接，另一個與節點467電連接。
作為發光元件469，例如可以使用有機電致發光元件(也稱為有機EL元件)等。但是，發光元件469不限定於此，例如也可以使用由無機材料構成的無機EL元件。
例如，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
在包括圖11B的像素電路534的顯示裝置500中，藉由驅動電路521依次選擇各行的像素532，使電晶體461及電晶體464成為導通狀態以將視訊信號寫入節點465。
資料被寫入到節點465的像素532在電晶體461及電晶體464成為關閉狀態時變為保持狀態。再者，根據寫入到節點465的資料的電位，來控制流過電晶體468的源極與汲極之間的電流量，並且，發光元件469以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
另外，也可以如圖12A所示地使用具有背閘極的電晶體作為電晶體461、電晶體464及電晶體468。在圖12A所示的電晶體461及電晶體464中，閘極與背閘極電連接。因此，閘極與背閘極一直為相同電位。另外，電晶體468的背閘極與節點467電連接。因此，背閘極與節點467一直為相同電位。
可以將上述電晶體用作電晶體461、電晶體468及電晶體464中的至少一個。
[液晶顯示裝置用像素電路的例子]
圖11C所示的像素電路534包括電晶體461、電容器463。另外，圖11C所示的像素電路534與能夠用作顯示元件的液晶元件462電連接。較佳為將OS電晶體用作電晶體461。
液晶元件462的一對電極中的一個的電位根據像素電路534的規格適當地設定。例如，可以對液晶元件462的一對電極中的一個供應共用電位(共用電位)或與後述的電容線CL相同的電位。另外，也可以對各像素532中的液晶元件462的一對電極中的一個供應不同的電位。液晶元件462的一對電極中的另一個與節點466電連接。液晶元件462的配向狀態取決於寫入節點466的資料。
作為具有液晶元件462的顯示裝置的驅動方法，例如可以採用TN(Twisted Nematic：扭曲向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、VA模式、ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、MVA模式、PVA(Patterned Vertical Alignment：垂直配 向構型)模式、IPS模式、FFS模式或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是並不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及其驅動方式。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，也可以採用不使用配向膜的呈現藍相(Blue Phase)的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時在即將從膽固醇相轉變到各向同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt.%以上的手性試劑的液晶組成物用於液晶層。由於包括呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，亦即為1msec以下，並且它具有光學各向同性，所以不需要配向處理，並且視角依賴性低。另外，因可以不設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞， 由此可以降低製程中的液晶顯示裝置的不良和破損。因此，可以提高液晶顯示裝置的生產率。
此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多域化或多域設計的方法。
此外，液晶材料的比電阻為1×109Ω．cm以上，較佳為1×1011Ω．cm以上，更佳為1×1012Ω．cm以上。另外，本說明書中的比電阻的值為在20℃測量的值。
在第g行h列的像素電路534中，電晶體461的源極和汲極中的一個與佈線536_h電連接，另一個與節點466電連接。電晶體461的閘極與佈線535_g電連接。佈線536_h供應視訊信號。電晶體461具有控制向節點466寫入視訊信號的功能。
電容器463的一對電極中的一個與被供應特定電位的佈線(以下稱為電容線CL)電連接，另一個與節點466電連接。另外，電容線CL的電位的值根據像素電路534的規格適當地設定。電容器463具有保持寫入節點466中的資料的儲存電容器的功能。
例如，在包括圖11C的像素電路534的顯示裝置500中，藉由驅動電路521依次選擇各行的像素電路534，使電晶體461變為導通狀態來對節點466寫入視訊信號。
視訊信號被寫入到節點466的像素電路534在電晶體461成為關閉狀態時變為保持狀態。藉由按行依次 進行上述步驟，可以在顯示區域531上顯示影像。
另外，也可以如圖12B所示地使用具有背閘極的電晶體作為電晶體461。圖12B所示的電晶體461的閘極與背閘極電連接。因此，閘極與背閘極一直為相同電位。
[週邊電路的結構實例]
圖13A示出驅動電路511的結構實例。驅動電路511包括移位暫存器512、閂鎖電路513及緩衝器514。此外，圖13B示出驅動電路521的結構實例。驅動電路521包括移位暫存器522及緩衝器523。
移位暫存器512及移位暫存器522被輸入啟動脈衝SP、時脈信號CLK等。
[顯示裝置的結構實例]
藉由利用上述實施方式所示的電晶體，可以將包括移位暫存器的驅動電路的一部分或整體與像素部形成在同一基板上，來形成系統化面板(system-on-panel)。圖14A至圖14C示出與FPC(Flexible printed circuit，軟性印刷電路板)連接的顯示裝置500的俯視圖。
首先，對使用液晶元件的顯示裝置500的結構實例及使用EL元件的顯示裝置500的結構實例進行說明。在圖14A中，以圍繞設置在第一基板4001上的顯示區域531的方式設置密封劑4005，並且，使用密封劑4005及第二基板4006對顯示區域531進行密封。在圖14A中，在第一基板 4001上的與由密封劑4005圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的驅動電路511、驅動電路521。此外，供應到另行形成的驅動電路511、驅動電路521或者顯示區域531的各種信號及電位從FPC4018a、FPC4018b供應。
在圖14B及圖14C中，以圍繞設置在第一基板4001上的顯示區域531和驅動電路521的方式設置有密封劑4005。此外，在顯示區域531和驅動電路521上設置有第二基板4006。因此，顯示區域531及驅動電路521與顯示元件一起由第一基板4001、密封劑4005以及第二基板4006密封。在圖14B及圖14C中，在第一基板4001上的與由密封劑4005圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的驅動電路511。在圖14B及圖14C中，供應到驅動電路511、驅動電路521或者顯示區域531的各種信號及電位從FPC4018供應。
雖然在圖14B及圖14C中示出另行形成驅動電路511並將其安裝到第一基板4001的例子，但是不侷限於該結構。可以另行形成驅動電路521並進行安裝，也可以僅另行形成驅動電路511的一部分或者驅動電路521的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用打線接合方法、COG(Chip On Glass，晶粒玻璃接合)方法、TCP(Tape Carrier Package：捲帶式封裝)、COF(Chip On Film：覆晶薄膜 封裝)等。圖14A是藉由COG方法安裝驅動電路511、驅動電路521的例子，圖14B是藉由COG方法安裝驅動電路511的例子，而圖14C是藉由TCP方法安裝驅動電路511的例子。
此外，顯示裝置500有時包括顯示元件為密封狀態的面板和在該面板中安裝有包括控制器的IC等的模組。
此外，設置在第一基板上的顯示區域531及驅動電路521包括多個電晶體，可以應用上述實施方式所示的電晶體。
圖15A和圖15B為示出圖14B中以N1-N2的點劃線表示的部分的剖面結構的剖面圖。圖15A為作為顯示元件使用液晶元件的液晶顯示裝置的一個例子。圖15B為作為顯示元件使用發光元件的發光顯示裝置(也稱為“EL顯示裝置”)的一個例子。在本實施方式等中，將作為顯示元件使用液晶元件的顯示裝置500稱為顯示裝置500a。另外，在本實施方式等中，將作為顯示元件使用發光元件的顯示裝置500稱為顯示裝置500b。
圖15A所示的顯示裝置500a及圖15B所示的顯示裝置500b包括電極4015，並且，電極4015藉由各向異性導電層4019電連接到FPC4018所包括的端子。另外，電極4015在形成於絕緣層4110、絕緣層4111及絕緣層4112中的開口中與電極4014電連接。絕緣層4112為具有平坦表面的絕緣層。
電極4015由與電極4030相同的導電層形成，電極4014由與電晶體4010及電晶體4011的源極電極及汲極電極相同的導電層形成。
設置在第一基板4001上的顯示區域531和驅動電路521包括多個電晶體。在圖15A及圖15B中例示出顯示區域531所包括的電晶體4011和驅動電路521所包括的電晶體4010。在圖15A中，在電晶體4010及電晶體4011上設置有絕緣層4112，並且在圖15B中，在絕緣層4112上還設置有分隔壁4510。
電晶體4010及電晶體4011設置在絕緣層4102上。電晶體4010及電晶體4011包括形成在絕緣層4111上的電極4017，在電極4017上形成有絕緣層4112。電極4017可以用作背閘極電極。
電晶體4010及電晶體4011可以使用上述實施方式所示的電晶體。作為電晶體4010及電晶體4011較佳為使用OS電晶體。OS電晶體的電特性變動被抑制，所以在電性上穩定。因此，圖15A及圖15B所示的本實施方式的顯示裝置可以具有高可靠性。
OS電晶體的關閉狀態下的電流值(關態電流值)可低。因此，可以延長影像信號等電信號的保持時間，並且，還可以延長供電狀態下的寫入間隔。因此，可以降低更新工作的頻率，所以具有抑制功耗的效果。
此外，由於OS電晶體還能夠得到較高的場效移動率，因此可以進行高速驅動。由此，藉由在顯示裝置 的驅動電路部或像素部中使用上述電晶體，可以提供高品質的影像。另外，由於可以在同一基板上分別製造驅動電路及像素部，所以可縮減顯示裝置的構件個數。
另外，顯示裝置500a及顯示裝置500b包括電容器4020。電容器4020包括在與電晶體4011的閘極電極相同的製程中形成的電極4021以及在與源極電極及汲極電極相同的製程中形成的電極。各電極隔著絕緣層4104及絕緣層4104a彼此重疊。絕緣層4104例如可以與絕緣層104同樣地形成。絕緣層4104a例如可以與氧化物層104a同樣地形成。
一般而言，考慮在像素部中配置的電晶體的洩漏電流等設定在顯示裝置的像素部中設置的電容器的容量以使其能夠在指定期間保持電荷。電容器的容量考慮電晶體的關態電流等設定即可。
例如，藉由在液晶顯示裝置的像素中使用OS電晶體，可以將電容器的容量降低至液晶容量的1/3以下、進而1/5以下。當使用OS電晶體時，可以不設置電容器。
設置在顯示區域531中的電晶體4011與顯示元件電連接。在圖15A中，作為顯示元件的液晶元件4013包括電極4030、電極4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有配向膜4032及配向膜4033。電極4031設置在第二基板4006一側，電極4030與電極4031隔著液晶層4008重疊。
間隔物4035是藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制電極4030和電極4031之間的間隔(單元間隙)而設置的。注意，還可以使用球狀間隔物。
此外，在顯示裝置500中，可以適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光等。
絕緣層4111例如可以與絕緣層110同樣地形成。
作為顯示裝置500b所包括的顯示元件，可以應用利用電致發光的發光元件(也稱為EL元件)。EL元件在一對電極之間具有包含發光化合物的層(也稱為EL層)。當使一對電極之間產生高於EL元件的臨界電壓的電位差時，電洞從陽極一側注入到EL層中，而電子從陰極一側注入到EL層中。被注入的電子和電洞在EL層中再結合，由此，包含在EL層中的發光物質發光。
EL元件根據發光材料是有機化合物還是無機化合物被區別，通常前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由施加電壓，電子從一個電極注入到EL層中，而電洞從另一個電極注入到EL層中。藉由這些載子(電子及電洞)再結合，發光有機化合 物形成激發態，當從該激發態回到基態時發光。由於這種機制，這種發光元件被稱為電流激發型發光元件。
EL層除了發光化合物以外也可以還包括電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質(電子傳輸性及電洞傳輸性高的物質)等。
EL層可以藉由蒸鍍法(包括真空蒸鍍法)、轉印法、印刷法、噴墨法、塗佈法等的方法形成。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機制是利用施體能階和受體能階的施體-受體再結合型發光。薄膜型無機EL元件是其中發光層夾在電介質層之間，並且該夾著發光層的電介質層夾在電極之間的結構，其發光機制是利用金屬離子的內殼層電子躍遷的局部型發光。注意，這裡作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個為透明。在基板上形成有電晶體及發光元件。作為發光元件可以採用從與該基板相反一側的表面取出發光的頂部發射結構；從基板一側的表面取出發光的底部發射結構；以及從兩個表面取出發光的雙面發射結構。
發光元件4513與設置在顯示區域531中的電晶體4011電連接。雖然發光元件4513具有電極4030、發光層4511及電極4031的疊層結構，但是不侷限於該結構。根據 從發光元件4513取出光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其較佳為使用感光樹脂材料，在電極4030上形成開口，並且將該開口的側面形成為具有連續曲率的傾斜面。
發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入發光元件4513，也可以在電極4031及分隔壁4510上形成保護層。作為保護層，可以形成氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、DLC(Diamond Like Carbon)膜等。此外，在由第一基板4001、第二基板4006以及密封劑4005密封的空間中設置有填充劑4514並被密封。如此，為了不暴露於外部氣體，較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線硬化性樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充劑4514，除了氮或氬等惰性氣體以外，也可以使用紫外線硬化性樹脂或熱固性樹脂，例如可以使用PVC(聚氯乙烯)、丙烯酸類樹脂、聚醯亞胺、環氧類樹脂、矽酮類樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)等。填充劑4514也可以包含乾燥劑。
作為密封劑4005，可以使用玻璃粉等玻璃材 料或者兩液混合型樹脂等在常溫下固化的固化樹脂、光硬化性樹脂、熱固性樹脂等樹脂材料。密封劑4005也可以包含乾燥劑。
另外，根據需要，也可以在發光元件的光射出面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板、λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板或者圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是藉由利用表面的凹凸擴散反射光來降低反射眩光的處理。
藉由使發光元件具有微腔結構，能夠提取色純度高的光。另外，藉由組合微腔結構和濾色片，可以防止反射眩光，而可以提高影像的可見度。
關於對顯示元件施加電壓的電極4030及電極4031(也稱為像素電極層、共用電極層、相對電極層等)，根據取出光的方向、設置電極的地方以及電極的圖案結構而選擇其透光性、反射性，即可。
作為電極4030及電極4031，可以使用包含氧化鎢的氧化銦、包含氧化鎢的銦鋅氧化物、包含氧化鈦的氧化銦、銦錫氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。
此外，電極4030及電極4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、 鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、或者、其合金或其氮化物中的一種以上形成。
此外，電極4030及電極4031可以使用包含導電高分子(也稱為導電聚合體)的導電組成物形成。作為導電高分子，可以使用所謂的π電子共軛導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯及噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易因靜電等而損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
藉由採用上述實施方式所示的電晶體，可以提供高可靠性的顯示裝置。另外，藉由採用上述實施方式所示的電晶體，可以提供具有高解析度、大尺寸且高顯示品質的顯示裝置。另外，可以提供一種功耗得到降低的顯示裝置。
<顯示裝置2>
接著，作為顯示元件225，說明包括反射型液晶元件和發光元件並能夠以透射模式和反射模式進行顯示的顯示裝置500c的結構實例。
圖16A是說明顯示區域531、驅動電路521及驅動電路511的結構實例的方塊圖。顯示區域531包括排列為矩陣狀的多個像素230、多個佈線G1、多個佈線G2、多個 佈線ANO、多個佈線CSCOM、多個佈線S1以及多個佈線S2。佈線G1、佈線G2、佈線ANO及佈線CSCOM電連接於在方向R上排列的多個像素230和驅動電路521。佈線S1及佈線S2電連接於在方向C上排列的多個像素230和驅動電路511。
注意，雖然圖16A示出包括一個驅動電路521和一個驅動電路511的結構，但是也可以分別設置用來驅動液晶元件的驅動電路521和驅動電路511以及用來驅動發光元件的驅動電路521和驅動電路511。
像素230包括反射型液晶元件及發光元件。在像素230中，液晶元件及發光元件具有彼此重疊的部分。
圖16B1示出像素230所包括的電極311的結構實例。電極311被用作像素230中的液晶元件的反射電極。另外，在電極311中設置有開口451。
在圖16B1中，以虛線示出位於與電極311重疊的區域中的發光元件360。發光元件360與電極311所包括的開口451重疊。由此，發光元件360所發射出的光藉由開口451射出到顯示面一側。
在圖16B1中，在方向R上相鄰的像素230是對應於不同的發光顏色的像素。此時，如圖16B1所示，較佳為在方向R上相鄰的兩個像素中開口451以不設置在一列上的方式設置於電極311的不同位置上。由此，可以將兩個發光元件360分開地配置，從而可以抑制發光元件360所發射出的光入射到相鄰的像素230所包括的彩色層的現象 (也稱為“串擾”)。另外，由於可以將相鄰的兩個發光元件360分開地配置，因此即使利用陰影遮罩等分別製造發光元件360的EL層，也可以實現高解析度的顯示裝置。另外，也可以採用圖16B2所示的排列。
當開口451的總面積相對於非開口的總面積的比例過大時，使用液晶元件的顯示會變暗。另外，當開口451的總面積相對於非開口的總面積的比例過小時，使用發光元件360的顯示會變暗。
另外，當設置於被用作反射電極的電極311中的開口451的面積過小時，發光元件360所發射的光的提取效率變低。
開口451的形狀例如可以為多角形、四角形、橢圓形、圓形或十字狀等的形狀。另外，也可以為細長的條狀、狹縫狀、方格狀的形狀。另外，也可以以靠近相鄰的像素的方式配置開口451。較佳的是，將開口451配置為靠近顯示相同的顏色的其他像素。由此，可以抑制產生串擾。
[電路結構實例]
圖17是示出像素230的結構實例的電路圖。圖17示出相鄰的兩個像素230。
像素230包括開關SW1、電容器C1、液晶元件340、開關SW2、電晶體M、電容器C2以及發光元件360等。另外，佈線G1、佈線G2、佈線ANO、佈線CSCOM、 佈線S1及佈線S2與像素230電連接。另外，圖17示出與液晶元件340電連接的佈線VCOM1以及與發光元件360電連接的佈線VCOM2。
圖17示出將電晶體用於開關SW1及開關SW2時的例子。
在開關SW1中，閘極與佈線G1連接，源極和汲極中的一個與佈線S1連接，源極和汲極中的另一個與電容器C1的一個電極及液晶元件340的一個電極連接。在電容器C1中，另一個電極與佈線CSCOM連接。在液晶元件340中，另一個電極與佈線VCOM1連接。
在開關SW2中，閘極與佈線G2連接，源極和汲極中的一個與佈線S2連接，源極和汲極中的另一個與電容器C2的一個電極及電晶體M的閘極連接。在電容器C2中，另一個電極與電晶體M的源極和汲極中的一個及佈線ANO連接。在電晶體M中，源極和汲極中的另一個與發光元件360的一個電極連接。在發光元件360中，另一個電極與佈線VCOM2連接。
圖17示出電晶體M包括夾著半導體的兩個互相連接著的閘極的例子。由此，可以提高電晶體M能夠流過的電流量。
可以對佈線G1供應將開關SW1控制為導通狀態或非導通狀態的信號。可以對佈線VCOM1供應規定的電位。可以對佈線S1供應控制液晶元件340所具有的液晶的配向狀態的信號。可以對佈線CSCOM供應規定的電 位。
可以對佈線G2供應將開關SW2控制為導通狀態或非導通狀態的信號。可以對佈線VCOM2及佈線ANO供應產生用來使發光元件360發光的電位差的電位。可以對佈線S2供應控制電晶體M的導通狀態的信號。
圖17所示的像素230例如在以反射模式進行顯示時，可以利用供應給佈線G1及佈線S1的信號驅動，並利用液晶元件340的光學調變而進行顯示。另外，在以透射模式進行顯示時，可以利用供應給佈線G2及佈線S2的信號驅動，並使發光元件360發光而進行顯示。另外，在以兩個模式驅動時，可以利用分別供應給佈線G1、佈線G2、佈線S1及佈線S2的信號而驅動。
注意，雖然圖17示出一個像素230包括一個液晶元件340及一個發光元件360的例子，但是不侷限於此。圖18A示出一個像素230包括一個液晶元件340及四個發光元件360(發光元件360r、360g、360b、360w)的例子。與圖17不同，圖18A所示的像素230可以利用一個像素進行全彩色顯示。
在圖18A中，除了圖17的結構實例之外，佈線G3及佈線S3與像素230連接。
在圖18A所示的例子中，例如作為四個發光元件360，可以使用分別呈現紅色(R)、綠色(G)、藍色(B)及白色(W)的發光元件。另外，作為液晶元件340可以使用呈現白色的反射型液晶元件。由此，在以反射模 式進行顯示時，可以進行高反射率的白色顯示。另外，在以透射模式進行顯示時，可以以低功耗進行高演色性的顯示。
另外，圖18B示出像素230的結構實例。像素230包括與電極311所包括的開口重疊的發光元件360w、配置在電極311的周圍的發光元件360r、發光元件360g及發光元件360b。發光元件360r、發光元件360g及發光元件360b較佳為具有幾乎相同的發光面積。
[剖面結構實例]
接著，參照圖19說明顯示裝置500c。
圖19示出驅動電路521及顯示區域531等的剖面。驅動電路521包括電晶體4010，顯示區域531包括電晶體4011及電晶體4012。電晶體4010至電晶體4012設置在絕緣層4102上。
另外，圖19所示的顯示裝置500c包括電容器4020a及電容器4020b。電容器4020a包括電極4021與電晶體4012的源極電極和汲極電極中的一個的一部分隔著絕緣層4104及4104a彼此重疊的區域。電容器4020b具有與電容器4020a同樣的結構。電晶體4012具有驅動發光元件360的功能，電晶體4011具有驅動液晶元件340的功能。
電晶體4012與發光元件360電連接。在本實施方式中，作為發光元件360使用EL元件。
在作為發光元件360採用頂部發射結構的情況 下，使用光反射率高的導電材料形成電極4030。作為這種材料，例如可以舉出包含Al或Ag等的材料。另外，也可以使用光反射率高的導電材料與具有透光性的導電材料的疊層。此外，可以使用具有透光性的導電材料形成電極4031。
此外，在作為發光元件360採用雙發射結構的情況下，可以使用具有透光性的導電材料形成電極4030和電極4031。
在本實施方式中，作為發光元件360採用底部發射結構。
另外，圖19所示的顯示裝置500c在絕緣層4102的下方包括電極311、絕緣層4101、電極4131、配向膜4032、液晶層4008、配向膜4033、間隔物4035、電極4132、保護層4133、彩色層4134、基板4001、遮光層4135以及偏光板4136。
在圖19所示的顯示裝置500c中，電極4015在形成於絕緣層4101及絕緣層4102中的開口中與電極4014電連接。電極4014藉由與電極4022相同的製程並在形成電極4022的同時形成。
另外，電極4015也可以藉由各向異性導電層4041與FPC4042電連接。
液晶元件340包括電極4131、電極4132及液晶層4008。以夾著液晶層4008的方式設置有配向膜4032及配向膜4033。電極4131與電極4132隔著液晶層4008彼此重 疊。此外，電極4131包括與電極311重疊的區域。此外，電極4131藉由電極4022及電極311與電晶體4011的源極和汲極中的一個電連接。電極311具有反射可見光的功能。電極4022可以藉由與電極4021相同的製程並在形成電極4021的同時形成。
此外，間隔物4035是藉由對絕緣層選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制電極4131和電極4132之間的間隔(單元間隙)而設置的。注意，作為間隔物4035也可以使用球狀間隔物。
圖19所示的顯示裝置500c被用作底部發射結構的發光顯示裝置及反射型液晶顯示裝置。在發光元件360中發生的光4520從基板4001一側射出。另外，從基板4001一側入射的光4521被電極311反射並從基板4001一側射出。光4521在透過彩色層4134時指定的波長區域的光被吸收而成為具有與光4521不同的波長區域的光4522。但是，如果入射的光4521的波長區域在彩色層4134所透過的波長區域之內，光4522的波長區域則大致與光4521相同。
光4520既可以為白色光，又可以為具有指定的波長區域的光。例如，也可以為具有紅色、綠色或藍色等的波長區域的光。光4520也有時在透過彩色層4134時指定的波長區域的光被吸收。
[保護層]
作為保護層4133，例如可以使用丙烯酸類樹脂、環氧 類樹脂、聚醯亞胺等有機絕緣層。藉由形成保護層4133，能夠抑制例如包含在彩色層4134中的雜質等擴散到電晶體或顯示元件等。注意，不一定必須要設置保護層4133，也可以不形成保護層4133。
[彩色層]
作為能夠用於彩色層的材料，可以舉出金屬材料、樹脂材料、包含顏料或染料的樹脂材料等。
[遮光層]
作為能夠用於遮光層的材料，可以舉出碳黑、鈦黑、金屬、金屬氧化物或包含多個金屬氧化物的固溶體的複合氧化物等。遮光層也可以為包含樹脂材料的膜或包含金屬等無機材料的薄膜。另外，也可以對遮光層使用包含彩色層的材料的膜的疊層膜。例如，可以採用包含用於使某個顏色的光透過的彩色層的材料的膜與包含用於使其他顏色的光透過的彩色層的材料的膜的疊層結構。藉由使彩色層與遮光層的材料相同，除了可以使用相同的裝置以外，還可以簡化製程，因此是較佳的。
[顯示模式]
顯示裝置500c能夠以三個顯示模式工作。在第一模式中，將顯示裝置500c用作反射型液晶顯示裝置並在該反射型液晶顯示裝置上顯示影像。在第二模式中，將顯示裝置 500c用作發光顯示裝置並在該發光顯示裝置上顯示影像。在第三模式中，同時以第一模式與第二模式進行工作。
第一模式是因不需要光源而實現極低功耗的顯示模式。例如，第一模式在外光的照度充分大且外光為白色光或接近白色光的情況下是有效的。第一模式例如是適合顯示書本或文件等的文字資訊的顯示模式。另外，因為使用反射光，所以可以進行保護眼睛的顯示，有不容易發生眼睛疲勞的效果。
第二模式是可以與外光的照度及色度無關地進行極鮮明(對比度高且色彩再現性高)的顯示的顯示模式。例如，第二模式在夜間及昏暗的室內等的外光的照度極小的情況等下是有效的。另外，在外光的照度小時，明亮的顯示有時讓使用者感到刺眼。為了防止發生這種問題，在第二模式中較佳為進行抑制亮度的顯示。由此，不僅可以抑制刺眼，而且還可以降低功耗。第二模式是適合顯示鮮明的影像或流暢的動態影像的模式。
第三模式是利用第一模式的反射光和第二模式的發光的兩者來進行顯示的顯示模式。明確而言，以混合第一模式的反射光和第二模式的發光來表示一個顏色的方式驅動顯示裝置。不但可以進行比第一模式鮮明的顯示，而且可以使功耗比第二模式小。例如，第三模式在室內照明下或者早晨傍晚等外光的照度較小的情況、外光的色度不是白色的情況等下是有效的。另外，藉由使用混合了反射光和發光的光，可以顯示仿佛看到繪畫一樣的影 像。
<變形例子1>
在圖20中，作為顯示裝置500c的變形例子示出顯示裝置500d的剖面圖。注意，為了避免重複說明，主要說明與顯示裝置500c不同之處。
顯示裝置500d在與發光元件360重疊的區域中包括彩色層4134e。在圖20中，雖然在絕緣層4111與絕緣層4112之間設置有彩色層4134e，但是彩色層4134e也可以設置在任何層上。此外，也可以層疊多個彩色層4134e。
另外，顯示裝置500d在與發光元件360重疊的區域中沒有設置彩色層4134。
在圖19所示的顯示裝置500c中，發光元件360所發射的光4520經過彩色層4134一次。另外，入射到液晶元件340的光4521在經過彩色層4134之後被電極311反射，再次經過彩色層4134。也就是說，發光元件360所發射的光4520經過彩色層的次數與被液晶元件340反射的光4521經過彩色層的次數不同。因此，難以進一步提高透射模式和反射模式的兩者的顯示品質。
在顯示裝置500d中，將彩色層4134e用作發光元件360的彩色層。此外，在顯示裝置500d中，將彩色層4134被用作液晶元件340的彩色層。
由此，可以將彩色層4134e設計為最適合於發光元件360的彩色層。因此，可以提高透射模式中的顏色 的再現性。與此同樣，可以將彩色層4134設計為最適合於液晶元件340的彩色層。因此，可以提高反射模式中的顏色的再現性。藉由設置彩色層4134及彩色層4134e，可以提高顯示裝置的顯示品質。
此外，也可以在與發光元件360重疊的區域中以與彩色層4134e重疊的方式設置彩色層4134。
[變形例子2]
另外，如圖21的顯示裝置500e所示，也可以在與發光元件360重疊的區域中不設置彩色層4134。例如，藉由使用發射紅色光的發光元件360、發射綠色光的發光元件360或者發射藍色光的發光元件360等，可以省略彩色層4134。
實施方式3
在本實施方式中，作為採用上述電晶體的半導體裝置的例子對顯示模組進行說明。在圖22所示的顯示模組6000中，在上蓋6001與下蓋6002之間設置有連接於FPC6003的觸控感測器6004、連接於FPC6005的顯示面板6006、背光單元6007、框架6009、印刷電路板6010和電池6011。注意，有時沒有設置背光單元6007、電池6011、觸控感測器6004等。
例如，可以將本發明的一個實施方式的半導體裝置用於安裝在觸控感測器6004、顯示面板6006、印刷 電路板6010上的積體電路等。例如，可以將在前面所述的顯示裝置用於顯示面板6006。
上蓋6001和下蓋6002的形狀和尺寸可以根據觸控感測器6004和顯示面板6006等的尺寸適當地改變。
觸控感測器6004可以為電阻膜式或電容式，並且能夠與顯示面板6006重疊而使用。可以對顯示面板6006附加觸控感測器功能。例如，也可以藉由在顯示面板6006的每個像素內設置觸控感測器用電極，附加電容式觸控感測器的功能等。或者，也可以藉由在顯示面板6006的每個像素內設置光感測器，附加光學式觸控感測器的功能等。在不需要設置觸控感測器6004的情況下，也可以省略觸控感測器6004。
背光單元6007包括光源6008。可以將光源6008設置於背光單元6007的端部，並且可以使用光擴散板。另外，當將發光顯示裝置等用於顯示面板6006時，可以省略背光單元6007。
框架6009除了保護顯示面板6006的功能之外還具有阻擋從印刷電路板6010一側產生的電磁波的電磁屏蔽的功能。框架6009可以具有散熱板的功能。
印刷電路板6010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路等。作為對電源電路供電的電源，可以使用電池6011或商用電源。注意，當作為電源使用商用電源時可以省略電池6011。
另外，顯示模組6000還可以追加設置有諸如 偏光板、相位差板、稜鏡片等的構件。
本實施方式可以與其他實施方式等所記載的結構適當地組合而實施。
實施方式4
可以將本發明的一個實施方式的電晶體和/或半導體裝置用於各種電子裝置。圖23A至圖23G示出使用本發明的一個實施方式的電晶體和/或半導體裝置的電子裝置的例子。
作為使用本發明的一個實施方式的半導體裝置的電子裝置，可以舉出電視機、監視器等顯示裝置、照明設備、桌上型或膝上型個人電腦、文字處理機、再現儲存在DVD(Digital Versatile Disc：數位影音光碟)等記錄介質中的靜態影像或動態影像的影像再現裝置、可攜式CD播放機、收音機、磁帶錄音機、頭戴式耳機音響、音響、座鐘、掛鐘、無線電話子機、收發機、行動電話、車載電話、可攜式遊戲機、平板終端、彈珠機等大型遊戲機、計算器、可攜式資訊終端、電子筆記本、電子書閱讀器、電子翻譯器、聲音輸入器、攝影機、數位靜物照相機、電動刮鬍刀、微波爐等高頻加熱裝置、電鍋、洗衣機、吸塵器、熱水器、電扇、吹風機、空調器、加濕器及除濕器等空調設備、洗碗機、烘碗機、乾衣機、烘被機、電冰箱、電冷凍箱、電冷藏冷凍箱、DNA保存用冰凍器、手電筒、鏈鋸等工具、煙探測器、透析裝置等醫療設備 等。再者，還可以舉出工業設備諸如引導燈、號誌燈、傳送帶、電梯、電扶梯、工業機器人、蓄電系統、用於使電力均勻化或智慧電網的蓄電裝置等。
另外，利用來自蓄電裝置的電力藉由電動機推進的移動體等也包括在電子裝置的範疇內。作為上述移動體，例如可以舉出電動汽車(EV)、兼具內燃機和電動機的混合動力汽車(HEV)、插電式混合動力汽車(PHEV)、使用履帶代替這些的車輪的履帶式車輛、包括電動輔助自行車的電動自行車、摩托車、電動輪椅、高爾夫球車、小型或大型船舶、潛水艇、直升機、飛機、火箭、人造衛星、太空探測器、行星探測器、太空船等。
圖23A至圖23G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖23A至圖23G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能； 藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖23A至圖23G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。另外，雖然在圖23A至圖23G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
圖23A是示出電視機9100的立體圖。可以將例如是50英寸以上或100英寸以上的大型顯示部9001組裝到電視機9100。
圖23B是示出可攜式資訊終端9101的立體圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。另外，可攜式資訊終端9101可以設置有揚聲器9003、連接端子9006、感測器9007等。另外，可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或只稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的例子，可以舉出提示收到來自 電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電量；以及天線接收強度等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖23C是示出可攜式資訊終端9102的立體圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖23D是示出手錶型可攜式資訊終端9200的立體圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外， 也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
圖23E、圖23F和圖23G是示出能夠折疊的可攜式資訊終端9201的立體圖。圖23E是展開狀態的可攜式資訊終端9201的立體圖，圖23F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的立體圖，圖23G是折疊狀態的可攜式資訊終端9201的立體圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施例1
<電特性的評價>
[Vg-Id特性]
製造實施方式1所示的電晶體100並測定電特性之一種的Vg-Id特性及場效移動率(μFE)。對十個電晶體100進 行測定。測定對象的十個電晶體100的通道長度L為6μm，通道寬度W為50μm。
圖24A示出十個電晶體100的Vg-Id特性及μFE。圖24A的橫軸表示Vg。圖24A的一個縱軸以對數表示流過汲極的電流值(Id)。圖24A的另一個縱軸表示場效移動率(μFE)。電晶體100的背閘極的電位與閘極相同。
圖24A中的測定結果群801表示將Vd設定為0.1V且將Vg每隔0.25V從-15V改變為20V時的Id的變化。測定結果群802表示將Vd設定為20V且將Vg每隔0.25V從-15V改變為20V時的Id的變化。測定結果群803表示將Vd設定為20V且將Vg每隔0.25V從-15V改變為20V時的μFE的變化。
圖24A示出十個電晶體100具有在Vg超過0V之後Id急劇增加的常關閉型特性。另外，關態電流低且各電晶體之間的差異也少。另外，各電晶體100的最大μFE為30至35cm2/Vs左右。由此可知本發明的一個實施方式的電晶體100具有良好的電特性。
[BT應力測試]
接著，使用通道長度L為6μm且通道寬度W為50μm的四個電晶體100進行PBTS、NBTS、PBITS(Positive Bias Illumination Temperature Stress)及NBITS(Negative Bias Illumination Temperature Stress)的四個BT應力測試。對 各電晶體進行四個BT應力測試之一，測定各BT應力測試前後的Vth的變化量。可以說BT應力測試前後的Vth的變動量少的電晶體具有高可靠性。
BT應力測試前後的Vth的變化量較佳為2V以下，更佳為1V以下，進一步較佳為0.5V以下。
在本實施例中，在PBTS測試中，將源極及汲極的電壓設定為0V，將Vg設定為+30V，在60℃下進行1小時的處理。在NBTS中，將源極及汲極的電壓設定為0V，將Vg設定為-30V，在60℃下進行1小時的處理。在PBITS中，將源極及汲極的電壓設定為0V，將Vg設定為+30V，在照射10000lx左右的白色LED光的同時在60℃下進行1小時的處理。在NBITS中，將源極及汲極的電壓設定為0V，將Vg設定為-30V，在照射10000lx左右的白色LED光的同時在60℃下進行1小時的處理。
圖24B示出各BT應力測試前後的Vth的變化量。各BT應力測試前後的Vth的變化量在PBTS中為-0.21V，在NBTS中為0.11V，在PBITS中為-1.7V，在NBITS中為-0.75V。BT應力測試前後的變化量都低於2V。尤其是，在不進行光照射的PBTS及NBTS中，Vth的變化量低於0.3V，是非常良好的結果。由此可知本發明的一個實施方式的電晶體100具有良好的可靠性。
實施例2
製造電晶體A並測定電特性之一種的Vg-Id特 性、場效移動率(μFE)及Vd-Id特性。在電晶體A的製程中，到製程1至製程4為止的製程與實施方式1所示的電晶體100不同。
電晶體A與電晶體100具有大致相同的結構。電晶體A的與電晶體100不同之處在於：電極102為在厚度為10nm的鈦上形成厚度為100nm的銅而成的疊層，絕緣層104為氮化矽層的單層。該氮化矽層(絕緣層104)在如下條件下形成：基板溫度為330℃，作為源氣體使用流量為60sccm的矽烷氣體、流量為1750sccm的氮氣體及流量為55sccm的氨氣體，向PECVD設備的處理室供應源氣體，將處理室內的壓力控制為30Pa，使用13.56MHz的高頻電源供應1000W的功率，將厚度設定為400nm。在形成該氮化矽層之後，使用與形成該氮化矽層時不同的裝置進行製程4的氧電漿處理。在氧電漿處理中，基板溫度為350℃，對處理室內供應流量為3000sccm的氧氣體，將處理室內的壓力控制為40Pa，使用27.12MHz的高頻電源供應3000W的功率，將處理時間設定為300秒鐘。
電晶體A的其他的結構與電晶體100相同。
<電特性的評價>
[Vg-Id特性]
圖25A示出電晶體A的Vg-Id特性及μFE。測定對象的電晶體A的通道長度L為3μm，通道寬度W為3μm。
圖25A的橫軸表示Vg。圖25A的一個縱軸以對 數表示流過汲極的電流值(Id)。圖25A的另一個縱軸表示場效移動率(μFE)。另外，在進行測定時，電晶體A的背閘極的電位與閘極相同。
圖25A中的測定結果811表示將Vd設定為0.1V且將Vg每隔0.25V從-10V改變為10V時的Id的變化。測定結果812表示將Vd設定為20V且將Vg每隔0.25V從-10V改變為10V時的Id的變化。測定結果813表示將Vd設定為20V且將Vg每隔0.25V從-10V改變為10V時的μFE的變化。
圖25A示出電晶體A具有Vg超過在0V之後Id急劇增加的常關閉型特性。另外，關態電流低，最大μFE為26cm2/Vs左右。由此可知本發明的一個實施方式的電晶體A具有良好的電特性。
[Vg-Id特性]
在使電晶體在飽和區域中工作的情況下，較佳的是即使Vd變動，Id也不改變。藉由測定Vd-Id特性，可知電晶體在飽和區域中工作時Vd的變動對Id的變動造成的影響。圖25B示出電晶體A的Vd-Id特性。電晶體A的通道長度L為3μm，通道寬度W為3μm。
圖25B的橫軸表示Vd。圖25B的縱軸表示每通道寬度1μm的Id。在進行測定時，電晶體A的背閘極的電位與閘極相同。
圖25B中的測定結果814表示將Vg設定為3.77V且將Vd每隔0.25V從0V改變為15V時的Id的變化。
從圖25B可知，當本發明的一個實施方式的電晶體A在飽和區域中工作時，即使Vd變動，Id也不容易變動。由此可知本發明的一個實施方式的電晶體A具有高飽和性及良好的電特性。
例如，在作為顯示元件使用EL元件的情況下，用來驅動EL元件的電晶體較佳為具有高飽和性。作為驅動EL元件的電晶體較佳為使用本發明的一個實施方式的電晶體A等。

Claims (16)

  1. 一種電晶體的製造方法，包括：包括形成閘極電極的製程的第一製程，包括在該閘極電極上形成閘極絕緣層的製程的第二製程；包括將該閘極絕緣層的表面暴露於包含氧離子或者氧自由基的氛圍的製程的第三製程；包括在該閘極絕緣層上形成金屬氧化物層的製程的第四製程；以及包括在該金屬氧化物層上形成源極電極及汲極電極的製程的第五製程，其中，該閘極絕緣層包含矽及氮，並且，該第二製程及該第三製程在同一處理室內進行。
  2. 根據申請專利範圍第1項之電晶體的製造方法，其中該第三製程為在包含氧的氛圍下進行的電漿處理。
  3. 根據申請專利範圍第1項之電晶體的製造方法，其中該金屬氧化物層包含氧化物半導體。
  4. 根據申請專利範圍第1項之電晶體的製造方法，其中該金屬氧化物層包含銦和鋅中的至少一個。
  5. 根據申請專利範圍第1項之電晶體的製造方法，其中該金屬氧化物層包含金屬基質複合材料。
  6. 一種電晶體的製造方法，包括：包括形成閘極電極的製程的第一製程，包括在該閘極電極上形成閘極絕緣層的製程的第二製程；包括將該閘極絕緣層的表面暴露於包含氧離子或者氧自由基的氛圍的製程的第三製程；包括在該閘極絕緣層上形成金屬氧化物層的製程的第四製程；以及包括在該金屬氧化物層上形成源極電極及汲極電極的製程的第五製程，其中，該閘極絕緣層包含矽及氮，並且，該第二製程及該第三製程在減壓氛圍下連續地進行。
  7. 根據申請專利範圍第6項之電晶體的製造方法，其中該第三製程為在包含氧的氛圍下進行的電漿處理。
  8. 根據申請專利範圍第6項之電晶體的製造方法，其中該金屬氧化物層包含氧化物半導體。
  9. 根據申請專利範圍第6項之電晶體的製造方法，其中該金屬氧化物層包含銦和鋅中的至少一個。
  10. 根據申請專利範圍第6項之電晶體的製造方法，其中該金屬氧化物層包含金屬基質複合材料。
  11. 根據申請專利範圍第6項之電晶體的製造方法，其中該閘極電極包含銅。
  12. 一種電晶體的製造方法，包括：包括形成閘極電極的製程的第一製程，包括在該閘極電極上形成閘極絕緣層的製程的第二製程；包括將該閘極絕緣層的表面暴露於包含氧離子或者氧自由基的氛圍的製程的第三製程；包括在該閘極絕緣層上形成金屬氧化物層的製程的第四製程；以及包括在該金屬氧化物層上形成源極電極及汲極電極的製程的第五製程，其中，該閘極絕緣層包含矽及氮，該第二製程及該第三製程在同一處理室內進行，並且，該閘極電極包含銅。
  13. 根據申請專利範圍第12項之電晶體的製造方法，其中 該第三製程為在包含氧的氛圍下進行的電漿處理。
  14. 根據申請專利範圍第12項之電晶體的製造方法，其中該金屬氧化物層包含氧化物半導體。
  15. 根據申請專利範圍第12項之電晶體的製造方法，其中該金屬氧化物層包含銦和鋅中的至少一個。
  16. 根據申請專利範圍第12項之電晶體的製造方法，其中該金屬氧化物層包含金屬基質複合材料。
TW106123078A 2016-07-25 2017-07-10 電晶體的製造方法及顯示裝置 TW201812419A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016145308 2016-07-25
JP2016-145308 2016-07-25

Publications (1)

Publication Number Publication Date
TW201812419A true TW201812419A (zh) 2018-04-01

Family

ID=60988840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123078A TW201812419A (zh) 2016-07-25 2017-07-10 電晶體的製造方法及顯示裝置

Country Status (4)

Country Link
US (1) US20180025918A1 (zh)
JP (1) JP2018022885A (zh)
TW (1) TW201812419A (zh)
WO (1) WO2018020348A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616151B2 (en) 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Channel configuration for improving multigate device performance and method of fabrication thereof
TWI801019B (zh) * 2020-12-18 2023-05-01 日商日新電機股份有限公司 薄膜電晶體的製造方法
TWI801877B (zh) * 2020-05-26 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529701B2 (en) * 2016-09-26 2020-01-07 Prilit Optronics, Inc. MicroLED display panel
US10356858B2 (en) * 2016-09-26 2019-07-16 Prilit Optronics, Inc. MicroLED display panel
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP2020027882A (ja) * 2018-08-13 2020-02-20 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜
TWI715447B (zh) * 2020-02-21 2021-01-01 友達光電股份有限公司 背板的製造方法
US11522275B2 (en) * 2020-12-22 2022-12-06 B/E Aerospace, Inc Aircraft inserts having surface integrated antennas and/or filters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP2158608A4 (en) * 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102304824B1 (ko) * 2013-08-09 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11616151B2 (en) 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Channel configuration for improving multigate device performance and method of fabrication thereof
TWI801877B (zh) * 2020-05-26 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
TWI801019B (zh) * 2020-12-18 2023-05-01 日商日新電機股份有限公司 薄膜電晶體的製造方法

Also Published As

Publication number Publication date
WO2018020348A1 (en) 2018-02-01
JP2018022885A (ja) 2018-02-08
US20180025918A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
JP6877519B2 (ja) 半導体装置
TWI831743B (zh) 半導體裝置、顯示裝置以及半導體裝置的製造方法
TWI721985B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP7126823B2 (ja) 半導体装置の作製方法
TW201812419A (zh) 電晶體的製造方法及顯示裝置
JP7270711B2 (ja) 半導体装置
JP6781315B2 (ja) 半導体装置
TWI769995B (zh) 顯示裝置、電子裝置
TWI753899B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP2022033160A (ja) 半導体装置
JP2022069455A (ja) 半導体装置
TW201836156A (zh) 半導體裝置或包括該半導體裝置的顯示裝置
JP2024079705A (ja) 半導体装置
KR102480052B1 (ko) 트랜지스터
JP6904769B2 (ja) 表示装置
JP6985812B2 (ja) トランジスタの作製方法
KR20150128609A (ko) 표시 장치 및 발광 장치, 및 전자 기기
JP2018190753A (ja) 半導体装置、および表示装置
JP6684661B2 (ja) 半導体装置および電子機器
WO2017085598A1 (ja) 半導体装置、電子機器
JP7078354B2 (ja) 半導体装置及びその作製方法
TW202418581A (zh) 半導體裝置及包括該半導體裝置的顯示裝置