JP2018022885A - トランジスタの作製方法、および表示装置 - Google Patents

トランジスタの作製方法、および表示装置 Download PDF

Info

Publication number
JP2018022885A
JP2018022885A JP2017139695A JP2017139695A JP2018022885A JP 2018022885 A JP2018022885 A JP 2018022885A JP 2017139695 A JP2017139695 A JP 2017139695A JP 2017139695 A JP2017139695 A JP 2017139695A JP 2018022885 A JP2018022885 A JP 2018022885A
Authority
JP
Japan
Prior art keywords
layer
transistor
electrode
insulating layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2017139695A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
貴士 羽持
Takashi Hamochi
貴士 羽持
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
俊光 生内
Toshimitsu Ubunai
俊光 生内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018022885A publication Critical patent/JP2018022885A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】生産性の良いトランジスタ、およびその作製方法を提供する。【解決手段】チャネルが形成される半導体層に金属酸化物層を用いたボトムゲート構造のトランジスタにおいて、窒化シリコンを含むゲート絶縁層を形成した後、同じ処理室内で連続して酸素を含む雰囲気下でプラズマ処理を行う。その後、金属酸化物層を形成する。【選択図】図１

Description

本発明は、物、方法、または製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサ、それらの駆動方法またはそれらの製造方法に関する。特に、本発明の一態様は、金属酸化物を含む半導体装置、表示装置、または発光装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
トランジスタの半導体層に用いる材料の一つとしてシリコンが知られている。シリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、大面積基板への形成技術が確立されている非晶質シリコンを用いるのが好適である。また、表示部と駆動回路を一体形成した高機能の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いるのが好適である。
一方で、近年は、トランジスタの半導体層に用いる材料として、金属酸化物の一種である酸化物半導体が注目されている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体を用いたトランジスタが知られている（特許文献１参照。）。
金属酸化物の一種である酸化物半導体は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物の一種である酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、表示部と駆動回路を一体形成した高機能の表示装置を実現できる。
加えて、半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。
特開２００６−１６５５２８号公報 特開２０１２−２５７１８７号公報
本発明の一態様は、電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の良好なトランジスタの作製方法を提供することを課題の一とする。または、消費電力の少ないトランジスタを提供することを課題の一とする。または、消費電力の少ないトランジスタの作製方法を提供することを課題の一とする。または、信頼性の良好なトランジスタを提供することを課題の一とする。または、信頼性の良好なトランジスタの作製方法を提供することを課題の一とする。または、新規なトランジスタを提供することを課題の一とする。または、新規なトランジスタの作製方法を提供することを課題の一とする。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１工程乃至第５工程を有し、第１工程は、ゲート電極を形成する工程を有し、第２工程は、ゲート電極上にゲート絶縁層を形成する工程を有し、第３工程は、ゲート絶縁層の表面を酸素イオンまたは酸素ラジカルを含む雰囲気に曝す工程を有し、第４工程は、ゲート絶縁層上に金属酸化物層を形成する工程を有し、第５工程は、金属酸化物層上にソース電極およびドレイン電極を形成する工程を有し、ゲート絶縁層は、シリコンと、窒素と、を含み、第２工程と第３工程を、同一処理室内で行うことを特徴とするトランジスタの作製方法である。
第２工程と第３工程は、減圧雰囲気下で連続して行うことが好ましい。第３工程は、酸素を含む雰囲気下で行うプラズマ処理であることが好ましい。
上記の金属酸化物層は、酸化物半導体として機能できる。金属酸化物層は、インジウムまたは亜鉛の少なくとも一方を含むことが好ましい。金属酸化物層は、金属マトリックス複合材を含むことが好ましい。
または、本発明の一態様は、上記の作製方法で作製されたトランジスタと、第１の表示素子と、第２の表示素子と、を有し、第１の表示素子は、可視光を反射する機能を有し、第２の表示素子は、可視光を発する機能を有することを特徴とする表示装置である。
本発明の一態様によれば、電気特性の良好なトランジスタを提供することができる。または、電気特性の良好なトランジスタの作製方法を提供することができる。または、消費電力の少ないトランジスタを提供することができる。または、消費電力の少ないトランジスタの作製方法を提供することができる。または、信頼性の良好なトランジスタを提供することができる。または、信頼性の良好なトランジスタの作製方法を提供することができる。または、新規なトランジスタを提供することができる。または、新規なトランジスタの作製方法を提供することができる。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 トランジスタを説明する図。 トランジスタの作製方法を説明する図。 トランジスタの作製方法を説明する図。 表示装置を説明するブロック図および画素回路を説明する回路図。 画素回路を説明する回路図。 駆動回路を説明するブロック図。 本発明の一形態を説明する図。 本発明の一形態を説明する図。 本発明の一形態を説明する図。 本発明の一形態を説明する図。 本発明の一形態を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示装置を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 実施例を説明する図。 実施例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、２つの層が接している場合、両者の組成や結晶状態などが似ている場合は、両者の界面が明確に確認できない場合がある。よって、図面などにおいて、２つの層の界面を破線などで示す場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の「不純物」とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）よりも高い電位の電源電位を示す。また、低電源電位ＶＳＳとは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介してソースとドレインの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈは、特に断りがない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲートとソースの間の電位差（以下、「Ｖｇ」ともいう。）がしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、Ｖｇがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇにおけるオフ状態、所定の範囲内のＶｇにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、Ｖｔｈが０．５Ｖであり、Ｖｇが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇが−０．５Ｖにおいて、または、Ｖｇが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、ＲＴ、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃以上３５℃以下の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇの値が存在することを指す場合がある。
トランジスタのオフ電流は、ソースを基準とした時のドレインとソースの間の電圧（以下、「Ｖｄ」ともいう。）に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄ、におけるトランジスタのオフ電流がＩ以下となるＶｇの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料構成の一例を表す。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
また、金属酸化物の一種である酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ−ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。
金属酸化物の一種である酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様に用いる酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。また、ＣＡＣ−ＯＳを有していてもよい。
（実施の形態１）
本発明の一態様のトランジスタ１００について、図面を用いて説明する。
＜トランジスタ１００の構造例＞
図１（Ａ）は、トランジスタ１００の平面図である。図１（Ｂ）は、図１（Ａ）に記したＸ１−Ｘ２の一点鎖線で示す部位の断面図である。図１（Ｃ）は、図１（Ａ）に記したＹ１−Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ１００はボトムゲート型のトランジスタの一種である。トランジスタ１００は、電極１０２、絶縁層１０４、酸化物層１０４ａ、半導体層１０６（半導体層１０６＿１、および半導体層１０６＿２）、電極１０７ａ（電極１０７ａ＿１、電極１０７ａ＿２、および電極１０７ａ＿３）、電極１０７ｂ（電極１０７ｂ＿１、電極１０７ｂ＿２、および電極１０７ｂ＿３）、絶縁層１０８、絶縁層１０９、絶縁層１１０、および電極１２１を有する。
電極１０２は、基板１０１上に設けられている。絶縁層１０４は電極１０２を覆って設けられている。酸化物層１０４ａは、絶縁層１０４表面の組成が変化して形成される場合がある。よって、酸化物層１０４ａは、実質的に絶縁層１０４の一部であるとも言える。半導体層１０６は、酸化物層１０４ａ上に設けられている。また、電極１０２と半導体層１０６は、絶縁層１０４を介して、互いに重なる領域を有する。
電極１０７ａおよび電極１０７ｂは、絶縁層１０４の上に設けられている。また、電極１０７ａは、半導体層１０６の一部と重なる領域を有し、電極１０７ｂは、半導体層１０６の他の一部と重なる領域を有する。
絶縁層１０８は、電極１０７ａ、電極１０７ｂ、および半導体層１０６を覆って設けられている。絶縁層１０９は、絶縁層１０８上に設けられている。絶縁層１１０は、絶縁層１０９上に設けられている。
なお、本実施の形態では、絶縁層１０８と絶縁層１０９の２層構造について示しているが、本発明の一態様はこれに限定されず、例えば、絶縁層１０８または絶縁層１０９どちらか一方の単層構造、あるいは３層以上の積層構造としてもよい。
電極１２１は、絶縁層１１０上に設けられている。電極１２１は、半導体層１０６を介して電極１０２と重なる領域を有する。なお、電極１２１を絶縁層１０９と絶縁層１１０の間に設けてもよい。
なお、図１（Ａ）に、トランジスタ１００のチャネル長Ｌとチャネル幅Ｗを示す。トランジスタ１００のチャネル長Ｌとは、上面図で見たときに、半導体層１０６と電極１０２が重なる領域における、電極１０７ａと電極１０７ｂとの間の距離をいう。トランジスタ１００のチャネル長Ｗとは、上面図で見たときに、半導体層１０６と電極１０２が重なる領域における、電極１０７ａと電極１０７ｂとが向かい合っている部分の長さをいう。
また、図１（Ｂ）、および図１（Ｃ）では、半導体層１０６を半導体層１０６＿１と半導体層１０６＿２の二層の積層で示しているが、本発明の一態様はこれに限定されない。例えば、図２（Ａ）に示すトランジスタ１００ａのように、半導体層１０６を単層にしてもよい。また、図２（Ｂ）に示すトランジスタ１００ｂのように、半導体層１０６を、半導体層１０６＿１、半導体層１０６＿２、および半導体層１０６＿３の三層としてもよい。半導体層１０６は四層以上の積層であってもよい。なお、図２（Ａ）および図２（Ｂ）は、どちらも図１（Ｂ）に相当する断面図である。トランジスタ１００ａおよびトランジスタ１００ｂは、半導体層１０６の積層構成以外はトランジスタ１００と同様の構成を有する。
半導体層１０６＿３は、半導体層１０６＿１または半導体層１０６＿２と同様の材料および方法で形成することができる。
また、図３（Ａ）に示すトランジスタ１００ｃのように、電極１２１を設けない場合もある。トランジスタ１００ｃは、トランジスタ１００から電極１２１を除去した構成を有する。また、図３（Ｂ）に示すように、電極１２１および絶縁層１１０上に、平坦な表面を有する絶縁層１１３を設けてもよい。また、図３（Ｃ）に示すトランジスタ１００ｄのように、電極１２１と絶縁層１１０の間に絶縁層１１３を設けてもよい。トランジスタ１００ｄの他の構成は、トランジスタ１００の構成と同様である。なお、図３（Ａ）、図３（Ｂ）および図３（Ｃ）は、それぞれが図１（Ｂ）に相当する断面図である。
〔ゲート電極とバックゲート電極〕
電極１０２および電極１２１は、どちらもゲート電極として機能できる。電極１０２または電極１２１の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。また、電極１０２または電極１２１の一方を、「ゲート」という場合、他方を「バックゲート」という。なお、ゲート電極のことを「フロントゲート電極」という場合がある。同様に、ゲートのことを「フロントゲート」という場合がある。
例えば、図１（Ａ）乃至図１（Ｃ）に示すトランジスタ１００において、電極１０２を「ゲート電極」と言う場合、電極１２１を「バックゲート電極」と言う。電極１２１を「ゲート電極」として用いる場合は、トランジスタ１００をトップゲート型のトランジスタの一種と考えることができる。また、電極１０２および電極１２１のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。このような構成を有することで、トランジスタ１００に含まれる半導体層１０６を、ゲート電極として機能する電極１０２から生じる電界と、バックゲート電極として機能する電極１２１から生じる電界によって電気的に取り囲むことができる。ゲート電極およびバックゲート電極から生じる電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
前述した通り、電極１０２および電極１２１は、どちらもゲート電極として機能できる。よって、絶縁層１０４、絶縁層１０８、絶縁層１０９および絶縁層１１０は、ゲート絶縁層として機能できる。
半導体層１０６を挟んで電極１０２および電極１２１を設けることで、更には、電極１０２および電極１２１を同電位とすることで、半導体層１０６においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタを占有面積に対して大きいオン電流を有するトランジスタとすることができる。すなわち、求められるオン電流に対して、トランジスタの占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
電極１０２および電極１２１は、それぞれが外部からの電界を遮蔽する機能を有するため、電極１２１の上方および電極１０２の下方に生じる荷電粒子等の電荷が半導体層１０６のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電圧を印加するＮＧＢＴ（Ｎｅｇａｔｉｖｅ Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＮＢＴ」または「ＮＢＴＳ」ともいう。）での電気特性の劣化が抑制される。また、電極１０２および電極１２１は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１０２および電極１２１に電位が供給されている場合において顕著に生じる。
また、バックゲート電極を有するトランジスタは、ゲートに正の電圧を印加するＰＧＢＴ（Ｐｏｓｉｔｉｖｅ Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験（「ＰＢＴ」または「ＰＢＴＳ」ともいう。）前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
なお、ＮＧＢＴおよびＰＧＢＴなどのＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極１０２および電極１２１を有し、且つ電極１０２および電極１２１を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
電極１０７ａまたは電極１０７ｂの一方は、ソース電極またはドレイン電極の一方として機能できる。電極１０７ａまたは電極１０７ｂの他方は、ソース電極またはドレイン電極の他方として機能できる。
〔基板〕
基板１０１に用いる材料に大きな制限はない。目的に応じて、透光性の有無や加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有する可撓性基板（フレキシブル基板）等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用いることができる。
また、基板１０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
基板１０１として、可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いることが好ましい。
可撓性基板に用いる樹脂材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アラミド、エポキシ系樹脂、アクリル系樹脂などがある。
なお、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることもできる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、本発明に係るトランジスタのゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
〔絶縁層〕
絶縁層１０４、絶縁層１０８、絶縁層１０９、および絶縁層１１０は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた無機材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に、絶縁層１０４および絶縁層１１０は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。
絶縁層１０４に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側から半導体層１０６への不純物の拡散を防ぎ、トランジスタの信頼性を高めることができる。絶縁層１１０に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１０よりも上層側から半導体層１０６への不純物の拡散を防ぎ、トランジスタの信頼性を高めることができる。
加えて、絶縁層１０４および絶縁層１１０は、酸素が拡散しにくい、および／または吸収されにくい絶縁性材料を用いることが好ましい。絶縁層１０４および絶縁層１１０に酸素が拡散されにくい、および／または吸収されにくい絶縁性材料を用いることで、酸素の外部への拡散を防ぐことができる。
なお、絶縁層１０４および絶縁層１１０として、これらの材料で形成される絶縁層を複数層積層して用いてもよい。
また、半導体層１０６中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。特に、半導体層１０６に接する絶縁層の、半導体層１０６と該絶縁層の界面近傍の水素濃度を低減することが好ましい。本実施の形態においては、例えば、絶縁層１０４および絶縁層１０８の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０８および絶縁層１０９の少なくとも１つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われる昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、より好ましくは１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いるとよい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
また、特に、半導体層１０６に金属酸化物の一種である酸化物半導体を用いる場合は、半導体層１０６に接する絶縁層は、欠陥量が少ないことが好ましい。代表的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。絶縁層に欠陥が多いと、該欠陥に酸素が結合して過剰酸素が減少する場合がある。
また、特に、金属酸化物の一種である酸化物半導体を用いた層に接する絶縁層は、窒素酸化物（ＮＯＸ：Ｘは０より大きく２以下、代表的にはＮＯまたはＮＯ２。）に起因する準位密度が低い絶縁層を用いることが好ましい。上記絶縁層として、窒素酸化物の放出量が少ない酸化窒化シリコン層、または窒素酸化物の放出量が少ない酸化窒化アルミニウム層等を用いることができる。窒素酸化物の放出量の少ない絶縁層とは、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い層であり、代表的にはアンモニアの放出量が１×１０１８分子／ｃｍ３以上５×１０１９分子／ｃｍ３以下である。なお、アンモニアの放出量は、絶縁層の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物は、金属酸化物層や絶縁層中で準位を形成する。当該準位は、金属酸化物のエネルギーギャップ内に位置する。窒素酸化物が、絶縁層と金属酸化物層の界面に到達すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と金属酸化物層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
なお、当該窒素酸化物に起因する準位密度は、金属酸化物層の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と金属酸化物層の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁層に含まれる窒素酸化物は、加熱処理において、絶縁層に含まれるアンモニアと反応するため、絶縁層に含まれる窒素酸化物が低減される。このため、絶縁層と金属酸化物層の界面において、電子がトラップされにくい。
特に、金属酸化物層に接する絶縁層に、上記絶縁層を用いることで、トランジスタのしきい値電圧のシフトなどを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
また、窒化物材料を多く含む絶縁層は、不純物が透過しにくい絶縁層である。一方、これまで窒化物材料を多く含む絶縁層上に半導体として機能する金属酸化物層を設けたトランジスタでは、良好な電気特性を得ることが難しかった。本明細書などに示す本発明の一態様を用いれば、窒化物材料を多く含む絶縁層上に金属酸化物層を設けたトランジスタにおいても、良好な電気特性を実現できる。例えば、窒化シリコン層上に金属酸化物層を設けたトランジスタにおいても、良好な電気特性を実現できる。
過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法などで行うことができる。また、酸素を添加する処理は、酸化性雰囲気下での加熱処理、プラズマ処理、または逆スパッタリング処理などで行うことができる。また、酸化性雰囲気下でのプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより高密度の酸素ラジカルを生成することができる。また、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく対象となる層内に導くことができる。または、不活性雰囲気下でプラズマ処理を行った後に、脱離した酸素を補うために、酸化性雰囲気下でプラズマ処理を行ってもよい。逆スパッタリング処理による酸素の添加は、試料表面の洗浄効果も期待できる。一方で、処理条件によっては試料表面にダメージが生じる場合がある。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
なお、「酸化性雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、酸素ドープ処理によって、半導体層の結晶性が高まる場合がある。また、酸素ドープ処理によって、対象となる層中の水素や水などの不純物を除去できる場合がある。つまり、「酸素ドープ処理」は、「不純物除去処理」ともいえる。特に、酸素ドープ処理として、減圧下かつ酸化性雰囲気下で酸素を含むプラズマ処理を行うことで、対象となる絶縁層または半導体層に含まれる、水素および水に関する結合が切断される。よって、対象となる層中の水素および水が脱離しやすい状態に変化する。従って、プラズマ処理による酸素ドープ処理は、加熱しながら行うことが好ましい。または、プラズマ処理後に加熱処理を行うことが好ましい。また、加熱処理後に、プラズマ処理を行い、さらに加熱処理を行うことで、対象となる層中の不純物濃度を低減することができる。
また、絶縁層１１３は、トランジスタ等に起因する凹凸等を平坦化させる機能を有することが好ましい。絶縁層１１３に用いる材料は、絶縁性材料であればよい。よって、絶縁層１１３は前述した無機材料または有機材料を用いて形成することができる。例えば、絶縁層１１３として、前述した無機材料のみでなく、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機樹脂（有機材料）を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層１１３を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層１１３の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。絶縁層１１３の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
絶縁層１１３の表面に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行ってもよい。ＣＭＰ処理を行うことで絶縁層１１３表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。なお、絶縁層１０４、絶縁層１０８、絶縁層１０９、および絶縁層１１０にＣＭＰ処理を行ってもよい。
〔導電層〕
電極１０２、電極１０７ａ＿１、電極１０７ａ＿２、電極１０７ａ＿３、電極１０７ｂ＿１、電極１０７ｂ＿２、電極１０７ｂ＿３、および電極１２１などの導電層を形成するための導電性材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、鉄（Ｆｅ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、導電性材料として、Ｃｕ−Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金で形成した層は、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造としてもよい。
また、本実施の形態では、電極１０７ａおよび電極１０７ｂのそれぞれを三層積層構造とする例を示しているが、本発明の一態様はこれに限定されない。電極１０７ａおよび電極１０７ｂは、それぞれが単層構造であってもよいし、二層構造であってもよい。また、４層以上の積層構造であってもよい。
なお、電極１０７ａおよび電極１０７ｂの抵抗を下げるために、電極１０７ａおよび電極１０７ｂに銅を用いる場合は、電極１０７ａと半導体層１０６の間に銅が拡散しにくい導電性材料を設けることが好ましい。また、電極１０７ｂと半導体層１０６の間に銅が拡散しにくい導電性材料を設けることが好ましい。銅は半導体層中で拡散しやすいため、半導体装置の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある。銅を含む配線または電極と半導体層の間に銅が拡散しにくい導電性材料を設けることで、トランジスタ１００の信頼性を高めることができる。
銅が拡散しにくい導電性材料としては、例えば、タングステン、チタン、タンタルなどの銅よりも融点の高い金属材料や、それらの窒化物材料などがある。また、これらの導電性材料で銅を含む電極または配線を覆ってもよい。銅を含む配線または電極を銅が拡散しにくい導電性材料で覆うまたは包むことで、トランジスタ１００の信頼性をさらに高めることができる。
また、電極１０７ａおよび電極１０７ｂの半導体層１０６と接する領域を、加熱処理により水素を吸収する機能を有する導電性材料とすることで、後の加熱処理によって半導体層１０６中の水素濃度を低減することができる。水素を吸収する機能を有する導電性材料の一例としては、チタン、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物などがある。
〔半導体層〕
半導体層１０６は、非晶質半導体、微結晶半導体、多結晶半導体等を用いて形成することができる。例えば、非晶質シリコンや、微結晶ゲルマニウム等を用いることができる。また、炭化シリコン、ガリウム砒素、金属酸化物、窒化物半導体などの化合物半導体や、有機半導体等を用いることができる。
特に、半導体層１０６として、金属酸化物の一種である酸化物半導体を用いることが好ましい。金属酸化物のバンドギャップは２ｅＶ以上あるため、半導体層１０６に金属酸化物を用いると、オフ電流が極めて少ないトランジスタを実現することができる。また、チャネルが形成される半導体層に金属酸化物を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
金属酸化物は、インジウムまたは亜鉛の少なくとも一方を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。
また、半導体層１０６には、キャリア密度の低い金属酸化物層を用いることが好ましい。金属酸化物層のキャリア密度を低くするためには、金属酸化物層中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、金属酸化物層のキャリア密度を、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物層は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物層のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物層を用いたＯＳトランジスタは、電気特性が不安定となる場合がある。
従って、ＯＳトランジスタの電気特性を安定にするためには、金属酸化物層中の不純物濃度を低減することが有効である。また、金属酸化物層中の不純物濃度を低減するためには、近接する層中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属、アルカリ土類金属等がある。
また、金属酸化物層にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物層を半導体層に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物層中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物層中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物層に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物層を半導体層に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物層中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物層において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された金属酸化物層をトランジスタのチャネル形成領域に用いることで、トランジスタに安定した電気特性を付与することができる。
半導体層１０６をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが１：１：０．５、１：１：１、１：１：１．２、１：１：２、１：３：２、１：３：４、１：４：４、３：１：１、３：１：２、３：１：４、４：２：４．１、５：１：６、５：１：７などとすればよい。
半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
半導体層１０６＿１は、例えば、エネルギーギャップが大きい金属酸化物を用いる。半導体層１０６＿１のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
また、図１（Ｂ）、図１（Ｃ）、および図２（Ｂ）に示したように、半導体層１０６を二層または三層の積層にする場合は、半導体層１０６を結晶構造や材料構成などが異なる金属酸化物の積層にしてもよい。例えば、半導体層１０６＿１にＣＡＣ−ＯＳを用い、半導体層１０６＿２および／または半導体層１０６＿３にＣＡＡＣ−ＯＳを用いてもよい。
また、半導体層１０６＿２は、半導体層１０６＿１を構成する元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。同様に、半導体層１０６＿３は、半導体層１０６＿１を構成する元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層１０６＿３と半導体層１０６＿１の界面、ならびに半導体層１０６＿２と半導体層１０６＿１の界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
また、半導体層１０６＿１がＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、半導体層１０６＿３および半導体層１０６＿２もＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１０６＿３および半導体層１０６＿２をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１０６＿１をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、好ましくはｙ１／ｘ１がｙ２／ｘ２よりも大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２、および半導体層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる半導体層１０６＿３、半導体層１０６＿２および半導体層１０６＿１を選択する。このとき、半導体層１０６＿１において、ｙ２がｘ２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の５倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の５倍未満であると好ましい。半導体層１０６＿３および半導体層１０６＿２を上記構成とすることにより、半導体層１０６＿３および半導体層１０６＿２を、半導体層１０６＿１よりも酸素欠損が生じにくい層とすることができる。
なお、半導体層１０６＿３がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体層１０６＿１がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体層１０６＿２がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体層１０６＿２は、半導体層１０６＿３と同種の酸化物を用いても構わない。
例えば、ＩｎまたはＧａを含む半導体層１０６＿３、およびＩｎまたはＧａを含む半導体層１０６＿２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物を用いることができる。また、半導体層１０６＿１として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層１０６＿３、半導体層１０６＿１、および半導体層１０６＿２の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層１０６＿１は、半導体層１０６＿３および半導体層１０６＿２よりも電子親和力の大きい酸化物を用いることが好ましい。例えば、半導体層１０６＿１として、半導体層１０６＿３および半導体層１０６＿２よりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いてもよい。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体層１０６＿２がインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、半導体層１０６＿３または／および半導体層１０６＿２が、酸化ガリウムであっても構わない。例えば、半導体層１０６＿３として、酸化ガリウムを用いると電極１０２と半導体層１０６との間に生じるリーク電流を低減することができる。即ち、トランジスタ１００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、半導体層１０６＿３、半導体層１０６＿１、半導体層１０６＿２のうち、電子親和力の大きい半導体層１０６＿１にチャネルが形成される。
ＯＳトランジスタに安定した電気特性を付与するためには、半導体層に用いる金属酸化物層中の不純物および酸素欠損を低減して高純度真性化し、少なくとも半導体層１０６＿１を真性または実質的に真性と見なせる金属酸化物層とすることが好ましい。また、少なくとも半導体層１０６＿１中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
〔成膜方法について〕
絶縁層、電極や配線を形成するための導電層、または半導体層などは、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＡＡＬＤ（Ｐｌａｓｍａ Ａｓｓｉｓｔ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
プラズマＣＶＤ法は、ＲＴ以上４００℃以下の比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の処理室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
また、スパッタリング法で金属酸化物を形成する場合、スパッタリング装置における処理室は、金属酸化物にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、処理室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。成膜温度はＲＴ以上５００℃以下が好ましく、ＲＴ以上３００℃以下がより好ましく、ＲＴ以上２００℃以下がさらに好ましい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで金属酸化物層に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で絶縁層、導電層、または半導体層などを形成する場合、酸素を含むスパッタリングガスを用いることで、被形成層に酸素を供給することができる。スパッタリングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい。
＜トランジスタ１００の作製方法例＞
図１（Ａ）乃至図１（Ｃ）に示すトランジスタ１００の作製方法例について図４（Ａ）乃至図４（Ｄ）、図５（Ａ）乃至図５（Ｄ）、図６（Ａ）乃至図６（Ｃ）、図７（Ａ）、および図７（Ｂ）を用いて説明する。図４（Ａ）乃至図４（Ｄ）、図５（Ａ）乃至図５（Ｄ）、図６（Ａ）乃至図６（Ｃ）、図７（Ａ）、および図７（Ｂ）に示す断面図は、図１（Ａ）にＸ１−Ｘ２の一点鎖線で示す部位の断面に相当する。
［工程１：電極１０２の形成］
まず、基板１０１上に電極１０２を形成するための導電層１８１を形成する（図４（Ａ）参照。）。本実施の形態では、基板１０１としてアルミノホウケイ酸ガラスを用いる。また、本実施の形態では、導電層１８１として厚さ１００ｎｍのタングステン層をスパッタリング法により形成する。
［工程２］
次に、レジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。
当該レジストマスクをマスクとして用いて、導電層１８１の一部を選択的に除去して電極１０２を形成する（図４（Ｂ）参照。）。導電層１８１の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
導電層１８１の一部を除去した後、レジストマスクを除去する。レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
また、電極１０２側面の断面形状をテーパー形状とすることが好ましい。電極１０２側面のテーパー角θは、２０°以上９０°未満が好ましく、３０°以上８０°未満がより好ましく、４０°以上７０°未満がさらに好ましい。なお、テーパー角θとは、テーパー形状を有する層を断面（基板の表面と直交する面）方向から観察した際に、当該層の側面と底面がなす角度を示す。
電極１０２の側面にテーパー形状を付与することで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。また、電極１０２の側面をテーパー形状とすることで、電極１０２の上端部の電界集中を緩和できる。一方で、テーパー角θが小さすぎると、トランジスタの微細化が困難になる場合がある。また、テーパー角θが小さすぎると、開口の大きさや配線の幅などのばらつきが大きくなる場合がある。
また、電極１０２の側面を階段形状としてもよい。側面を階段状とすることで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。なお、電極１０２の側面に限らず、各層の端部をテーパー形状または階段形状とすることで、その上に被覆する層が途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
［工程３：絶縁層１０４の形成］
次に、絶縁層１０４を形成する（図４（Ｃ）参照。）。本実施の形態では、絶縁層１０４を、第１の窒化シリコン層、第２の窒化シリコン層、および第３の窒化シリコン層の三層積層構造とする。該三層積層構造の一例としては、以下のように形成することができる。
第１の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
第２の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン層、第２の窒化シリコン層、および第３の窒化シリコン層形成時の基板温度はＲＴ以上３５０℃以下とすることができる。
絶縁層１０４を上述の三層の積層構造とすることで、例えば、電極１０２に銅などを含む導電層を用いる場合において、以下の効果を奏する。
第１の窒化シリコン層は、電極１０２からの銅元素の拡散を抑制することができる。第２の窒化シリコン層は、水素を放出する機能を有し、ゲート絶縁層として機能する絶縁層の耐圧を向上させることができる。第３の窒化シリコン層は、第３の窒化シリコン層からの水素放出が少なく、且つ第２の窒化シリコン層からの放出される水素の拡散を防ぐことができる。
［工程４：酸素プラズマ処理］
絶縁層１０４の形成後、絶縁層１０４を工程の途中で大気に曝すことなく、酸素を含むプラズマ雰囲気１９２に曝す（図４（Ｄ）参照。）。例えば、絶縁層１０４を形成するための材料ガスの供給を停止した後、処理室内に流量３００ｓｃｃｍの酸素ガスを供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて３０００Ｗの電力を供給して、１０秒乃至６０秒程度のプラズマ処理を行う。
酸素を多く含む雰囲気下で行うプラズマ処理を、「酸素プラズマ処理」ともいう。酸素プラズマ処理を行うことにより、酸素イオンおよび／または酸素ラジカルなどによって絶縁層１０４の表面が酸化されて、酸化物層１０４ａが形成される。よって、酸化物層１０４ａは、実質的に絶縁層１０４の一部であるとも言える。絶縁層１０４の表面に酸化物層１０４ａを設けることで、絶縁層１０４表面の水素濃度を低減し、絶縁層１０４表面の準位密度を低減することができる。
酸化物層１０４ａの形成は、絶縁層１０４の形成後に、絶縁層１０４の形成と同一の処理室内で連続して行うことが好ましい。絶縁層１０４の形成後、同一処理室内で連続して酸化物層１０４ａを形成することで、トランジスタの生産性を高めることができる。よって、トランジスタの生産コストを低減することが可能となる。
酸素プラズマ処理を行うためのガスとしては、酸素、オゾンまたは窒化酸素などの酸素を含む酸化性ガスを用いることができる。特に、酸素プラズマ処理を行うためのガスとして、酸素またはオゾンを用いることが好ましい。なお、酸素プラズマ処理は、希ガスを加えて行ってもよい。希ガスを加えた酸素プラズマ処理を行なうことで、絶縁層１０４表面および表面近傍の水素や炭素などの不純物を低減することができる。例えば、酸素とアルゴンを含むガスを用いて酸素プラズマ処理を行えばよい。また、酸化物層１０４ａの形成後、別の処理室で酸素プラズマ処理を行う場合なども、希ガスを加えた酸素プラズマ処理を行うことが好ましい。特に、絶縁層１０４の表面が、やむを得ず（もしくは結果的に）大気などに曝された後に酸素プラズマ処理を行なう場合は、希ガスを加えた酸素プラズマ処理を行うことが好ましい。
また、酸化物層１０４ａの形成は、酸素プラズマ処理のみに限らず、酸化性雰囲気下での加熱処理で行ってもよい。ただし、酸化物層１０４ａの形成は、酸素プラズマ処理などの、酸素イオンおよび／または酸素ラジカルなどが多く発生する処理で行うほうが好ましい。
［工程５：半導体層１０６の形成］
次に、金属酸化物層１８２と金属酸化物層１８３を順に形成する（図５（Ａ）参照。）。なお、金属酸化物層１８２を形成する前に、酸素プラズマ処理を行ってもよい。
金属酸化物層１８２としては、インジウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物などを用いることが好ましい。
本実施の形態では、金属酸化物層１８２として、インジウムガリウム亜鉛酸化物を、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。本実施の形態では、スパッタリングガスとして酸素の流量比が１０％の酸素とアルゴンの混合ガスを用いる。また、基板温度を１３０℃、処理室内の圧力を０．６Ｐａに制御し、処理室に２５００Ｗの電力を供給して、厚さ２０ｎｍの金属酸化物層を形成する。
スパッタリングガスに含まれる酸素の流量比を０％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の金属酸化物層が形成される。酸素欠乏型の金属酸化物層を半導体層に用いたトランジスタは、比較的高い電界効果移動度が得られる。
また、金属酸化物層１８３としては、組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］などのターゲットを用いて形成したインジウムガリウム亜鉛酸化物などを用いることが好ましい。
また、金属酸化物層１８３としては、結晶性の高い金属酸化物層を用いることが好ましい。例えば、金属酸化物層１８３としてＣＡＡＣ−ＯＳを用いることが好ましい。例えば、後に行なわれる電極１０７ａおよび電極１０７ｂを形成するためのエッチング工程の際に、露出した金属酸化物層がエッチングされて、金属酸化物層にダメージが生じる場合がある。結晶性の高い金属酸化物層は、当該エッチング工程でエッチングされにくい。金属酸化物層１８３に結晶性の高い金属酸化物層を用いることで、当該エッチング工程で金属酸化物層に生じるダメージを低減することができる。よって、トランジスタの信頼性を高めることができる。
本実施の形態では、金属酸化物層１８３として、ＣＡＡＣ−ＯＳを用いる。具体的には、金属酸化物層１８３として、インジウムガリウム亜鉛酸化物を、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。金属酸化物層１８３を形成するためのスパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流量比）を高めることで、金属酸化物層の結晶性を高めることができる。本実施の形態では、スパッタリングガスとして酸素を１００％の割合で用いる。また、基板温度を１３０℃、処理室内の圧力を０．６Ｐａに制御し、処理室に２５００Ｗの電力を供給して、厚さ２５ｎｍの金属酸化物層を形成する。
また、金属酸化物層１８２および／または金属酸化物層１８３の形成時に、スパッタリングガスに含まれる酸素の一部が下の層に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、下の層に供給される酸素も増加する。供給された酸素の一部は、被供給層中に残存する水素と反応して水となり、後の加熱処理によって放出される。このようにして、被供給層中の水素濃度を低減することができる。また、被供給層中の過剰酸素を増やすことで、後の加熱処理において金属酸化物層１８２（後の半導体層１０６＿１）に酸素を供給することもできる。
なお、金属酸化物層１８３の形成後に不純物元素を導入することで、トランジスタ１００のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などで行うことができる。
金属酸化物層１８３の形成後に、加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
加熱処理は、１５０℃以上基板の歪み点未満、好ましくは２００℃以上５００℃以下、より好ましくは２５０℃以上４００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
また、加熱処理は、電気炉、ＲＴＡ装置等を用いて行なうことができる。ＲＴＡ装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。また、加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
また、窒素または希ガス雰囲気で加熱処理を行なった後、酸素または超乾燥空気雰囲気で加熱処理を行なってもよい。この結果、金属酸化物層に含まれる水素、水等を脱離させると共に、金属酸化物層に酸素を供給することができる。この結果、金属酸化物層に含まれる酸素欠損を低減することができる。
［工程６］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、金属酸化物層１８２および金属酸化物層１８３の一部を選択的に除去して、島状の半導体層１０６＿１および島状の半導体層１０６＿２を形成する（図５（Ｂ）参照。）。
半導体層１０６＿１および半導体層１０６＿２の形成後に加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を繰り返してもよい。また、図２（Ｂ）に示したように、半導体層１０６を三層の積層とする場合は、半導体層１０６＿１乃至半導体層１０６＿３の形成後に加熱処理を行ってもよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を繰り返してもよい。
［工程７：電極１０７ａ、電極１０７ｂの形成］
次に、導電層１８４および導電層１８５を順に形成する（図５（Ｃ）参照。）。導電層１８４は、半導体層１０６と接するため、加熱処理により水素を吸収する機能を有する導電性材料を用いることが好ましい。導電層１８４にこのような材料を用いることで、後の加熱処理によって、半導体層１０６中の水素濃度を低減することができる。水素を吸収する機能を有する導電性材料の一例として、チタン、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などがある。
本実施の形態では、導電層１８４として厚さ３０ｎｍのチタン層を形成し、導電層１８５として厚さ２００ｎｍの銅層をスパッタリング法により形成する。
［工程８］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８５の一部を選択的に除去して、電極１０７ａ＿２および電極１０７ｂ＿２を形成する（図５（Ｄ）参照。）。
導電層１８５の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程９］
次に、導電層１８６を形成する（図６（Ａ）参照。）。本実施の形態では、導電層１８６として厚さ５０ｎｍのチタン層を形成する。
［工程１０］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８４および導電層１８６の一部を選択的に除去して、電極１０７ａ＿１、電極１０７ａ＿３、電極１０７ｂ＿１、および電極１０７ｂ＿３を形成する（図６（Ｂ）参照。）。このようにして電極１０７ａおよび電極１０７ｂが形成される。
導電層１８４および導電層１８５の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
ドライエッチング法により導電層１８４および導電層１８５の一部を除去した場合は、露出した半導体層１０６＿２や絶縁層１０４（酸化物層１０４ａ）にエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。
このため、半導体層１０６＿２および絶縁層１０４（酸化物層１０４ａ）の、露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、フッ酸、リン酸などの酸を用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行なってもよい。当該プラズマ処理を行うことで、露出した表面に付着した不純物元素を低減することができる。また、有機物を除去する効果も得られる。なお、複数の洗浄処理を組み合わせてもよい。洗浄処理とプラズマ処理を組み合わせてもよい。本実施の形態では、０．８５％リン酸水溶液を用いた洗浄処理を行う。
［工程１１：絶縁層１０８、絶縁層１０９の形成］
次に、絶縁層１０８と絶縁層１０９を順に形成する（図６（Ｃ）参照。）。絶縁層１０８と絶縁層１０９は、途中で大気に曝すことなく連続して形成することが好ましい。
絶縁層１０８は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０８の厚さは５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすればよい。また、絶縁層１０８として酸素を透過することができる絶縁層を用いることで、後に形成する絶縁層１０９に含まれる酸素を半導体層１０６に移動させることができる。
例えば、絶縁層１０８として、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体および酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シランガス、ジシランガス、トリシランガス、フッ化シランガス等がある。酸化性気体としては、一酸化二窒素ガス、二酸化窒素ガス等がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５０００倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態では、絶縁層１０８として、厚さ３０ｎｍの酸化窒化シリコン層を形成する。具体的には、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスおよび流量２０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとし、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１００ＷとするＰＥＣＶＤ法を用いて、酸化窒化シリコン層を形成する。
絶縁層１０９は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０９の厚さは３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下とすればよい。
また、絶縁層１０９は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、絶縁層１０９は、絶縁層１０８と比較して半導体層１０６から離れているため、絶縁層１０８よりも欠陥密度が多くてもよい。
絶縁層１０９として、ＰＥＣＶＤ法で形成した酸化シリコン層または酸化窒化シリコン層などを用いることができる。例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン層または酸化窒化シリコン層を形成する。
絶縁層１０９の形成において、上記圧力の処理室内で上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まる。すなわち、処理室内の酸素ラジカルが増加し、原料ガスの酸化が進む。このため、形成される絶縁層１０９中の酸素含有量が化学量論的組成よりも多くなる。
また、上記の基板温度で形成された絶縁層では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により絶縁層中の酸素の一部が脱離する。この結果、脱離した酸素の一部が半導体層１０６に供給される。
本実施の形態では、絶縁層１０９として、厚さ４００ｎｍの酸化窒化シリコン層を形成する。具体的には、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランガスおよび流量４０００ｓｃｃｍの一酸化二窒素ガスを原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平板電極に供給する高周波電力を１３．５６ＭＨｚ、１５００ＷとするＰＥＣＶＤ法を用いて、酸化窒化シリコン層を形成する。
なお、絶縁層１０９の形成工程において、絶縁層１０８が半導体層１０６の保護層となる。したがって、半導体層１０６へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層１０９を形成することができる。
なお、絶縁層１０９の形成条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁層１０９の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果、トランジスタの信頼性を高めることができる。
［工程１２］
次に、不活性雰囲気下で加熱処理を行ない、絶縁層１０８および絶縁層１０９中に含まれる水素や水分などの不純物を低減する。なお、不活性ガスなどのガス供給を行なわず、減圧下で加熱処理を行なってもよい。本実施の形態では、窒素雰囲気中で３５０℃、１時間の加熱処理をおこなう。なお、該加熱処理に続けて、酸素ドープ処理を行ってもよい。
［工程１３：絶縁層１１０の形成］
次に、絶縁層１１０を形成する（図７（Ａ）参照。）。前述した通り、絶縁層１１０は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。また、絶縁層１１０は、酸素が拡散しにくい絶縁性材料を用いて形成することが好ましい。絶縁層１１０の厚さは５ｎｍ乃至２００ｎｍであればよい。
本実施の形態では、絶縁層１１０として窒化シリコン層を形成する。例えば、流量５０ｓｃｃｍのシランガス、流量５０００ｓｃｃｍの窒素ガス、および流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの電力を供給して、厚さが１００ｎｍとなるように形成すればよい。
［工程１４：電極１２１の形成］
次に、導電層１８７を形成する（図７（Ｂ）参照。）。本実施の形態では、導電層１８７として酸化シリコンを含むインジウム錫酸化物層を１００ｎｍの厚さで形成する。
［工程１５］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１８７の一部を選択的に除去して、電極１２１を形成する（図７（Ｃ）参照。）。
導電層１８４および導電層１８５の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
電極１２１を形成した後、窒素雰囲気中で、２５０℃、１時間の加熱処理を行う。
［工程１６：絶縁層１１３の形成］
また、図３（Ｂ）に示したように、トランジスタ１００の上方に平坦な表面を有する絶縁層１１３を設けてもよい。例えば、液状のアクリル系樹脂を塗布し、窒素雰囲気中で、２５０℃、１時間の焼成を行えばよい。なお、焼成温度、焼成時間などは、絶縁層１１３として用いる材料によって異なる。絶縁層１１３の厚さは、平坦な表面を得るために必要な厚さであればよい。例えば、絶縁層１１３の最も厚い部分の厚さが０．５μｍ以上３．０μｍ以下程度であればよい。
絶縁層１１３に感光性の樹脂材料を用いてもよい。絶縁層１１３に開口部などを設ける場合は、感光性の樹脂材料を用いることでレジストマスクの形成などの工程を削減することができる。
絶縁層１１３の形成後に、さらに加熱処理を行なってもよい。例えば、窒素雰囲気中で、２５０℃、１時間の加熱処理を行ってもよい。
＜変形例＞
トランジスタ１００と異なる構造を有するトランジスタ１００ｅについて、図８乃至図１０を用いて説明する。図８乃至図１０は、図１（Ｂ）に相当する断面図である。なお、説明の繰り返しを防ぐため、主にトランジスタ１００と異なる点について説明する。
〔トランジスタ１００ｅの構造〕
図８に、トランジスタ１００ｅのチャネル長方向の断面図を示す。トランジスタ１００ｅは、絶縁層１０３と絶縁層１０５を有する点が、トランジスタ１００と異なる。絶縁層１０３は、基板１０１および電極１０２上に設けられ、絶縁層１０４は絶縁層１０３上に設けられている。また、絶縁層１０５は絶縁層１０４の上に設けられている。よって、半導体層１０６は絶縁層１０５上に形成される。
絶縁層１０３、絶縁層１０４、および絶縁層１０５は、ゲート絶縁層として機能できる。また、絶縁層１０３および絶縁層１０５は、絶縁層１０４、絶縁層１０８、絶縁層１０９、および絶縁層１１０と同様の材料および方法で設けることができる。
絶縁層１０３および絶縁層１０５は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、電極１０２をチタンと銅の積層構造とする場合など、電極１０２に銅を含む材料を用いる場合は、銅などの金属元素が透過しにくい絶縁性材料を絶縁層１０３に用いることが好ましい。また、絶縁層１０５よりも下層に水素などの不純物を多く含む層がある場合は、水素などの不純物が透過しにくい絶縁性材料を絶縁層１０５に用いることが好ましい。
また、特に、電極１０２に銅を含む材料を用いる場合は、電極１０２にプラズマダメージなどが生じると、電極１０２から銅元素などの不純物が拡散する恐れがある。よって、絶縁層１０３は、プラズマを用いない、またはプラズマダメージを与えにくい方法で形成することが好ましい。絶縁層１０３は、例えば、ＡＬＤ法、またはＰＡＡＬＤ法などを用いて形成することが好ましい。絶縁層１０３の厚さは、１ｎｍ以上１０ｎｍ以下であればよく、好ましくは、２ｎｍ以上１０ｎｍ未満である。
なお、絶縁層１０３の厚さは、１０ｎｍ以上であっても構わない。ただし、ＡＬＤ法およびＰＡＡＬＤ法などは、成膜速度が遅いため、生産性の向上に不向きである。そこで、絶縁層１０３を形成した後、絶縁層１０４を成膜速度の早いＰＥＣＶＤ法などを用いて形成する。このようにして、トランジスタの生産性を高めることができる。
絶縁層１０４の形成に先立って電極１０２を絶縁層１０３で覆うことで、ＰＥＣＶＤ法による絶縁層１０４の形成時に、電極１０２にプラズマダメージが生じにくい。電極１０２を絶縁層１０３で覆うことで、電極１０２からの金属元素の拡散を防ぐことができる。絶縁層１０４の厚さは、１００ｎｍ以上８００ｎｍ以下であればよく、好ましくは２００ｎｍ以上５００ｎｍ以下である。
絶縁層１０５は、酸素を含む絶縁層であることが好ましい。絶縁層に酸素が含まれると、絶縁層中の水素量が低減され易い。また、絶縁層に酸素が含まれると、絶縁層表面の準位密度も低減され易い。絶縁層１０５の厚さは、１ｎｍ以上１０ｎｍ以下であればよく、好ましくは、２ｎｍ以上１０ｎｍ未満である。なお、絶縁層１０５の厚さを、１０ｎｍ以上としても構わない。
〔トランジスタ１００ｅの作製方法例〕
トランジスタ１００ｅの作製方法例について説明する。まず、前述した工程２までトランジスタ１００の作製方法と同様に行う。
［工程Ａ１：絶縁層１０３の形成］
次に、絶縁層１０３を形成する。本実施の形態では、絶縁層１０３として、窒化シリコン層をＰＡＡＬＤ法により形成する。
まず、電極１０２が設けられた基板１０１を、減圧された処理室内に導入する。導入後、基板温度をＲＴ以上４５０℃以下、好ましくは１５０℃以上４５０℃以下、より好ましくは、２００℃以上３５０℃以下に保持する。その後、処理室内に原料ガス１９３を供給する（図９（Ａ）参照。）。図９（Ａ）は、電極１０２を有する基板１０１が導入された処理室内に、原料ガス１９３が供給されている様子を示している。
原料ガス１９３として、シラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガスまたはトリシラン（Ｓｉ３Ｈ８）ガスなどを用いる。また、原料ガス１９３に、不活性ガス（代表的には、アルゴン、窒素など）を加えてもよい。
本実施の形態では、基板温度を２２０℃とし、原料ガス１９３としてシラン（ＳｉＨ４）ガスを用いて、流量１００ｓｃｃｍで処理室内に５分間供給する。原料ガス１９３供給時の処理室内の圧力は４０Ｐａとする。処理室内に原料ガス１９３を供給することにより、電極１０２および基板１０１の表面に原料ガス１９３の一部が堆積し、堆積層１９３ａが形成される。本実施の形態では、堆積層１９３ａとしてシランが堆積する。
次に、原料ガス１９３の供給を停止する。続いて、処理室内の原料ガス１９３を処理室から排気する（図９（Ｂ）参照。）。
次に、窒素ガスまたは酸素ガスのいずれか一方、もしくは両方を処理室内に供給し、窒素または酸素のいずれか一方、もしくは両方を含むプラズマ雰囲気１９４を生成する（図９（Ｃ）参照。）。
本実施の形態では、処理室内に窒素ガスを供給し、窒素を含むプラズマ雰囲気１９４を生成する。窒素を多く含む雰囲気下で行うプラズマ処理を、「窒素プラズマ処理」ともいう。窒素プラズマ処理を行うことにより、堆積層１９３ａと窒素が反応して、絶縁層１０３が形成される。本実施の形態では、絶縁層１０３として窒化シリコン層が形成される。
なお、処理室内に窒素ガスと酸素ガスの混合ガスを供給してプラズマ雰囲気１９４を生成すると、絶縁層１０３として酸化窒化シリコン層、または窒化酸化シリコン層が形成される。
［工程Ａ２：絶縁層１０４の形成］
次に、絶縁層１０４を形成する（図１０（Ａ）参照。）。絶縁層１０４の形成は、前述した工程３と同様に行えばよい。
本実施の形態では、工程Ａ２として、窒化シリコン層の単層をＰＥＣＶＤ法で形成する。例えば、基板温度を３５０℃とし、流量２００ｓｃｃｍのシランガス、流量２０００ｓｃｃｍの窒素ガス、および流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍの絶縁層１０４を形成する。
［工程Ａ３：絶縁層１０５の形成］
次に、絶縁層１０５を形成する。本実施の形態では、絶縁層１０５として、酸化シリコン層をＰＡＡＬＤ法により形成する。工程Ａ３は、工程Ａ１と同様に行うことができる。
本実施の形態では、基板温度を２２０℃とし、原料ガス１９５としてシラン（ＳｉＨ４）ガスを用いて、流量１００ｓｃｃｍで処理室内に５分間供給する。原料ガス１９５供給時の処理室内の圧力は４０Ｐａとする（図１０（Ｂ）参照。）。図１０（Ｂ）は、電極１０２を有する基板１０１が導入された処理室内に、原料ガス１９５が供給されている様子を示している。
処理室内に原料ガス１９５を供給することにより、絶縁層１０４の表面に原料ガス１９５の一部が堆積し、堆積層１９５ａが形成される。本実施の形態では、堆積層１９５ａとしてシランが堆積する。
次に、原料ガス１９５の供給を停止する。続いて、原料ガス１９５を処理室から排気する（図１０（Ｃ）参照。）。
次に、酸素ガスを処理室内に供給し、酸素を含むプラズマ雰囲気１９６を生成する（図１０（Ｄ）参照。）。前述した通り、酸素を多く含む雰囲気下で行うプラズマ処理を、「酸素プラズマ処理」ともいう。酸素プラズマ処理を行うことにより、堆積層１９５ａと酸素が反応して、絶縁層１０５が形成される。本実施の形態では、絶縁層１０５として酸化シリコン層が形成される。
なお、工程Ａ１乃至工程Ａ３は、途中で大気に曝されることなく連続して行うことが好ましい。また、工程Ａ１乃至工程Ａ３は、同一処理室内で連続して行うことが好ましい。絶縁層１０３乃至絶縁層１０５の形成を、途中で大気に曝されることなく連続して行うことで、電気特性が良好なトランジスタが実現できる。また、絶縁層１０３乃至絶縁層１０５の形成を、同一処理室内で連続して行うことで、トランジスタの生産性を高めることができる。
以降の工程は、前述した工程５以降と同様に行えばよい。また、絶縁層１０５を窒化シリコンで形成し、その後に酸素ドープ処理などを行なってもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例として、表示装置について説明する。
＜表示装置１＞
上述したトランジスタを用いることができる表示装置の一例を説明する。図１１（Ａ）は、表示装置５００の構成例を説明するブロック図である。
図１１（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５２１、および表示領域５３１を有している。なお、駆動回路５１１、および駆動回路５２１をまとめて「駆動回路」または「周辺駆動回路」という場合がある。
駆動回路５２１は、例えば走査線駆動回路として機能できる。また、駆動回路５１１は、例えば信号線駆動回路として機能できる。また、表示領域５３１を挟んで駆動回路５１１と向き合う位置に、何らかの回路を設けてもよい。また、表示領域５３１を挟んで駆動回路５２１と向き合う位置に、何らかの回路を設けてもよい。
また、図１１（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動回路５２１によって電位が制御されるｐ本の配線５３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｑ本の配線５３６と、を有する。（ｐ、ｑは、ともに１以上の自然数。）さらに、表示領域５３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５３４および表示素子を有する。
また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５３２は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５３２で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５３２を加えて、４つの画素５３２をまとめて１つの画素として機能させてもよい。白色光を制御する画素５３２を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５３２を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
ｇ行目の配線５３５＿ｇ（ｇは１以上ｐ以下の自然数。）は、表示領域５３１においてｐ行ｑ列に配設された複数の画素５３２のうち、ｇ行に配設されたｑ個の画素５３２と電気的に接続される。また、ｈ列目の配線５３６＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ行ｑ列に配設された画素５３２のうち、ｈ列に配設されたｐ個の画素５３２に電気的に接続される。
〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物および無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、ＧＬＶ（グレーティングライトバルブ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、ＤＭＤ（デジタルマイクロミラーデバイス）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、ＦＥＤ（フィールドエミッションディスプレイ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。また、表示装置はＰＤＰ（プラズマディスプレイパネル）であってもよい。また、表示装置は網膜走査型の投影装置であってもよい。また、マイクロＬＥＤを用いた表示装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
図１１（Ｂ）、図１１（Ｃ）、図１２（Ａ）、および図１２（Ｂ）は、画素５３２に用いることができる回路構成例を示している。
〔発光表示装置用画素回路の一例〕
図１１（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図１１（Ｂ）に示す画素回路５３４は、表示素子として機能できる発光素子４６９と電気的に接続されている。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４にＯＳトランジスタを用いることができる。特に、トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
トランジスタ４６１のソースおよびドレインの一方は、配線５３６＿ｈに電気的に接続される。さらに、トランジスタ４６１のゲートは、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソースおよびドレインの他方は、ノード４６５に電気的に接続される。
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４６８のソースおよびドレインの一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲートは、ノード４６５に電気的に接続される。
トランジスタ４６４のソースおよびドレインの一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲートは、配線５３５＿ｇに電気的に接続される。
発光素子４６９のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
発光素子４６９としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４６９としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図１１（Ｂ）の画素回路５３４を有する表示装置５００では、駆動回路５２１により各行の画素５３２を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
ノード４６５にデータが書き込まれた画素５３２は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソースとドレインの間に流れる電流量が制御され、発光素子４６９は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、図１２（Ａ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図１２（Ａ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４の少なくとも一つに、上述したトランジスタを用いることができる。
〔液晶表示装置用画素回路の一例〕
図１１（Ｃ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有する。また、図１１（Ｃ）に示す画素回路５３４は、表示素子として機能できる液晶素子４６２と電気的に接続されている。トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
液晶素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定される。例えば、液晶素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、後述する容量線ＣＬと同電位としてもよい。また、液晶素子４６２の一対の電極の一方に、画素５３２毎に異なる電位を与えてもよい。液晶素子４６２の一対の電極の他方はノード４６６に電気的に接続されている。液晶素子４６２は、ノード４６６に書き込まれるデータにより配向状態が設定される。
液晶素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
ｇ行ｈ列目の画素回路５３４において、トランジスタ４６１のソースおよびドレインの一方は、配線５３６＿ｈに電気的に接続され、他方はノード４６６に電気的に接続される。トランジスタ４６１のゲートは、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。トランジスタ４６１は、ノード４６６へのビデオ信号の書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図１１（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５２１により各行の画素回路５３４を順次選択し、トランジスタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５３１に画像を表示できる。
また、図１２（Ｂ）に示すように、トランジスタ４６１にバックゲートを有するトランジスタを用いてもよい。図１２（Ｂ）に示すトランジスタ４６１は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
〔周辺回路の構成例〕
図１３（Ａ）に駆動回路５１１の構成例を示す。駆動回路５１１は、シフトレジスタ５１２、ラッチ回路５１３、およびバッファ５１４を有する。また、図１３（Ｂ）に駆動回路５２１の構成例を示す。駆動回路５２１は、シフトレジスタ５２２、およびバッファ５２３を有する。
シフトレジスタ５１２およびシフトレジスタ５２２にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力される。
〔表示装置の構成例〕
上記実施の形態に示したトランジスタを用いて、シフトレジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成して、システムオンパネルを形成することができる。図１４（Ａ）乃至図１４（Ｃ）に、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が接続された表示装置５００の上面図を示す。
まず、液晶素子を用いた表示装置５００の構成例と、ＥＬ素子を用いた表示装置５００の構成例について説明する。図１４（Ａ）において、第１の基板４００１上に設けられた表示領域５３１を囲むようにして、シール材４００５が設けられ、表示領域５３１がシール材４００５および第２の基板４００６によって封止されている。図１４（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された駆動回路５１１、および駆動回路５２１が実装されている。また、駆動回路５１１、駆動回路５２１、または表示領域５３１に与えられる各種信号および電位は、ＦＰＣ４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図１４（Ｂ）および図１４（Ｃ）において、第１の基板４００１上に設けられた表示領域５３１と、駆動回路５２１とを囲むようにして、シール材４００５が設けられている。また表示領域５３１と、駆動回路５２１の上に第２の基板４００６が設けられている。よって表示領域５３１と、駆動回路５２１とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図１４（Ｂ）および図１４（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された駆動回路５１１が実装されている。図１４（Ｂ）および図１４（Ｃ）においては、駆動回路５１１、駆動回路５２１、または表示領域５３１に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
また図１４（Ｂ）および図１４（Ｃ）においては、駆動回路５１１を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。駆動回路５２１を別途形成して実装しても良いし、駆動回路５１１の一部または駆動回路５２１の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図１４（Ａ）は、ＣＯＧにより駆動回路５１１、駆動回路５２１を実装する例であり、図１４（Ｂ）は、ＣＯＧにより駆動回路５１１を実装する例であり、図１４（Ｃ）は、ＴＣＰにより駆動回路５１１を実装する例である。
また、表示装置５００は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた表示領域５３１および駆動回路５２１は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図１５（Ａ）および図１５（Ｂ）は、図１４（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図１５（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。また、図１５（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。本実施の形態などでは、表示素子として液晶素子を用いた表示装置５００を、表示装置５００ａとする。また、本実施の形態などでは、表示素子として発光素子を用いた表示装置５００を、表示装置５００ｂとする。
図１５（Ａ）に示す表示装置５００ａ、および図１５（Ｂ）に示す表示装置５００ｂは電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において電極４０１４と電気的に接続されている。なお、絶縁層４１１２は、平坦な表面を有する絶縁層である。
電極４０１５は、電極４０３０と同じ導電層から形成され、電極４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また、第１の基板４００１上に設けられた表示領域５３１と駆動回路５２１は、トランジスタを複数有しており、図１５（Ａ）および図１５（Ｂ）では、表示領域５３１に含まれるトランジスタ４０１１、および駆動回路５２１に含まれるトランジスタ４０１０を例示している。図１５（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２が設けられ、図１５（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有し、電極４０１７上に絶縁層４１１２が形成されている。なお、電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。トランジスタ４０１０およびトランジスタ４０１１としてＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図１５（Ａ）および図１５（Ｂ）で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
また、ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度を得ることも可能であるため、高速駆動が可能である。よって、表示装置の駆動回路部や画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能であるため、表示装置の部品点数を削減することができる。
また、表示装置５００ａおよび表示装置５００ｂは、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１１のゲート電極と同じ工程で形成された電極４０２１と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０４および絶縁層４１０４ａを介して重なっている。絶縁層４１０４は、例えば、絶縁層１０４と同様に形成すればよい。絶縁層４１０４ａは、例えば、酸化物層１０４ａと同様に形成すればよい。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
表示領域５３１に設けられたトランジスタ４０１１は表示素子と電気的に接続する。図１５（Ａ）において、表示素子である液晶素子４０１３は、電極４０３０、電極４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜４０３２、配向膜４０３３が設けられている。電極４０３１は第２の基板４００６側に設けられ、電極４０３０と電極４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、電極４０３０と電極４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、表示装置５００において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
絶縁層４１１１は、例えば、絶縁層１１０と同様に形成すればよい。
また、表示装置５００ｂに含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
表示素子である発光素子４５１３は、表示領域５３１に設けられたトランジスタ４０１１と電気的に接続している。なお発光素子４５１３の構成は、電極４０３０、発光層４５１１、電極４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、電極４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、電極４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する電極４０３０および電極４０３１（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極が設けられる場所、および電極のパターン構造によって透光性、反射性を選択すればよい。
電極４０３０、電極４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、電極４０３０、電極４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、電極４０３０、電極４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
＜表示装置２＞
続いて、表示素子２２５として、反射型の液晶素子と発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる表示装置５００ｃの構成例を説明する。
図１６（Ａ）は、表示領域５３１、駆動回路５２１、および駆動回路５１１の構成例を説明するブロック図である。表示領域５３１は、マトリクス状に配列した複数の画素２３０、複数の配線Ｇ１、複数の配線Ｇ２、複数の配線ＡＮＯ、複数の配線ＣＳＣＯＭ、複数の配線Ｓ１および複数の配線Ｓ２を有する。配線Ｇ１、配線Ｇ２、配線ＡＮＯ、および配線ＣＳＣＯＭは、方向Ｒに配列した複数の画素２３０と駆動回路５２１に電気的に接続する。配線Ｓ１および配線Ｓ２は、方向Ｃに配列した複数の画素２３０と駆動回路５１１に電気的に接続する。
なお、図１６（Ａ）では駆動回路５２１および駆動回路５１１を１つずつ有する構成を示したが、液晶素子を駆動する駆動回路５２１および駆動回路５１１と、発光素子を駆動する駆動回路５２１および駆動回路５１１とを、別々に設けてもよい。
画素２３０は、反射型の液晶素子と、発光素子を有する。画素２３０において、液晶素子と発光素子とは、互いに重なる部分を有する。
図１６（Ｂ１）は、画素２３０が有する電極３１１の構成例を示す。電極３１１は、画素２３０における液晶素子の反射電極として機能する。また電極３１１には、開口４５１が設けられている。
図１６（Ｂ１）には、電極３１１と重なる領域に位置する発光素子３６０を破線で示している。発光素子３６０は、電極３１１が有する開口４５１と重ねて配置されている。これにより、発光素子３６０が発する光は、開口４５１を介して表示面側に射出される。
図１６（Ｂ１）では、方向Ｒに隣接する画素２３０が異なる発光色に対応する画素である。このとき、図１６（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４５１が一列に配列されないように、電極３１１の異なる位置に設けられていることが好ましい。これにより、２つの発光素子３６０を離すことが可能で、発光素子３６０が発する光が隣接する画素２３０が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子３６０を離して配置することができるため、発光素子３６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。また、図１６（Ｂ２）に示すような配列としてもよい。
非開口部の総面積に対する開口４５１の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４５１の総面積の比の値が小さすぎると、発光素子３６０を用いた表示が暗くなってしまう。
また、反射電極として機能する電極３１１に設ける開口４５１の面積が小さすぎると、発光素子３６０が射出する光から取り出せる光の効率が低下してしまう。
開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。
〔回路構成例〕
図１７は、画素２３０の構成例を示す回路図である。図１７では、隣接する２つの画素２３０を示している。
画素２３０は、スイッチＳＷ１、容量素子Ｃ１、液晶素子３４０、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２、および発光素子３６０等を有する。また、画素２３０には、配線Ｇ１、配線Ｇ２、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、および配線Ｓ２が電気的に接続されている。また、図１７では、液晶素子３４０と電気的に接続する配線ＶＣＯＭ１、および発光素子３６０と電気的に接続する配線ＶＣＯＭ２を示している。
図１７では、スイッチＳＷ１およびスイッチＳＷ２に、トランジスタを用いた場合の例を示している。
スイッチＳＷ１は、ゲートが配線Ｇ１と接続され、ソースまたはドレインの一方が配線Ｓ１と接続され、ソースまたはドレインの他方が容量素子Ｃ１の一方の電極、および液晶素子３４０の一方の電極と接続されている。容量素子Ｃ１は、他方の電極が配線ＣＳＣＯＭと接続されている。液晶素子３４０は、他方の電極が配線ＶＣＯＭ１と接続されている。
スイッチＳＷ２は、ゲートが配線Ｇ２と接続され、ソースまたはドレインの一方が配線Ｓ２と接続され、ソースまたはドレインの他方が、容量素子Ｃ２の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２は、他方の電極がトランジスタＭのソースまたはドレインの一方、および配線ＡＮＯと接続されている。トランジスタＭは、ソースまたはドレインの他方が発光素子３６０の一方の電極と接続されている。発光素子３６０は、他方の電極が配線ＶＣＯＭ２と接続されている。
図１７では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。
配線Ｇ１には、スイッチＳＷ１を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液晶素子３４０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣＯＭには、所定の電位を与えることができる。
配線Ｇ２には、スイッチＳＷ２を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ２および配線ＡＮＯには、発光素子３６０が発光する電位差が生じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を制御する信号を与えることができる。
図１７に示す画素２３０は、例えば反射モードの表示を行う場合には、配線Ｇ１および配線Ｓ１に与える信号により駆動し、液晶素子３４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線Ｇ２および配線Ｓ２に与える信号により駆動し、発光素子３６０を発光させて表示することができる。また両方のモードで駆動する場合には、配線Ｇ１、配線Ｇ２、配線Ｓ１および配線Ｓ２のそれぞれに与える信号により駆動することができる。
なお、図１７では一つの画素２３０に、一つの液晶素子３４０と一つの発光素子３６０とを有する例を示したが、これに限られない。図１８（Ａ）は、一つの画素２３０に一つの液晶素子３４０と４つの発光素子３６０（発光素子３６０ｒ、３６０ｇ、３６０ｂ、３６０ｗ）を有する例を示している。図１８（Ａ）に示す画素２３０は、図１７とは異なり、１つの画素でフルカラーの表示が可能な画素である。
図１８（Ａ）では図１７の例に加えて、画素２３０に配線Ｇ３および配線Ｓ３が接続されている。
図１８（Ａ）に示す例では、例えば４つの発光素子３６０として、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子３４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。
また、図１８（Ｂ）は、画素２３０の構成例を示している。画素２３０は、電極３１１が有する開口部と重なる発光素子３６０ｗと、電極３１１の周囲に配置された発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂとを有する。発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂは、発光面積がほぼ同等であることが好ましい。
〔断面構造例〕
続いて、図１９を用いて表示装置５００ｃの断面構造例を説明する。
図１９は、駆動回路５２１、および表示領域５３１などの断面を示している。駆動回路５２１はトランジスタ４０１０を有し、表示領域５３１は、トランジスタ４０１１およびトランジスタ４０１２を有する。トランジスタ４０１０乃至トランジスタ４０１２は、絶縁層４１０２上に設けられている。
また、図１９に示す表示装置５００ｃは、容量素子４０２０ａおよび容量素子４０２０ｂを有する。容量素子４０２０ａは、トランジスタ４０１２のソース電極またはドレイン電極の一方の一部と、電極４０２１と、が絶縁層４１０４および絶縁層４１０４ａを介して重なる領域を有する。容量素子４０２０ｂは、容量素子４０２０ａと同様の構成を有する。トランジスタ４０１２は発光素子３６０を駆動する機能を有し、トランジスタ４０１１は液晶素子３４０を駆動する機能を有する。
トランジスタ４０１２は発光素子３６０と電気的に接続する。本実施の形態では、発光素子３６０としてＥＬ素子を用いる。
発光素子３６０をトップエミッション構造とする場合は、電極４０３０を光の反射率の高い導電性材料を用いて形成する。このような材料としては、例えば、ＡｌやＡｇなどを含む材料が挙げられる。また、光の反射率の高い導電性材料と透光性を有する導電性材料の積層であってもよい。また、電極４０３１を、透光性を有する導電性材料で形成すればよい。
また、発光素子３６０をデュアルエミッション構造とする場合は、電極４０３０と電極４０３１を、透光性を有する導電性材料で形成すればよい。
本実施の形態では、発光素子３６０をボトムエミッション構造とする。
また、図１９に示す表示装置５００ｃは、絶縁層４１０２の下方に電極３１１、絶縁層４１０１、電極４１３１、配向膜４０３２、液晶層４００８、配向膜４０３３、スペーサ４０３５、電極４１３２、オーバーコート層４１３３、着色層４１３４、基板４００１、遮光層４１３５、および偏光板４１３６を有する。
図１９に示す表示装置５００ｃでは、電極４０１５が、絶縁層４１０１、および絶縁層４１０２に形成された開口において電極４０１４と電気的に接続されている。電極４０１４は、電極４０２２と同じ工程で同時に形成される。
また、電極４０１５を、異方性導電層４０４１を介してＦＰＣ４０４２と電気的に接続してもよい。
液晶素子３４０は、電極４１３１、電極４１３２、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜４０３２、および配向膜４０３３が設けられている。電極４１３１と電極４１３２は液晶層４００８を介して互いに重畳する。また、電極４１３１は電極３１１と重なる領域を有する。また、電極４１３１は、電極４０２２および電極３１１を介してトランジスタ４０１１のソースまたはドレインの一方と電気的に接続される。電極３１１は、可視光を反射する機能を有する。電極４０２２は、電極４０２１と同じ工程で同時に形成することができる。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、電極４１３１と電極４１３２との間隔（セルギャップ）を制御するために設けられている。なお、スペーサ４０３５として球状のスペーサを用いていても良い。
図１９に示す表示装置５００ｃは、ボトムエミッション構造の発光表示装置としての機能と、反射型の液晶表示装置としての機能を有する。発光素子３６０で発生した光４５２０は、基板４００１側から射出される。また、基板４００１側から入射した光４５２１は、電極３１１で反射され、基板４００１側から射出される。なお、光４５２１は、着色層４１３４を透過する際に特定の波長域が吸収され、光４５２１とは異なる波長域を有する光４５２２となる。ただし、入射する光４５２１の波長域が、着色層４１３４が透過する波長域よりも内側にあれば、光４５２２の波長域は光４５２１とほぼ変わらない。
光４５２０は白色光であってもよいし、特定の波長域を有する光であってもよい。例えば、赤、緑、または青などの波長域を有する光であってもよい。光４５２０も着色層４１３４を透過する際に特定の波長域が吸収される場合がある。
［オーバーコート層］
オーバーコート層４１３３としては、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド等の有機絶縁層を用いることができる。オーバーコート層４１３３を形成することによって、例えば、着色層４１３４中に含まれる不純物等をトランジスタや表示素子などに拡散することを抑制することができる。ただし、オーバーコート層４１３３は、必ずしも設ける必要はなく、オーバーコート層４１３３を形成しない構造としてもよい。
［着色層］
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
［遮光層］
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
〔表示モード〕
表示装置５００ｃは、３つの表示モードで動作させることができる。第１のモードは、反射型の液晶表示装置として画像を表示する表示モードである。第２のモードは、発光表示装置として画像を表示する表示モードである。第３のモードは、第１のモードと第２のモードを同時に作用させる表示モードである。
第１のモードは光源が不要であるため、極めて低消費電力な表示モードである。例えば、外光の照度が十分大きく、且つ外光が白色光またはその近傍の光である場合に有効である。第１のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。
第２のモードは、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる表示モードである。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光の照度が小さい場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第２のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。
第３のモードは、第１のモードによる反射光と、第２のモードによる発光の両方を利用して表示を行う表示モードである。具体的には、第１のモードによる反射光と、第２のモードによる発光を混合することにより、１つの色を表現するように駆動する。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的小さい場合や、外光の色度が白色ではない場合などに有効である。また、反射光と発光とを混合させた光を用いることで、まるで絵画を見ているかのように感じさせる画像を表示することが可能となる。
〔変形例１〕
表示装置５００ｃの変形例として、図２０に表示装置５００ｄの断面図を示す。なお、説明の繰り返しを防ぐため、主に表示装置５００ｃと異なる点について説明する。
表示装置５００ｄは、発光素子３６０と重なる領域に着色層４１３４ｅを有する。図２０では、着色層４１３４ｅを絶縁層４１１１と絶縁層４１１２の間に設けているが、着色層４１３４ｅはどの層上に設けてもよい。また、着色層４１３４ｅを複数層重ねて設けてもよい。
また、表示装置５００ｄでは、発光素子３６０と重なる領域に、着色層４１３４を設けていない。
図１９に示す表示装置５００ｃにおいて、発光素子３６０が発する光４５２０は、着色層４１３４を一度だけ通過する。また、液晶素子３４０に入射する光４５２１は着色層４１３４を通過した後に電極３１１で反射され、再び着色層４１３４を通過する。すなわち、発光素子３６０が発する光４５２０と、液晶素子３４０で反射される光４５２１は、それぞれ着色層を通過する回数が異なる。よって、透過モードと反射モードの双方の表示品位をより高めることが難しい。
表示装置５００ｄでは、着色層４１３４ｅを発光素子３６０用の着色層として機能させる。また、表示装置５００ｄでは、着色層４１３４を液晶素子３４０用の着色層として機能させる。
よって、着色層４１３４ｅを、発光素子３６０に最適な着色層として設計することができる。このため、透過モードにおける色の再現性を高めることができる。同様に、着色層４１３４を液晶素子３４０に最適な着色層として設計することができる。このため、反射モードにおける色の再現性を高めることができる。着色層４１３４および着色層４１３４ｅを設けることで、表示装置の表示品位を高めることができる。
なお、発光素子３６０と重なる領域に、着色層４１３４ｅと重ねて着色層４１３４を設けてもよい。
〔変形例２〕
また、図２１に示す表示装置５００ｅのように、発光素子３６０と重なる領域に着色層４１３４を設けなくてもよい。例えば、赤色光を発する発光素子３６０、緑色光を発する発光素子３６０、または青色光を発する発光素子３６０などを用いることで、着色層４１３４を省略することができる。
（実施の形態３）
本実施の形態では、上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図２２に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチセンサ機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本発明の一態様に係るトランジスタおよび／または半導体装置は、様々な電子機器に用いることができる。図２３に、本発明の一態様に係るトランジスタおよび／または半導体装置を用いた電子機器の例を示す。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有する。
図２３（Ａ）乃至図２３（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図２３（Ａ）乃至図２３（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図２３（Ａ）乃至図２３（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図２３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
図２３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図２３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図２３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
図２３（Ｅ）、（Ｆ）、（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図２３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図２３（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図２３（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
＜電気特性の評価＞
〔Ｖｇ−Ｉｄ特性〕
実施の形態１に示したトランジスタ１００を作製し、電気特性の一種であるＶｇ−Ｉｄ特性と電界効果移動度（μＦＥ）を測定した。測定は１０個のトランジスタ１００について行った。測定した１０個のトランジスタ１００のチャネル長Ｌは６μｍ、チャネル幅Ｗは５０μｍである。
図２４（Ａ）に、測定した１０個のトランジスタ１００のＶｇ−Ｉｄ特性とμＦＥを示す。図２４（Ａ）の横軸はＶｇを示している。図２４（Ａ）の一方の縦軸は、ドレインに流れる電流値（Ｉｄ）を対数で示している。また、図２４（Ａ）の他方の縦軸は、電界効果移動度（μＦＥ）を示している。トランジスタ１００のバックゲートの電位は、ゲートと同電位とした。
図２４（Ａ）中のプロファイル群８０１は、Ｖｄを０．１Ｖとして、Ｖｇを−１５Ｖから２０Ｖまで０．２５Ｖ刻みで変化させた時の、Ｉｄの変化を示している。また、プロファイル群８０２は、Ｖｄを２０Ｖとして、Ｖｇを−１５Ｖから２０Ｖまで０．２５Ｖ刻みで変化させた時の、Ｉｄの変化を示している。プロファイル群８０３は、Ｖｄを２０Ｖとして、Ｖｇを−１５Ｖから２０Ｖまで０．２５Ｖ刻みで変化させた時のμＦＥの変化を示している。
図２４（Ａ）より、１０個のトランジスタ１００は、Ｖｇが０Ｖを超えてからＩｄが急激に増加するノーマリーオフ型の特性を示していることがわかる。また、オフ電流が少なく、個体間のばらつきも少ない。また、それぞれのトランジスタ１００の最大μＦＥは３０乃至３５ｃｍ２／Ｖｓ程度である。本発明の一態様のトランジスタ１００は、良好な電気特性を有していることがわかった。
〔ＢＴストレス試験〕
次に、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍの４つのトランジスタ１００を用いて、ＰＢＴＳ、ＮＢＴＳ、ＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）、ＮＢＩＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）の４つのＢＴストレス試験を行った。１つのトランジスタで１つのＢＴストレス試験を行い、各ＢＴストレス試験前後でのＶｔｈの変化量を調べた。なお、ＢＴストレス試験前後において、Ｖｔｈの変動量が少ないほど、信頼性が高いトランジスタであるといえる。
ＢＴストレス試験前後でのＶｔｈの変化量は、２Ｖ以下が好ましく、１Ｖ以下がより好ましく、０．５Ｖ以下がさらに好ましい。
本実施例では、ＰＢＴＳとして、ソースおよびドレインの電圧を０Ｖ、Ｖｇを＋３０Ｖとし、６０℃で１時間の処理を行った。また、ＮＢＴＳとして、ソースおよびドレインの電圧を０Ｖ、Ｖｇを−３０Ｖとし、６０℃で１時間の処理を行った。また、ＰＢＩＴＳとして、ソースおよびドレインの電圧を０Ｖ、Ｖｇを＋３０Ｖとし、約１００００ｌｘの白色ＬＥＤ光を照射しながら、６０℃で１時間の処理を行った。また、ＮＢＩＴＳとして、ソースおよびドレインの電圧を０Ｖ、Ｖｇを−３０Ｖとし、約１００００ｌｘの白色ＬＥＤ光を照射しながら、６０℃で１時間の処理を行った。
図２４（Ｂ）に、各ＢＴストレス試験前後でのＶｔｈの変化量を示す。各ＢＴストレス試験前後でのＶｔｈの変化量は、ＰＢＴＳで−０．２１Ｖ、ＮＢＴＳで０．１１Ｖ、ＰＢＩＴＳで−１．７Ｖ、ＮＢＩＴＳで−０．７５Ｖであった。ＢＴストレス試験前後の変化量は２Ｖ未満であった。特に、光照射を伴わないＰＢＴＳおよびＮＢＴＳでは、Ｖｔｈの変化量が０．３Ｖ未満であり、非常に良好な結果が得られた。本発明の一態様のトランジスタ１００は、良好な信頼性を有していることがわかった。
実施の形態１に示したトランジスタ１００と工程１乃至工程４までが異なるトランジスタＡを作製し、電気特性の一種である、Ｖｇ−Ｉｄ特性、電界効果移動度（μＦＥ）、およびＶｄ−Ｉｄ特性を測定した。
トランジスタＡはトランジスタ１００とほぼ同じ構成を有する。トランジスタ１００と異なる点として、トランジスタＡでは、電極１０２を厚さ１０ｎｍのチタン上に厚さ１００ｎｍの銅を形成した積層とし、絶縁層１０４を窒化シリコン層の単層とした。また、該窒化シリコン層（絶縁層１０４）は、基板温度を３３０℃とし、流量６０ｓｃｃｍのシランガス、流量１７５０ｓｃｃｍの窒素ガス、および流量５５ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の処理室に供給し、処理室内の圧力を３０Ｐａに制御し、１３．５６ＭＨｚの高周波電源を用いて１０００Ｗの電力を供給して、厚さが４００ｎｍとなるように形成した。該窒化シリコン層形成後に工程４で行う酸素プラズマ処理は、該窒化シリコン層の形成とは異なる装置で行った。また、酸素プラズマ処理は、基板温度を３５０℃とし、処理室内に流量３０００ｓｃｃｍの酸素ガスを供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて３０００Ｗの電力を供給して、３００秒のプラズマ処理を行った。
トランジスタＡの他の構成は、トランジスタ１００と同様である。
＜電気特性の評価＞
〔Ｖｇ−Ｉｄ特性〕
図２５（Ａ）に、トランジスタＡのＶｇ−Ｉｄ特性とμＦＥを示す。測定したトランジスタＡのチャネル長Ｌは３μｍ、チャネル幅Ｗは３μｍである。
図２５（Ａ）の横軸はＶｇを示している。図２５（Ａ）の一方の縦軸は、ドレインに流れる電流値（Ｉｄ）を対数で示している。また、図２５（Ａ）の他方の縦軸は、電界効果移動度（μＦＥ）を示している。また、測定時、トランジスタＡのバックゲートの電位は、ゲートと同電位とした。
図２５（Ａ）中のプロファイル８１１は、Ｖｄを０．１Ｖとして、Ｖｇを−１０Ｖから１０Ｖまで０．２５Ｖ刻みで変化させた時の、Ｉｄの変化を示している。また、プロファイル８１２は、Ｖｄを２０Ｖとして、Ｖｇを−１０Ｖから１０Ｖまで０．２５Ｖ刻みで変化させた時の、Ｉｄの変化を示している。プロファイル８１３は、Ｖｄを２０Ｖとして、Ｖｇを−１０Ｖから１０Ｖまで０．２５Ｖ刻みで変化させた時のμＦＥの変化を示している。
図２５（Ａ）より、トランジスタＡは、Ｖｇが０Ｖを超えてからＩｄが急激に増加するノーマリーオフ型の特性を示していることがわかる。また、オフ電流が少なく、最大μＦＥは２６ｃｍ２／Ｖｓ程度である。本発明の一態様のトランジスタＡは、良好な電気特性を有していることがわかった。
〔Ｖｇ−Ｉｄ特性〕
トランジスタを飽和領域で動作させる場合、Ｖｄが変動してもＩｄが変化しにくいことが好ましい。Ｖｄ−Ｉｄ特性を測定することによって、トランジスタが飽和領域で動作している時に、Ｖｄの変動に対するＩｄの変動を知ることができる。図２５（Ｂ）に、トランジスタＡのＶｄ−Ｉｄ特性を示す。測定したトランジスタＡのチャネル長Ｌは３μｍ、チャネル幅Ｗは３μｍである。
図２５（Ｂ）の横軸はＶｄを示している。図２５（Ｂ）の縦軸は、チャネル幅１μｍ当たりのＩｄを示している。また、測定時、トランジスタＡのバックゲートの電位は、ゲートと同電位とした。
図２５（Ｂ）中のプロファイル８１４は、Ｖｇを３．７７Ｖとして、Ｖｄを０Ｖから１５Ｖまで０．２５Ｖ刻みで変化させた時の、Ｉｄの変化を示している。
図２５（Ｂ）より、本発明の一態様のトランジスタＡは、飽和領域で動作している時、Ｖｄが変動してもＩｄが変動しにくいことがわかる。本発明の一態様のトランジスタＡは、飽和性が高く、良好な電気特性を有していることがわかった。
例えば、表示素子にＥＬ素子を用いる場合、ＥＬ素子を駆動するためのトランジスタは飽和性が高いことが好ましい。ＥＬ素子を駆動するためのトランジスタに、本発明の一態様のトランジスタＡなどを用いると好適である。
１００ トランジスタ
１０１ 基板
１０２ 電極
１０３ 絶縁層
１０４ 絶縁層
１０５ 絶縁層
１０６ 半導体層
１０８ 絶縁層
１０９ 絶縁層
１１０ 絶縁層
１１３ 絶縁層
１２１ 電極
１８１ 導電層
１８２ 金属酸化物層
１８３ 金属酸化物層
１８４ 導電層
１８５ 導電層
１８６ 導電層
１８７ 導電層
１９２ プラズマ雰囲気
１９３ 原料ガス
１９４ プラズマ雰囲気
１９５ 原料ガス
１９６ プラズマ雰囲気
２２５ 表示素子
２３０ 画素
３１１ 電極
３４０ 液晶素子
３６０ 発光素子

Claims (7)

  1. 第１工程乃至第５工程を有し、
    第１工程は、ゲート電極を形成する工程を有し、
    第２工程は、前記ゲート電極上に、ゲート絶縁層を形成する工程を有し、
    第３工程は、前記ゲート絶縁層の表面を、酸素イオンまたは酸素ラジカルを含む雰囲気に曝す工程を有し、
    第４工程は、前記ゲート絶縁層上に金属酸化物層を形成する工程を有し、
    第５工程は、前記金属酸化物層上にソース電極およびドレイン電極を形成する工程を有し、
    前記ゲート絶縁層は、シリコンと、窒素と、を含み、
    前記第２工程と前記第３工程を、同一処理室内で行うことを特徴とするトランジスタの作製方法。
  2. 請求項１において、
    前記第２工程と前記第３工程を、減圧雰囲気下で連続して行うことを特徴とするトランジスタの作製方法。
  3. 請求項１または請求項２において、
    前記第３工程は、酸素を含む雰囲気下で行うプラズマ処理であることを特徴とするトランジスタの作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記金属酸化物層は、酸化物半導体を含むことを特徴とするトランジスタの作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記金属酸化物層は、インジウムまたは亜鉛の少なくとも一方を含むことを特徴とするトランジスタの作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記金属酸化物層は、金属マトリックス複合材を含むことを特徴とするトランジスタの作製方法。
  7. 請求項１乃至請求項６のいずれか一項に記載の作製方法で作製されたトランジスタと、
    第１の表示素子と、第２の表示素子と、を有し、
    前記第１の表示素子は、可視光を反射する機能を有し、
    前記第２の表示素子は、可視光を発する機能を有することを特徴とする表示装置。
JP2017139695A 2016-07-25 2017-07-19 トランジスタの作製方法、および表示装置 Withdrawn JP2018022885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016145308 2016-07-25
JP2016145308 2016-07-25

Publications (1)

Publication Number Publication Date
JP2018022885A true JP2018022885A (ja) 2018-02-08

Family

ID=60988840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017139695A Withdrawn JP2018022885A (ja) 2016-07-25 2017-07-19 トランジスタの作製方法、および表示装置

Country Status (4)

Country Link
US (1) US20180025918A1 (ja)
JP (1) JP2018022885A (ja)
TW (1) TW201812419A (ja)
WO (1) WO2018020348A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020027882A (ja) * 2018-08-13 2020-02-20 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10356858B2 (en) * 2016-09-26 2019-07-16 Prilit Optronics, Inc. MicroLED display panel
US10529701B2 (en) * 2016-09-26 2020-01-07 Prilit Optronics, Inc. MicroLED display panel
TWI715447B (zh) * 2020-02-21 2021-01-01 友達光電股份有限公司 背板的製造方法
DE102021108221A1 (de) * 2020-05-26 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Kanalkonfiguration zur Verbesserung der Leistung eines Multigate-Bauelements und Verfahren zur Fertigung davon
US11616151B2 (en) 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Channel configuration for improving multigate device performance and method of fabrication thereof
JP2022097012A (ja) * 2020-12-18 2022-06-30 日新電機株式会社 薄膜トランジスタの製造方法
US11522275B2 (en) * 2020-12-22 2022-12-06 B/E Aerospace, Inc Aircraft inserts having surface integrated antennas and/or filters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
US8450732B2 (en) * 2007-06-19 2013-05-28 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101533391B1 (ko) * 2008-08-06 2015-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판과 그 제조 방법
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101324760B1 (ko) * 2010-04-23 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9553195B2 (en) * 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9299855B2 (en) * 2013-08-09 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dual gate insulating layers
JP2016111104A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜半導体基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
JP2022033894A (ja) * 2018-05-17 2022-03-02 株式会社半導体エネルギー研究所 表示パネル及び情報処理装置
US11922859B2 (en) 2018-05-17 2024-03-05 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
JP2020027882A (ja) * 2018-08-13 2020-02-20 株式会社アルバック 薄膜トランジスタ、薄膜トランジスタの製造方法、及び酸化物半導体膜

Also Published As

Publication number Publication date
TW201812419A (zh) 2018-04-01
WO2018020348A1 (en) 2018-02-01
US20180025918A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
US11842901B2 (en) Semiconductor device, manufacturing method thereof, display device, and electronic device
JP6877519B2 (ja) 半導体装置
JP7026759B2 (ja) 半導体装置
JP2018022885A (ja) トランジスタの作製方法、および表示装置
JP7191190B2 (ja) 半導体装置
JP7270711B2 (ja) 半導体装置
JP7126823B2 (ja) 半導体装置の作製方法
US9830997B2 (en) Shift register, semiconductor device, and electronic device
JP2018025756A (ja) 表示装置、電子機器
KR102480052B1 (ko) 트랜지스터
JP6985812B2 (ja) トランジスタの作製方法
JP6684661B2 (ja) 半導体装置および電子機器
WO2017085598A1 (ja) 半導体装置、電子機器
JP7078354B2 (ja) 半導体装置及びその作製方法
JP2018077376A (ja) 表示装置
JP2018081290A (ja) 表示装置

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200717