JP7270711B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7270711B2
JP7270711B2 JP2021195286A JP2021195286A JP7270711B2 JP 7270711 B2 JP7270711 B2 JP 7270711B2 JP 2021195286 A JP2021195286 A JP 2021195286A JP 2021195286 A JP2021195286 A JP 2021195286A JP 7270711 B2 JP7270711 B2 JP 7270711B2
Authority
JP
Japan
Prior art keywords
insulating layer
layer
oxide semiconductor
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021195286A
Other languages
English (en)
Other versions
JP2022033861A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022033861A publication Critical patent/JP2022033861A/ja
Priority to JP2023071278A priority Critical patent/JP2023099557A/ja
Application granted granted Critical
Publication of JP7270711B2 publication Critical patent/JP7270711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、物、方法、または製造方法に関する。または、本発明は、プロセス、マシン、
マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。また、本
発明の一態様は、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プ
ロセッサ、それらの駆動方法またはそれらの製造方法に関する。特に、本発明の一態様は
、酸化物半導体を含む半導体装置、表示装置、または発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器
は、半導体装置を有する場合がある。
トランジスタの半導体層に用いる材料の一つとしてシリコンが知られている。シリコンは
、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型
の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、大面積基板への
形成技術が確立されている非晶質シリコンを用いると好適である。また、駆動回路を一体
形成した高機能の表示装置を構成するトランジスタの半導体層にシリコンを用いる場合、
高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適で
ある。
一方で、近年は、トランジスタの半導体層に用いる材料として、酸化物半導体が注目され
ている。例えば、インジウム、ガリウムおよび亜鉛を有する非晶質酸化物半導体を用いた
トランジスタが知られている（特許文献１参照。）。
酸化物半導体は、スパッタリング法などを用いて形成できるため、大型の表示装置を構成
するトランジスタの半導体層に用いることができる。また、非晶質シリコンを用いたトラ
ンジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えら
れる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、
駆動回路を一体形成した高機能の表示装置を実現できる。
加えて、半導体層に酸化物半導体を用いたトランジスタは、非導通状態において極めてリ
ーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリ
ーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文
献２参照。）。
特開２００６－１６５５２８号公報 特開２０１２－２５７１８７号公報
電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の安
定したトランジスタを提供することを課題の一とする。または、消費電力の少ないトラン
ジスタを提供することを課題の一とする。または、信頼性の良好なトランジスタを提供す
ることを課題の一とする。または、新規なトランジスタを提供することを課題の一とする
。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することを
課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
チャネルが形成される半導体層に酸化物半導体層を用いたボトムゲート構造のトランジス
タにおいて、酸化物半導体層上に過剰酸素を含む絶縁層を形成した後、途中で大気に曝す
ことなく、不純物が透過しにくい絶縁層を形成する。不純物が透過しにくい絶縁層として
は、酸化アルミニウム層などを用いることができる。また、ソース電極およびドレイン電
極に、水素を吸い取る機能を有する導電層を用いることで、酸化物半導体層中の水素濃度
を低減することができる。
または、チャネルが形成される半導体層に酸化物半導体層を用いたトップゲート構造のト
ランジスタにおいて、ゲート電極の形成後、ゲート電極をマスクとして用いて酸化物半導
体層に不純物を導入する。もしくは、不活性ガスまたは窒素ガスのプラズマ処理などを行
う。続いて、加熱処理を行った後、途中で大気に曝すことなく、不純物が透過しにくい絶
縁層を形成する。
本発明の一態様は、第１乃至第３の電極と、第１乃至第５の絶縁層と、第１および第２の
酸化物半導体層と、を有し、第１の絶縁層は、第１の電極の上にあり、第２の絶縁層は、
第１の絶縁層の上にあり、第３の絶縁層は、第２の絶縁層の上にあり、第１の酸化物半導
体層は、第３の絶縁層の上にあり、第２の酸化物半導体層は、第１の酸化物半導体層の上
にあり、第１の電極、第１の絶縁層、第２の絶縁層、第３の絶縁層、第１の酸化物半導体
層、および第２の酸化物半導体層は、それぞれが互いに重なる領域を有し、第２の電極は
、第２の酸化物半導体層上で第２の酸化物半導体層と重なる領域と、第２の絶縁層上で第
２の絶縁層と重なる領域と、を有し、第３の電極は、第２の酸化物半導体層上で第２の酸
化物半導体層と重なる領域と、第２の絶縁層上で第２の絶縁層と重なる領域と、を有し、
第４の絶縁層は、第２の酸化物半導体層と重なる領域を有し、第５の絶縁層は、第４の絶
縁層の上にあり、第２の酸化物半導体層は結晶性を有することを特徴とするトランジスタ
である。
または、本発明の一態様は、第１の電極を形成する工程と、第１の電極を覆う第１の絶縁
層を形成する工程と、第１の絶縁層上に第２の絶縁層を形成する工程と、第２の絶縁層上
に第３の絶縁層を形成する工程と、第３の絶縁層上に第１の酸化物半導体層を形成する工
程と、第１の酸化物半導体層上に第２の酸化物半導体層を形成する工程と、第１の酸化物
半導体層および第２の酸化物半導体層を島状に加工する工程と、一部が第２の酸化物半導
体層の一部と重なる第２の電極および一部が第２の酸化物半導体層の他の一部と重なる第
３の電極を形成する工程と、第２の酸化物半導体層を覆う第４の絶縁層を形成する工程と
、加熱処理を行う工程と、第４の絶縁層上に第５の絶縁層を形成する工程と、を有し、加
熱処理を行う工程から第５の絶縁層を形成する工程までを大気に曝すことなく行うことを
特徴とするトランジスタの作製方法である。
第２の絶縁層は、アルミニウムと酸素を含むことが好ましい。第５の絶縁層は、アルミニ
ウムと酸素を含むことが好ましい。
第４の絶縁層を形成した後に行なう加熱処理は、２００℃以上５００℃以下で行われるこ
とが好ましい。
また、当該加熱処理は、不活性雰囲気下で行ってもよいし、酸化性雰囲気下で行ってもよ
い。当該加熱処理は、不活性雰囲気下で行った後に酸化性雰囲気下で行ってもよい。
または、本発明の一態様は、第１の電極と、第２の電極と、第１乃至第５の絶縁層と、酸
化物半導体層と、を有し、第１の絶縁層は、第１の電極の上にあり、第２の絶縁層は、第
１の絶縁層の上にあり、第３の絶縁層は、第２の絶縁層の上にあり、酸化物半導体層は、
第３の絶縁層の上にあり、第４の絶縁層は、酸化物半導体層の上にあり、第２の電極は、
第４の絶縁層の上にあり、第１の電極、第２の電極、および第１乃至第４の絶縁層は、互
いに重なる領域を有し、第５の絶縁層は、第２の電極を覆う領域と、酸化物半導体層と接
する領域と、を有することを特徴とするトランジスタである。
または、本発明の一態様は、第１の電極を形成する工程と、第１の電極を覆う第１の絶縁
層を形成する工程と、第１の絶縁層上に第２の絶縁層を形成する工程と、第２の絶縁層上
に第３の絶縁層を形成する工程と、第３の絶縁層上に酸化物半導体層を形成する工程と、
酸化物半導体層を島状に加工する工程と、酸化物半導体層上に第４の絶縁層を形成する工
程と、第４の絶縁層上に第２の電極を形成する工程と、第２の電極をマスクとして用いて
第４の絶縁層を島状に加工する工程と、酸化物半導体層の一部に不純物を導入する工程と
、加熱処理を行う工程と、第２の電極、および酸化物半導体層を覆って第５の絶縁層を形
成する工程と、を有し、加熱処理を行う工程から第５の絶縁層を形成する工程までを大気
に曝すことなく行うことを特徴とするトランジスタの作製方法である。
電気特性の良好なトランジスタを提供することができる。または、電気特性の安定したト
ランジスタを提供することができる。または、消費電力の少ないトランジスタを提供する
ことができる。または、信頼性の良好なトランジスタを提供することができる。または、
新規なトランジスタを提供することができる。または、これらのトランジスタの少なくと
も一つを有する半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 本発明に係る酸化物の原子数比の範囲を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタの作製工程を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 表示装置の一例および画素の回路構成例を説明する図。 画素の回路構成例を説明する図。 駆動回路の構成例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示モジュールの一例を説明する図。 電子機器の一例を説明する図。 表示装置の一例を説明する斜視図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易と
するため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例
えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが
意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易と
するため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載
を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために
付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。
また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避
けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等にお
いて序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付さ
れる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許
請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって設けられている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直
下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極
Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶
縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回
路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わる
ため、いずれがソースまたはドレインであるかを限定することが困難である。このため、
本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるも
のとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物
理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示
されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合があ
る。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上
のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細
かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャ
ネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも
、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕ
ｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析するこ
となどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求め
る場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャ
ネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の「不純物」とは、例えば、半導体を構成する主成分以外をいう。例えば、
濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば
、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア
移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化
物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、
第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分
以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、
リン、炭素、窒素などがある。
酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合
、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン
である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１
族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「略
平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。
また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置
されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂
直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい
」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除
き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その
後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマ
スクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。
）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（
「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源
電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤま
たはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接
地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電
位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、チャネル領域を介してソースとドレインとの間に電流を流す
ことができるものである。なお、本明細書等において、チャネル領域とは、電流が主とし
て流れる領域をいう。
また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノ
ーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタ
は、特に断りがない場合、ｎチャネル型のトランジスタとする。よって、そのしきい値電
圧（「Ｖｔｈ」ともいう。）は、特に断りがない場合、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈは、特に断りが
ない場合、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう
。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇ
ｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソー
スの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型
のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈ
よりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ
電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、
所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン
電流が１×１０－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０－１３
Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０－１９Ａであり、Ｖｇｓ
が－０．８Ｖにおけるドレイン電流が１×１０－２２Ａであるようなｎチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、
または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０－１９Ａ以下であ
るから、当該トランジスタのオフ電流は１×１０－１９Ａ以下である、と言う場合がある
。当該トランジスタのドレイン電流が１×１０－２２Ａ以下となるＶｇｓが存在するため
、当該トランジスタのオフ電流は１×１０－２２Ａ以下である、と言う場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の
温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指
す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１
Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または
２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等
において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２
．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体
装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇ
ｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、
ソースとドレインとの間に流れる電流を指す場合がある。
（実施の形態１）
本発明の一態様のトランジスタ１００について、図面を用いて説明する。
＜トランジスタ１００の構造例＞
図１（Ａ）は、トランジスタ１００の平面図である。図１（Ｂ）は、図１（Ａ）に記した
Ｘ１－Ｘ２の一点鎖線で示す部位の断面図である。図１（Ｃ）は、図１（Ａ）に記したＹ
１－Ｙ２の一点鎖線で示す部位の断面図である。図２（Ａ）は、図１（Ｂ）に示した部位
１３１の拡大図である。図２（Ｂ）は、図１（Ｃ）に示した部位１３２の拡大図である。
トランジスタ１００はボトムゲート型のトランジスタの一種である。トランジスタ１００
は、電極１０２、絶縁層１０３、絶縁層１０４、絶縁層１０５、酸化物半導体層１０６（
酸化物半導体層１０６＿１、および酸化物半導体層１０６＿２）、電極１０７ａ（電極１
０７ａ＿１、電極１０７ａ＿２、電極１０７ａ＿３）、電極１０７ｂ（電極１０７ｂ＿１
、電極１０７ｂ＿２、および電極１０７ｂ＿３）、絶縁層１０８、絶縁層１０９、および
絶縁層１１０を有する。
電極１０２は、基板１０１上に設けられている。絶縁層１０３は電極１０２を覆って設け
られている。絶縁層１０４は、絶縁層１０３の上に設けられている。絶縁層１０５は、絶
縁層１０４の上に設けられている。酸化物半導体層１０６は、絶縁層１０５の上に設けら
れている。電極１０２と酸化物半導体層１０６は、絶縁層１０３、絶縁層１０４、および
絶縁層１０５を介して、互いに重なる領域を有する。
電極１０７ａおよび電極１０７ｂは、絶縁層１０５の上に設けられている。電極１０７ａ
は、酸化物半導体層１０６の一部と重なる領域を有し、電極１０７ｂは、酸化物半導体層
１０６の他の一部と重なる領域を有する。
絶縁層１０８は、電極１０７ａ、電極１０７ｂ、および酸化物半導体層１０６を覆って設
けられている。絶縁層１０９は、絶縁層１０８上に設けられている。絶縁層１１０は、絶
縁層１０９上に設けられている。
絶縁層１０８と絶縁層１０９に同種の材料を用いる場合は、絶縁層１０８と絶縁層１０９
の界面が明確に確認できない場合がある。したがって、本実施の形態では、絶縁層１０８
と絶縁層１０９の界面を破線で示している。なお、本実施の形態では、絶縁層１０８と絶
縁層１０９の２層構造について説明したが、本発明の一態様はこれに限定されず、例えば
、絶縁層１０８または絶縁層１０９どちらか一方の単層構造、あるいは３層以上の積層構
造としてもよい。
また、図３および図４に示すように、絶縁層１１０の上に絶縁層１１１を設けてもよい。
図３（Ａ）は、トランジスタ１００の平面図である。図３（Ｂ）は、図３（Ａ）に記した
Ｘ１－Ｘ２の一点鎖線で示す部位の断面図である。図３（Ｃ）は、図３（Ａ）に記したＹ
１－Ｙ２の一点鎖線で示す部位の断面図である。図４（Ａ）は、図３（Ｂ）に示した部位
１３１の拡大図である。図４（Ｂ）は、図３（Ｃ）に示した部位１３２の拡大図である。
トランジスタ１００に絶縁層１１０と絶縁層１１１を設ける場合は、絶縁層１１０と絶縁
層１１１の一方または両方に不純物が透過しにくい絶縁性材料を用いることが好ましい。
例えば、絶縁層１１０と絶縁層１１１の少なくとも一方を、窒化シリコン層または酸化ア
ルミニウム層などとしてもよい。また、絶縁層１１０と絶縁層１１１の一方を窒化シリコ
ン層などとし、他方を酸化アルミニウム層などとしてもよい。
特に、絶縁層１１０として、酸化アルミニウム層をスパッタリング法で形成することが好
ましい。特に、絶縁層１１１として、酸化アルミニウム層をＡＬＤ法で形成することが好
ましい。これらの効果については追って説明する。
また、図１（Ｂ）、図１（Ｃ）、図２（Ａ）、および図２（Ｂ）では、酸化物半導体層１
０６を酸化物半導体層１０６＿１と酸化物半導体層１０６＿２の二層の積層として示して
いるが、本発明の一態様はこれに限定されない。例えば、図５（Ａ）に示すように、酸化
物半導体層１０６を単層にしてもよい。また、図５（Ｂ）に示すように、酸化物半導体層
１０６を、酸化物半導体層１０６＿１、酸化物半導体層１０６＿２、および酸化物半導体
層１０６＿３の三層としてもよい。酸化物半導体層１０６は四層以上の積層であってもよ
い。なお、図５（Ａ）および図５（Ｂ）は、どちらも図１（Ｂ）に相当する断面図である
。
酸化物半導体層１０６＿３は、酸化物半導体層１０６＿１または酸化物半導体層１０６＿
２と同様の材料および方法で形成することができる。
また、絶縁層１１０上に、酸化物半導体層１０６と重なる領域を有する電極１２１を設け
てもよい（図６（Ａ）、図６（Ｂ）参照。）。また、絶縁層１１０上に平坦な表面を有す
る絶縁層１１３を設けてもよい（図６（Ｃ）参照。）。絶縁層１１３上に、酸化物半導体
層１０６と重なる領域を有する電極１２１を設けてもよい。なお、電極１２１を、絶縁層
１０９と絶縁層１１０の間に設けてもよい。
〔ゲート電極とバックゲート電極〕
電極１０２は、ゲート電極として機能できる。電極１０２に加えて電極１２１をトランジ
スタ１００に設ける場合、電極１２１もゲート電極として機能できる。電極１０２または
電極１２１の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。
例えば、図６（Ａ）または図６（Ｃ）に示すトランジスタ１００において、電極１０２を
「ゲート電極」と言う場合、電極１２１を「バックゲート電極」と言う。電極１２１を「
ゲート電極」として用いる場合は、トランジスタ１００をトップゲート型のトランジスタ
の一種と考えることができる。電極１０２および電極１２１のどちらか一方を、「第１の
ゲート電極」といい、他方を「第２のゲート電極」という場合がある。
一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバッ
クゲート電極で半導体層のチャネル形成領域を挟むように配置される。言い換えると、ゲ
ート電極とバックゲート電極で半導体層（酸化物半導体層）を取り囲む構成となる。この
ような構成を有することで、トランジスタ１００に含まれる酸化物半導体層１０６を、ゲ
ート電極として機能する電極１０２と、バックゲート電極として機能する電極１２１の電
界によって電気的に取り囲むことができる。ゲート電極およびバックゲート電極の電界に
よって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造をＳｕｒ
ｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電
位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また
、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トラン
ジスタのしきい値電圧を変化させることができる。
前述した通り、電極１０２は、ゲート電極として機能できる。よって、絶縁層１０３、絶
縁層１０４、および絶縁層１０５は、ゲート絶縁層として機能できる。また、電極１２１
を設けた場合、絶縁層１０８および絶縁層１１０は、ゲート絶縁層として機能できる。
酸化物半導体層１０６を挟んで電極１０２および電極１２１を設けることで、更には、電
極１０２および電極１２１を同電位とすることで、酸化物半導体層１０６においてキャリ
アの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。
この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタを占有面積に対して大きいオン電流を有するトランジスタとす
ることができる。すなわち、求められるオン電流に対して、トランジスタの占有面積を小
さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導
体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高
めることができる。
電極１０２および電極１２１は、それぞれが外部からの電界を遮蔽する機能を有するため
、電極１２１の上方および電極１０２の下方に生じる荷電粒子等の電荷が酸化物半導体層
１０６のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負
の電荷を印加する－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試
験）での電気特性の劣化が抑制される。また、電極１０２および電極１２１は、ドレイン
電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレ
イン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。
なお、この効果は、電極１０２および電極１２１に電位が供給されている場合において顕
著に生じる。
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトラン
ジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス
試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な
指標となる。ＧＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信
頼性が高いトランジスタであるといえる。
また、電極１０２および電極１２１を有し、且つ電極１０２および電極１２１を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間にお
ける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴ
ストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジ
スタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有す
る導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐ
ことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフト
するなどの電気特性の劣化を防ぐことができる。
電極１０７ａまたは電極１０７ｂの一方は、ソース電極またはドレイン電極の一方として
機能できる。電極１０７ａまたは電極１０７ｂの他方は、ソース電極またはドレイン電極
の他方として機能できる。
〔基板〕
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えう
る程度の耐熱性を有する可撓性基板（フレキシブル基板）等を用いることができる。また
、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設
けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、ア
ルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用い
るとよい。他に、石英基板、サファイア基板などを用いることができる。
また、基板１０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００
ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍ
ｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６
世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８
世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、２４５
０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を
用いることができる。
基板１０１として、可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子
などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、
その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置
するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維な
どを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境に
よる変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が
１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質
を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（
ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に
、アラミドは、線膨張率が低いため、可撓性基板として好適である。
なお、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いるこ
ともできる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジス
タなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度
トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓ
ｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガ
リウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。
すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが
形成された基板であってもよい。この場合、トランジスタのゲート、ソース、またはドレ
インの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
〔絶縁層〕
絶縁層１０３乃至絶縁層１０５、絶縁層１０８、絶縁層１０９、絶縁層１１０、絶縁層１
１１、絶縁層１１３は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、
酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリ
コン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジ
ルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウ
ムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料
、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用
いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をい
う。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素
の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃ
ｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる
。
特に、絶縁層１０４、絶縁層１１０および絶縁層１１１は、不純物が透過しにくい絶縁性
材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として
、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることがで
きる。
絶縁層１０４に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からの不
純物の拡散を防ぎ、トランジスタの信頼性を高めることができる。絶縁層１１０に不純物
が透過しにくい絶縁性材料を用いることで、絶縁層１１０よりも上層側からの不純物の拡
散を防ぎ、トランジスタの信頼性を高めることができる。
加えて、絶縁層１０４、絶縁層１１０、および絶縁層１１１は、酸素が拡散しにくい、お
よび／または吸収されにくい絶縁性材料を用いることが好ましい。絶縁層１０４、絶縁層
１１０、および絶縁層１１１に酸素が拡散されにくい、および／または吸収されにくい絶
縁性材料を用いることで、酸素の外部への拡散を防ぐことができる。
なお、絶縁層１０４、絶縁層１１０、および絶縁層１１１として、これらの材料で形成さ
れる絶縁層を複数層積層して用いてもよい。
また、酸化物半導体層１０６中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低
減することが好ましい。特に、酸化物半導体層１０６に接する絶縁層中の水素濃度を低減
することが好ましい。本実施の形態においては、絶縁層１０５、および絶縁層１０８の水
素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、ＳＩＭＳにおい
て２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以
下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層中の窒素濃度の増加を防ぐため
に、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を
、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０５、絶縁層１０８、および絶縁層１０９の少なくとも１つは、加熱によ
り酸素が放出される絶縁層（以下、「過剰酸素を含む絶縁層」ともいう。）を用いて形成
することが好ましい。具体的には、層の表面温度が１００℃以上７００℃以下、好ましく
は１００℃以上５００℃以下の加熱処理で行われる昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅ
ｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、酸素原子に換
算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔ
ｏｍｓ／ｃｍ３以上または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用い
ることが好ましい。
また、特に、酸化物半導体層と接する絶縁層は、欠陥量が少ないことが好ましい。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。絶
縁層に欠陥が多いと、該欠陥に酸素が結合して過剰酸素が減少する場合がある。
また、特に、酸化物半導体層に接する絶縁層は、窒素酸化物（ＮＯＸ）に起因する準位密
度が低い酸化物絶縁層を用いることが好ましい。窒素酸化物の放出量の少ない酸化窒化シ
リコン層とは、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出
量が多い層であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１
０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、膜の表面温度が５０℃以上
６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理による放出量とする。
窒素酸化物（代表的には、ＮＯ２またはＮＯ）は、酸化物半導体層や絶縁層中で準位を形
成する。当該準位は、酸化物半導体のエネルギーギャップ内に位置する。窒素酸化物が、
絶縁層と酸化物半導体層の界面に到達すると、当該準位が絶縁層側において電子をトラッ
プする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近
傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
なお、当該窒素酸化物に起因する準位密度は、酸化物半導体層の価電子帯の上端のエネル
ギー（Ｅｖ＿ｏｓ）と酸化物半導体層の伝導帯の下端のエネルギー（Ｅｃ＿ｏｓ）の間に
形成され得る場合がある。上記酸化物絶縁層として、窒素酸化物の放出量が少ない酸化窒
化シリコン層、または窒素酸化物の放出量が少ない酸化窒化アルミニウム層等を用いるこ
とができる。
また、窒素酸化物は、加熱処理においてアンモニアおよび酸素と反応する。絶縁層に含ま
れる窒素酸化物は、加熱処理において、絶縁層に含まれるアンモニアと反応するため、絶
縁層に含まれる窒素酸化物が低減される。このため、絶縁層と酸化物半導体層の界面にお
いて、電子がトラップされにくい。
特に、酸化物半導体層と接する絶縁層に、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。
酸素を添加する処理は、酸素雰囲気下における熱処理や、イオン注入法、イオンドーピン
グ法、またはプラズマイマージョンイオン注入法、ならびに、プラズマ処理、または逆ス
パッタリング処理などを用いて行うことができる。逆スパッタリング処理による酸素の添
加は、試料表面の洗浄効果も期待できる。一方で、処理条件によっては試料表面にダメー
ジが生じる場合がある。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２
などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本
明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
また、絶縁層１１３は、トランジスタ等に起因する凹凸等を平坦化させる機能を有するこ
とが好ましい。絶縁層１１３に用いる材料は、絶縁性材料であればよい。よって、絶縁層
１１３は無機材料または有機材料を用いて形成することができる。例えば、絶縁層１１３
として、前述した無機材料のみでなく、ポリイミド、アクリル、ベンゾシクロブテン、ポ
リアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機
材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス
）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成
される絶縁層を複数積層させることで、絶縁層１１３を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層１１３の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷
法（スクリーン印刷、オフセット印刷など）などを用いればよい。絶縁層１１３の焼成工
程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる
。
〔電極〕
電極１０２、電極１０７ａ＿１、電極１０７ａ＿２、電極１０７ａ＿３、電極１０７ｂ＿
１、電極１０７ｂ＿２、電極１０７ｂ＿３、および電極１２１を形成するための導電性材
料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａ
ｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（
Ｂｅ）などから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン
等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニ
ッケルシリサイドなどのシリサイドを用いてもよい。
また、導電性材料として、Ｃｕ－Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、
Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金で形成した層は、ウエットエッチン
グプロセスで加工できるため、製造コストを抑制することが可能となる。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金
属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル
などの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎ
ｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、シリコンを添加したインジウム錫酸
化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金
属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造としてもよい。また
、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造として
もよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む
導電性材料を組み合わせた積層構造としてもよい。
また、本実施の形態では、電極１０７ａおよび電極１０７ｂのそれぞれを三層積層構造と
する例を示しているが、本発明の一態様はこれに限定されない。電極１０７ａおよび電極
１０７ｂは、それぞれが単層構造であってもよいし、二層構造であってもよい。また、４
層以上の積層構造であってもよい。
なお、電極１０７ａおよび電極１０７ｂの抵抗を下げるために、電極１０７ａおよび電極
１０７ｂに銅を用いる場合は、電極１０７ａと酸化物半導体層１０６の間に銅が拡散しに
くい導電性材料を設けることが好ましい。また、電極１０７ｂと酸化物半導体層１０６の
間に銅が拡散しにくい導電性材料を設けることが好ましい。銅は半導体層中で拡散しやす
いため、半導体装置の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある
。銅を含む配線または電極と半導体層の間に銅が拡散しにくい導電性材料を設けることで
、トランジスタ１００の信頼性を高めることができる。
銅が拡散しにくい導電性材料としては、例えば、タングステン、チタン、タンタルなどの
銅よりも融点の高い金属材料や、それらの窒化物材料などがある。また、これらの導電性
材料で銅を含む電極または配線を覆ってもよい。銅を含む配線または電極を銅が拡散しに
くい導電性材料で覆うまたは包むことで、トランジスタ１００の信頼性をさらに高めるこ
とができる。
また、電極１０７ａおよび電極１０７ｂの酸化物半導体層１０６と接する領域を、加熱処
理により水素を吸収する機能を有する導電性材料とすることで、後の加熱処理によって酸
化物半導体層１０６中の水素濃度を低減することができる。水素を吸収する機能を有する
導電性材料の一例としては、チタン、インジウム亜鉛酸化物、シリコンを添加したインジ
ウム錫酸化物などがある。
〔酸化物半導体層〕
酸化物半導体層１０６として、酸化物半導体を用いることが好ましい。酸化物半導体のバ
ンドギャップは２ｅＶ以上あるため、酸化物半導体層１０６に酸化物半導体を用いると、
オフ電流が極めて少ないトランジスタを実現することができる。また、チャネルが形成さ
れる半導体層に酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）
は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供
できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良
好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供す
ることができる。
本発明に係る酸化物半導体について説明する。酸化物半導体は、少なくともインジウムま
たは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また
、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれてい
ることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジ
ルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タン
グステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよ
い。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、元
素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。その他の元素Ｍ
に適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジ
ルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タン
グステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わ
せても構わない場合がある。
まず、図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）を用いて、本発明に係る酸化物
半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する
。なお、図１８には、酸素の原子数比については記載しない。また、酸化物半導体が有す
るインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および
［Ｚｎ］とする。
図１８（Ａ）、図１８（Ｂ）、および図１８（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す
。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子
数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるライ
ンを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１－γ）の原子数
比（－１≦γ≦１）となるラインを表す。また、図１８に示す、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構造
をとりやすい。
図１８（Ａ）および図１８（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジ
ウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比か
らずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの
［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
ＩｎＭＺｎＯは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛
、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状
構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であ
り、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すことも
できる。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例
えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では
、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［
Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイ
ト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が
共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が
形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動
度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導
体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を
高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が
高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が
高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が
低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびそ
の近傍値である原子数比（例えば図１８（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少ない
層状構造となりやすい、図１８（Ａ）の領域Ａで示される原子数比を有することが好まし
い。
また、図１８（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．
１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は
、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数
比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。従って、図示
する領域は、酸化物半導体が、特定の特性を有する傾向がある原子数比を示す領域であり
、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、粒界におけるキャリア散乱等を
減少させることができるため、高い電界効果移動度のトランジスタを実現することができ
る。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。例
えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０
１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／
ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純
度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場
合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネルが形成されるトランジスタは、電気特性が不安定となる場合があ
る。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい。特に、チャネルが形成される領域
の窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度
は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに
好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は
できる限り低減されていることが好ましい。特に、チャネルが形成される領域の水素はで
きる限り低減されていることが好ましい。具体的には、酸化物半導体中の水素濃度は、Ｓ
ＩＭＳにおいて、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏ
ｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好まし
くは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いること
で、安定した電気特性を付与することができる。
例えば、酸化物半導体層１０６として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成
膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇ
ａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの
組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２
Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）
２）を用いることもできる。
例えば、酸化物半導体層１０６として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成
膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を
形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形
成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形
成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ
ＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化
合物層を形成しても良い。なお、Ｏ３ガスに替えてＡｒ等の不活性ガスで水をバブリング
したＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、
Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト
）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ
（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガ
スやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルア
セトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、
酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体層１０６をスパッタリング法で成膜する場合、パーティクル数低減のため、
インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物
ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含む
ターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電
が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性
を高めることができる。
酸化物半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉ
ｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１
：１：２、１：１：１．２、１：４：４、４：２：４．１、１：３：２、１：３：４、５
：１：６、５：１：８などとすればよい。
酸化物半導体層１０６をスパッタリング法で成膜する場合、ターゲットの原子数比からず
れた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも
膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数
比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
酸化物半導体層１０６＿１は、例えば、エネルギーギャップが大きい酸化物半導体を用い
る。酸化物半導体層１０６＿１のエネルギーギャップは、例えば、２．５ｅＶ以上４．２
ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．
５ｅＶ以下とする。
酸化物半導体層１０６＿３および酸化物半導体層１０６＿２は、酸化物半導体層１０６＿
１を構成する酸素以外の元素のうち、１種類以上の同じ金属元素を含む材料により形成さ
れることが好ましい。このような材料を用いると、酸化物半導体層１０６＿３および酸化
物半導体層１０６＿１との界面、ならびに酸化物半導体層１０６＿２および酸化物半導体
層１０６＿１との界面に界面準位を生じにくくすることができる。よって、界面における
キャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが
可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる
。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
また、酸化物半導体層１０６＿１がＩｎ－Ｍ－Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸
化物）であり、酸化物半導体層１０６＿３および酸化物半導体層１０６＿２もＩｎ－Ｍ－
Ｚｎ酸化物であるとき、酸化物半導体層１０６＿３および酸化物半導体層１０６＿２をＩ
ｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１０６＿１をＩｎ：Ｍ：
Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、好ましくはｙ１／ｘ１がｙ２／ｘ２より
も大きくなる酸化物半導体層１０６＿３、酸化物半導体層１０６＿２、および酸化物半導
体層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以
上大きくなる酸化物半導体層１０６＿３、酸化物半導体層１０６＿２、および酸化物半導
体層１０６＿１を選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上
大きくなる酸化物半導体層１０６＿３、酸化物半導体層１０６＿２、および酸化物半導体
層１０６＿１を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大き
くなる酸化物半導体層１０６＿３、酸化物半導体層１０６＿２および酸化物半導体層１０
６＿１を選択する。このとき、酸化物半導体層１０６＿１において、ｙ１がｘ１以上であ
るとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の
５倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の
５倍未満であると好ましい。酸化物半導体層１０６＿３および酸化物半導体層１０６＿２
を上記構成とすることにより、酸化物半導体層１０６＿３および酸化物半導体層１０６＿
２を、酸化物半導体層１０６＿１よりも酸素欠損が生じにくい層とすることができる。
なお、酸化物半導体層１０６＿３がＩｎ－Ｍ－Ｚｎ酸化物のとき、ＩｎおよびＭの和を１
００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａ
ｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔ
ｏｍｉｃ％より高くする。また、酸化物半導体層１０６＿１がＩｎ－Ｍ－Ｚｎ酸化物のと
き、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏ
ｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍ
ｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物半導体層１０６＿２
がＩｎ－Ｍ－Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、
好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好
ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くとする。なお
、酸化物半導体層１０６＿２は、酸化物半導体層１０６＿３と同種の酸化物を用いても構
わない。
例えば、ＩｎまたはＧａを含む酸化物半導体層１０６＿３、およびＩｎまたはＧａを含む
酸化物半導体層１０６＿２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３
：６、１：４：５、１：６：４、または１：９：６などの原子数比のターゲットを用いて
形成したＩｎ－Ｇａ－Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数
比のターゲットを用いて形成したＩｎ－Ｇａ酸化物を用いることができる。また、酸化物
半導体層１０６＿１として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２な
どの原子数比のターゲットを用いて形成したＩｎ－Ｇａ－Ｚｎ酸化物を用いることができ
る。なお、酸化物半導体層１０６＿３、酸化物半導体層１０６＿１、および酸化物半導体
層１０６＿２の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％
の変動を含む。
酸化物半導体層１０６＿１は、酸化物半導体層１０６＿３および酸化物半導体層１０６＿
２よりも電子親和力の大きい酸化物を用いることが好ましい。例えば、酸化物半導体層１
０６＿１として、酸化物半導体層１０６＿３および酸化物半導体層１０６＿２よりも電子
親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、
さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いてもよい。なお、
電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する
。そのため、酸化物半導体層１０６＿２がインジウムガリウム酸化物を含むと好ましい。
ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％
以上、さらに好ましくは９０％以上とする。
ただし、酸化物半導体層１０６＿３または／および酸化物半導体層１０６＿２が、酸化ガ
リウムであっても構わない。例えば、酸化物半導体層１０６＿３として、酸化ガリウムを
用いると電極１０２と酸化物半導体層１０６との間に生じるリーク電流を低減することが
できる。即ち、トランジスタ１００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、酸化物半導体層１０６＿３、酸化物半導体層１０６
＿１、酸化物半導体層１０６＿２のうち、電子親和力の大きい酸化物半導体層１０６＿１
にチャネルが形成される。
ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物及
び酸素欠損を低減して高純度真性化し、少なくとも酸化物半導体層１０６＿１を真性また
は実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも酸化
物半導体層１０６＿１中のチャネル形成領域が真性または実質的に真性と見なせる半導体
層とすることが好ましい。
〔酸化物半導体膜の区分〕
次に、酸化物半導体膜の区分について説明する。
酸化物半導体膜は、単結晶酸化物半導体膜と、それ以外の非単結晶酸化物半導体膜と、に
分けられる。非単結晶酸化物半導体膜としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多
結晶酸化物半導体膜、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）膜、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒ
ｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、及び非晶質酸化
物半導体膜などがある。
また別の観点では、酸化物半導体膜は、非晶質酸化物半導体膜と、それ以外の結晶性酸化
物半導体膜と、に分けられる。結晶性酸化物半導体膜としては、単結晶酸化物半導体膜、
ＣＡＡＣ－ＯＳ膜、多結晶酸化物半導体膜、及びｎｃ－ＯＳ膜などがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
すなわち、安定な酸化物半導体膜を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈ
ｏｕｓ）酸化物半導体膜とは呼べない。また、等方的でない（例えば、微小な領域におい
て周期構造を有する）酸化物半導体膜を、完全な非晶質酸化物半導体膜とは呼べない。一
方、ａ－ｌｉｋｅ ＯＳ膜は、等方的でないが、鬆（ボイドともいう。）を有する不安定
な構造である。不安定であるという点では、ａ－ｌｉｋｅ ＯＳ膜は、物性的に非晶質酸
化物半導体膜に近い。
［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体膜の一種である。
ＣＡＡＣ－ＯＳ膜は結晶性の高い酸化物半導体膜である。酸化物半導体膜の結晶性は不純
物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳ膜は不純物
や欠陥（酸素欠損など）の少ない酸化物半導体膜ともいえる。
なお、不純物は、酸化物半導体膜の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体膜を構成する金属元素よりも
酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原
子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アル
ゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。
［ｎｃ－ＯＳ］
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し
、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、ａ－ｌｉｋｅ ＯＳ膜や非晶質酸化物半導体膜よりも欠陥準位密
度が低くなる。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られな
い。そのため、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる場合があ
る。
［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳ膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の構造を有する酸
化物半導体膜である。
ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。ａ－ｌｉｋｅ ＯＳは、鬆を有す
るため、不安定な構造である。
また、ａ－ｌｉｋｅ ＯＳは、鬆を有するため、ｎｃ－ＯＳ及びＣＡＡＣ－ＯＳと比べて
密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の
密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度及びＣＡＡＣ－Ｏ
Ｓの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密
度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜にお
いて、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。
また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体膜にお
いて、ｎｃ－ＯＳの密度及びＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃ
ｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体膜は、様々な構造をとり、それぞれが様々な特性を有する。
なお、本発明の一態様の酸化物半導体膜は、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、
ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上が混在していてもよい。
〔成膜方法について〕
絶縁層、電極や配線を形成するための導電層、または半導体層などは、スパッタリング法
、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法
（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ
）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、
ＬＰＣＶＤ法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅ
ｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔ
ａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、
ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリー
ン印刷、オフセット印刷など）を用いて形成することができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、ま
たは熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダ
メージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、
容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合があ
る。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破
壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダ
メージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中の
プラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速
度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いること
が好ましい。
また、スパッタリング法で酸化物半導体を形成する場合、スパッタリング装置におけるチ
ャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポ
ンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０－７Ｐａから１×１０
－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時にお
ける、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の
分圧を１×１０－４Ｐａ以下、好ましく５×１０－５Ｐａ以下とすることが好ましい。
また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして
用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より
好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用
いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で絶縁層、導電層、または半導体層などを形成する場合、酸素を
含むスパッタリングガスを用いることで、被形成層に酸素を供給することができる。スパ
ッタリングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい
。
＜トランジスタ１００の作製方法例＞
図１および図２に示すトランジスタ１００の作製方法例について図７（Ａ）乃至図７（Ｄ
）、図８（Ａ）乃至図８（Ｃ）、図９（Ａ）乃至図９（Ｃ）および図１０（Ａ）乃至図１
０（Ｃ）を用いて説明する。図７（Ａ）乃至図７（Ｄ）、図８（Ａ）乃至図８（Ｃ）、図
９（Ａ）乃至図９（Ｃ）および図１０（Ａ）乃至図１０（Ｃ）中のＸ１－Ｘ２断面は、図
１（Ａ）にＸ１－Ｘ２の一点鎖線で示す部位の断面に相当する。
［工程１］
まず、基板１０１上に電極１０２を形成するための導電層１８１を形成する（図７（Ａ）
参照。）。本実施の形態では、基板１０１としてアルミノホウケイ酸ガラスを用いる。ま
た、本実施の形態では、導電層１８１として厚さ５０ｎｍのチタン層と、厚さ２００ｎｍ
の銅層とを、それぞれ順にスパッタリング法により形成する。
［工程２］
次に、レジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソ
グラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマス
クを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コ
ストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを
介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジス
トを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレー
ザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光
などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸
技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いても
よい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。
当該レジストマスクをマスクとして用いて、導電層１８１の一部を選択的に除去して電極
１０２を形成する（図７（Ｂ）参照。）。導電層１８１の除去は、ドライエッチング法や
、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェッ
トエッチング法の両方を用いてもよい。
導電層１８１の一部を除去した後、レジストマスクを除去する。レジストマスクの除去は
、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチ
ング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いて
もよい。
また、電極１０２側面の断面形状をテーパー形状とすることが好ましい。電極１０２側面
のテーパー角θは、２０°以上９０°未満が好ましく、３０°以上８０°未満がより好ま
しく、４０°以上７０°未満がさらに好ましい。なお、テーパー角θとは、テーパー形状
を有する層を断面（基板の表面と直交する面）方向から観察した際に、当該層の側面と底
面がなす角度を示す。
電極１０２の側面にテーパー形状を付与することで、その上に形成する層の段切れを防ぎ
、被覆性を向上させることができる。また、電極１０２の側面をテーパー形状とすること
で、電極１０２の上端部の電界集中を緩和できる。一方で、テーパー角θが小さすぎると
、トランジスタの微細化が困難になる場合がある。また、テーパー角θが小さすぎると、
開口の大きさや配線の幅などのばらつきが大きくなる場合がある。
また、電極１０２の側面を階段形状としてもよい。側面を階段状とすることで、その上に
形成する層の段切れを防ぎ、被覆性を向上させることができる。なお、電極１０２の側面
に限らず、各層の端部をテーパー形状または階段形状とすることで、その上に被覆する層
が途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
［工程３］
次に、絶縁層１０３、絶縁層１０４、および絶縁層１０５を順に形成する（図７（Ｃ）参
照。）。本実施の形態では、絶縁層１０３として厚さ４００ｎｍの窒化シリコン層を形成
し、絶縁層１０４として厚さ３０ｎｍの酸化アルミニウム層を形成し、絶縁層１０５とし
て厚さ５０ｎｍの酸化窒化シリコン層を形成する。
なお、絶縁層１０３に用いる窒化シリコン層は、第１の窒化シリコン層と、第２の窒化シ
リコン層と、第３の窒化シリコン層とを有する三層積層構造である。該三層積層構造の一
例としては、以下のように形成することができる。
第１の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓ
ｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶＤ
装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周
波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよ
い。
第２の窒化シリコン層としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの
窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反
応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を
用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン層としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃ
ｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐ
ａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さ
が５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン層、第２の窒化シリコン層、及び第３の窒化シリコン層形
成時の基板温度は３５０℃以下とすることができる。
窒化シリコン層を上述の三層の積層構造とすることで、例えば、電極１０２に銅を含む導
電層を用いる場合において、以下の効果を奏する。
第１の窒化シリコン層は、電極１０２からの銅元素の拡散を抑制することができる。第２
の窒化シリコン層は、水素を放出する機能を有し、ゲート絶縁層として機能する絶縁層の
耐圧を向上させることができる。第３の窒化シリコン層は、第３の窒化シリコン層からの
水素放出が少なく、且つ第２の窒化シリコン層からの放出される水素の拡散を防ぐことが
できる。
前述した通り、絶縁層１０４は、不純物が透過しにくい絶縁性材料を用いて形成すること
が好ましい。また、絶縁層１０４は、酸素が拡散しにくい絶縁性材料を用いて形成するこ
とが好ましい。絶縁層１０４に用いる酸化アルミニウム層は、アルミニウムターゲットを
用いたＤＣスパッタリング法で形成してもよいし、酸化アルミニウムターゲットを用いた
ＡＣスパッタリング法で形成してもよい。また、ＡＬＤ法で形成してもよい。
絶縁層１０５は、過剰酸素を含む絶縁層を用いることが好ましい。絶縁層１０５に酸素ド
ープ処理を行ってもよい。また、絶縁層１０５の形成後に加熱処理を行なって、絶縁層１
０５中に含まれる水素や水分を低減させることが好ましい。加熱処理の後に酸素ドープ処
理を行ってもよい。酸素ドープ処理は、例えば、基板を４００℃に加熱して、アルゴンと
酸素を含むガスを周波数２．４５ＧＨｚで励起して行なえばよい。加熱処理と酸素ドープ
処理を複数回繰り返し行なってもよい。
また、絶縁層１０５を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１０５
表面および表面近傍の水素や炭素などの不純物を低減することができる。例えば、基板を
４００℃に加熱して、アルゴンと窒素を含むガスを周波数２．４５ＧＨｚで励起したプラ
ズマ雰囲気に絶縁層１０５を曝せばよい。
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性雰囲気下、又は超
乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測
定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下
、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性雰囲気」とは、
酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。
また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素
または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱
処理は減圧下で行なうことが好ましい。
加熱処理は、１５０℃以上基板の歪み点未満、好ましくは２００℃以上５００℃以下、よ
り好ましくは２５０℃以上４００℃以下で行えばよい。処理時間は２４時間以内とする。
２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
また、加熱処理は、電気炉、ＲＴＡ装置等を用いて行なうことができる。ＲＴＡ装置を用
いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのた
め、加熱時間を短縮することが可能となる。なお、上記窒素、酸素、超乾燥エア、または
希ガスに水素、水等が含まれないことが好ましい。
［工程４］
次に、酸化物半導体層１８２と酸化物半導体層１８３を順に形成する（図７（Ｄ）参照。
）。なお、酸化物半導体層１８２を形成する前に、酸素ガスを供給してプラズマを発生さ
せてもよい。このことにより、酸化物半導体層１８２の被形成面となる絶縁層１０５中に
酸素を添加できる。
酸化物半導体層１８２としては、インジウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝５
：１：６［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物や、
組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］のターゲットを用いて形成したインジ
ウムガリウム亜鉛酸化物などを用いることが好ましい。
本実施の形態では、酸化物半導体層１８２として、インジウムガリウム亜鉛酸化物を組成
がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］のターゲットを用いたスパッタリング法で
形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用
いる。本実施の形態では、スパッタリングガスとして酸素の流量比が１０％の酸素とアル
ゴンの混合ガスを用いる。
スパッタリングガスに含まれる酸素の流量比を０％以上３０％以下、好ましくは５％以上
２０％以下として成膜すると、酸素欠乏型の酸化物半導体層が形成される。酸素欠乏型の
酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られる。
また、酸化物半導体層１８２の形成時に、スパッタリングガスに含まれる酸素の一部が絶
縁層１０５に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶
縁層１０５に供給される酸素も増加する。絶縁層１０５に供給された酸素の一部は、絶縁
層１０５中に残存する水素と反応して水となり、後の加熱処理によって絶縁層１０５から
放出される。このようにして、絶縁層１０５中の水素濃度を低減することができる。また
、絶縁層１０５中の過剰酸素を増やすことで、後の加熱処理において酸化物半導体層１８
２（後の酸化物半導体層１０６＿１）に酸素を供給することもできる。
また、酸化物半導体層１８３としては、組成がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比
］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］などのターゲットを用いて形成したインジウムガリウム亜鉛酸化物などを用
いることが好ましい。
また、酸化物半導体層１８３としては、結晶性の高い酸化物半導体層を用いることが好ま
しい。例えば、酸化物半導体層１８３としてＣＡＡＣ－ＯＳを用いることが好ましい。例
えば、後に行なわれる電極１０７ａおよび電極１０７ｂを形成するためのエッチング工程
の際に、露出した酸化物半導体層がエッチングされて、酸化物半導体層にダメージが生じ
る場合がある。結晶性の高い酸化物半導体層は、当該エッチング工程でエッチングされに
くい。酸化物半導体層１８３に結晶性の高い酸化物半導体層を用いることで、当該エッチ
ング工程で酸化物半導体層に生じるダメージを低減することができる。よって、トランジ
スタの信頼性を高めることができる。
本実施の形態では、酸化物半導体層１８３として、ＣＡＡＣ－ＯＳを用いる。具体的には
、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の
ターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素
、または、酸素と希ガスの混合ガスを用いる。本実施の形態では、スパッタリングガスと
して酸素を１００％の割合で用いる。酸化物半導体層１８３を形成するためのスパッタリ
ングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさらに好まし
く、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流量比）を高
めることで、酸化物半導体層の結晶性を高めることができる。
なお、酸化物半導体層１８３の形成後に不純物元素を導入することで、トランジスタ１０
０のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオ
ンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガ
スを用いたプラズマ処理などで行うことができる。
また、酸化物半導体層１８３の形成後に、加熱処理を行ってもよいし、酸素ドープ処理を
行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
また、窒素または希ガス雰囲気で加熱処理を行なった後、酸素または超乾燥空気雰囲気で
加熱処理を行なってもよい。この結果、酸化物半導体層に含まれる水素、水等を脱離させ
ると共に、酸化物半導体層に酸素を供給することができる。この結果、酸化物半導体層に
含まれる酸素欠損を低減することができる。
［工程５］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、酸化物半導体層１８２および酸化物半導体層１８３の
一部を選択的に除去して、島状の酸化物半導体層１０６＿１および島状の酸化物半導体層
１０６＿２を形成する（図８（Ａ）参照。）。
酸化物半導体層１０６＿１および酸化物半導体層１０６＿２の形成後に加熱処理を行って
もよいし、酸素ドープ処理を行なってもよい。加熱処理と酸素ドープ処理を繰り返しても
よい。
［工程６］
次に、導電層１８４および導電層１８５を順に形成する（図８（Ｂ）参照。）。導電層１
８４は、酸化物半導体層１０６と接するため、加熱処理により水素を吸収する機能を有す
る導電性材料を用いることが好ましい。導電層１８４にこのような材料を用いることで、
後の加熱処理によって、酸化物半導体層１０６中の水素濃度を低減することができる。水
素を吸収する機能を有する導電性材料の一例として、チタン、インジウム亜鉛酸化物、シ
リコンを添加したインジウム錫酸化物などがある。
本実施の形態では、導電層１８４として厚さ３０ｎｍのチタン層を形成し、導電層１８５
として厚さ２００ｎｍの銅層をスパッタリング法により形成する。
［工程７］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、導電層１８５の一部を選択的に除去して、電極１０７
ａ＿２および電極１０７ｂ＿２を形成する（図８（Ｃ）参照。）。
導電層１８５の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行な
うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程８］
次に、導電層１８６を形成する（図９（Ａ）参照。）。本実施の形態では、導電層１８６
として厚さ１０ｎｍのチタン層を形成する。
［工程９］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、導電層１８４および導電層１８６の一部を選択的に除
去して、電極１０７ａ＿１、電極１０７ａ＿３、電極１０７ｂ＿１、および電極１０７ｂ
＿３を形成する（図９（Ｂ）参照。）。このようにして電極１０７ａおよび電極１０７ｂ
が形成される。
導電層１８４および導電層１８５の除去は、ドライエッチング法や、ウェットエッチング
法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方
を用いてもよい。
ドライエッチング法により導電層１８４および導電層１８５の一部を除去した場合は、露
出した酸化物半導体層１０６＿２や絶縁層１０５にエッチングガスの残留成分などの不純
物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩
素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、
炭素や水素などが付着する場合がある。
このため、酸化物半導体層１０６＿２および絶縁層１０５の、露出した表面に付着した不
純物元素を低減することが好ましい。当該不純物の低減は、例えば、希フッ酸などを用い
た洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえ
ばよい。また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガ
スを用いたプラズマ処理を行なってもよい。当該プラズマ処理を行うことで、露出した表
面に付着したフッ素などを低減することができる。また、有機物を除去する効果も得られ
る。なお、複数の洗浄処理を組み合わせてもよい。洗浄処理とプラズマ処理を組み合わせ
てもよい。
［工程１０］
次に、絶縁層１０８と絶縁層１０９を順に形成する（図９（Ｃ）参照。）。絶縁層１０８
と絶縁層１０９は、途中で大気に曝すことなく連続して形成することが好ましい。
絶縁層１０８は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０８の厚さは５ｎ
ｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすればよい。また、絶縁層
１０８として酸素を透過することができる絶縁層を用いることで、後に形成する絶縁層１
０９に含まれる酸素を酸化物半導体層１０６に移動させることができる。
例えば、絶縁層１０８として、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いること
ができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等
がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５０００
倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態では、絶縁層１０８として、厚さ３０ｎｍの酸化窒化シリコン層を形成する
。具体的には、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランおよび流量３０００
ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平板電
極に供給する高周波電力を１３．５６ＭＨｚ、１００ＷとするＰＥＣＶＤ法を用いて、酸
化窒化シリコン層を形成する。
絶縁層１０９は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０９の厚さは３０
ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下とすればよい。
また、絶縁層１０９は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁層１０９は、絶縁層１０８と比較して酸化物半導体
層１０６から離れているため、絶縁層１０８よりも欠陥密度が多くてもよい。
絶縁層１０９として、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いることができる
。例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４
００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以
上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設
けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２
５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリ
コン層または酸化窒化シリコン層を形成する。
絶縁層１０９の形成において、上記圧力の反応室内で上記パワー密度の高周波電力を供給
することで、プラズマ中で原料ガスの分解効率が高まる。すなわち、反応室内の酸素ラジ
カルが増加し、原料ガスの酸化が進む。このため、形成される絶縁層１０９中の酸素含有
量が化学量論的組成よりも多くなる。
また、上記の基板温度で形成された絶縁層では、シリコンと酸素の結合力が弱いため、後
の工程の加熱処理により絶縁層中の酸素の一部が脱離する。この結果、化学量論的組成を
満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁層を形
成することができる。
本実施の形態では、絶縁層１０９として、厚さ１００ｎｍの酸化窒化シリコン層を形成す
る。具体的には、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランおよび流量４０
００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平
板電極に供給する高周波電力を１３．５６ＭＨｚ、１５００ＷとするＰＥＣＶＤ法を用い
て、酸化窒化シリコン層を形成する。
なお、絶縁層１０９の形成工程において、絶縁層１０８が酸化物半導体層１０６の保護層
となる。したがって、酸化物半導体層１０６へのダメージを低減しつつ、パワー密度の高
い高周波電力を用いて絶縁層１０９を形成することができる。
なお、絶縁層１０９の形成条件において、酸化性気体に対するシリコンを含む堆積性気体
の流量を増加することで、絶縁層１０９の欠陥量を低減することが可能である。代表的に
は、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れ
る信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓ
ｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥
量の少ない酸化物絶縁層を形成することができる。この結果、トランジスタの信頼性を高
めることができる。
［工程１１］
次に、不活性雰囲気下で加熱処理を行ない、絶縁層１０８および絶縁層１０９中に含まれ
る水素や水分などの不純物を低減する。なお、不活性ガスなどのガス供給を行なわず、減
圧下で加熱処理を行なってもよい。本実施の形態では、窒素雰囲気中で４００℃、１時間
の加熱処理をおこなう（図１０（Ａ）参照。）。
［工程１２］
続けて、酸化性雰囲気中で加熱処理を行なう。本実施の形態では、酸素雰囲気中で４００
℃、１時間の加熱処理をおこなう（図１０（Ｂ）参照。）。工程１１および工程１２にお
いて、絶縁層１０８および／または絶縁層１０９に含まれる酸素の一部を酸化物半導体層
１０６に移動させ、酸化物半導体層１０６に含まれる酸素欠損を低減することができる。
なお、工程１１または工程１２の一方を省略してもよい。
［工程１３］
次に、絶縁層１１０を形成する（図１０（Ｃ）参照。）。前述した通り、絶縁層１１０は
、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。また、絶縁層１１
０は、酸素が拡散しにくい絶縁性材料を用いて形成することが好ましい。絶縁層１１０の
厚さは５ｎｍ乃至４０ｎｍであればよい。
本実施の形態では、絶縁層１１０として厚さ３０ｎｍの酸化アルミニウム層をスパッタリ
ング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合
ガスを用いる。スパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、
８０％以上がさらに好ましく、１００％がより好ましい。酸素を含むスパッタリングガス
を用いることで、被形成層（絶縁層１０９）に酸素を供給することができる。スパッタリ
ングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい。本実
施の形態では、スパッタリングガスとして１００％酸素を用いる。
絶縁層１１０に用いる酸化アルミニウム層は、アルミニウムターゲットを用いたＤＣスパ
ッタリング法で形成してもよいし、酸化アルミニウムターゲットを用いたＡＣスパッタリ
ング法で形成してもよい。
また、絶縁層１１０として、水素を含まない、または、ほとんど含まない窒化シリコン層
を用いてもよい。このような窒化シリコン層は、例えば、スパッタリング法などで形成す
ることができる。
なお、絶縁層１１０の上に絶縁層１１１を形成する場合は、絶縁層１１１として酸化アル
ミニウム層をＡＬＤ法で形成することが好ましい。絶縁層１１１の厚さは５ｎｍ乃至４０
ｎｍであればよい。酸化アルミニウム層をＡＬＤ法で形成することで、被覆性の良好な酸
化アルミニウム層を設けることができる。よって、トランジスタの信頼性を高めることが
できる。また、絶縁層１１１として窒化シリコン層を用いてもよい。
工程１１から工程１３までは、途中で大気に曝すことなく連続して行なう。このようにす
ることで、水素や水分などの吸着を防ぎ、トランジスタの信頼性を高めることができる。
また、絶縁層１１０で酸化物半導体層１０６を覆うことで、外部から水素や水分などの浸
入を防ぐことができる。加えて、酸素の外部への拡散を防ぐことができる。
＜トランジスタ１００の変形例＞
トランジスタ１００の変形例について図面を用いて説明する。
〔変形例１〕
図１１（Ａ）は、トランジスタ１００Ａの平面図である。図１１（Ｂ）は、図１１（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図１１（Ｃ）は、図１１（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ１００Ａは、平面図で見た場合に、酸化物半導体層１０６の外側を囲む領域
１２３を有する点が、トランジスタ１００と異なる。領域１２３では絶縁層１０５、絶縁
層１０８、および絶縁層１０９が除去され、絶縁層１０４と絶縁層１１０が接している。
領域１２３を設けることで、外部から水素や水分などの浸入を防ぐ効果を高めることがで
きる。加えて、酸素の外部への拡散を防ぐ効果を高めることができる。
〔変形例２〕
図１２（Ａ）は、トランジスタ１００Ｂの平面図である。図１２（Ｂ）は、図１２（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図１２（Ｃ）は、図１２（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図１３（Ａ）は、図１２（
Ｂ）に示した部位１３１Ｂの拡大図である。図１３（Ｂ）は、図１２（Ｃ）に示した部位
１３２Ｂの拡大図である。
トランジスタ１００Ｂは、絶縁層１０８および絶縁層１１０の積層順がトランジスタ１０
０と異なる。トランジスタ１００Ｂでは、酸素を含むスパッタリングガスを用いたスパッ
タリング法で絶縁層１１０を形成する際に、絶縁層１０５に酸素を供給することができる
。また、酸化物半導体層１０６の一部に酸素を供給することができる。
〔変形例３〕
図１４（Ａ）は、トランジスタ１００Ｃの平面図である。図１４（Ｂ）は、図１４（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図１４（Ｃ）は、図１４（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図１５（Ａ）は、図１４（
Ｂ）に示した部位１３１Ｃの拡大図である。図１５（Ｂ）は、図１４（Ｃ）に示した部位
１３２Ｃの拡大図である。
トランジスタ１００Ｃは、絶縁層１０５の形状がトランジスタ１００Ａと異なる。トラン
ジスタ１００Ｃは酸化物半導体層１０６と重畳する島状の絶縁層１０５を有する。島状の
絶縁層１０５は、工程５で酸化物半導体層１０６を形成する際に、露出した絶縁層１０５
の一部を続けて除去することで形成できる。
トランジスタ１００Ｃにおいて、絶縁層１１０と絶縁層１０４は酸化物半導体層１０６の
端部および絶縁層１０５の端部を越えて延伸し、互いに接する領域を有する。このような
構成とすることで、外部から水素や水分などの浸入を防ぐ効果を高めることができる。加
えて、酸素の外部への拡散を防ぐ効果を高めることができる。
また、絶縁層１１０として、酸化アルミニウムなどの不純物が透過しにくい絶縁性材料を
用いることで、電極１０７ａ＿２に銅を含む導電層を用いた場合でも、電極１０７ａ＿３
の形成を省略することができる。よって、製造コストを低減することができる。
〔変形例４〕
図１６（Ａ）は、トランジスタ１００Ｄの平面図である。図１６（Ｂ）は、図１６（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図１６（Ｃ）は、図１６（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図１７（Ａ）は、図１６（
Ｂ）に示した部位１３１Ｄの拡大図である。図１７（Ｂ）は、図１６（Ｃ）に示した部位
１３２Ｄの拡大図である。
トランジスタ１００Ｄは、絶縁層１１０の形状がトランジスタ１００Ｂと異なる。トラン
ジスタ１００Ｄは、絶縁層１１０の一部が除去され、酸化物半導体層１０６と絶縁層１０
８が接する領域を有する。このような構成とすることで、絶縁層１０８中の過剰酸素を酸
化物半導体層１０６に効率よく供給することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態２）
本発明の一態様のトランジスタ２００について、図面を用いて説明する。
＜トランジスタ２００の構造例＞
図１９（Ａ）は、トランジスタ２００の平面図である。図１９（Ｂ）は、図１９（Ａ）に
記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図１９（Ｃ）は、図１９（Ａ）
に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図２０は、図１９（Ｂ）に示
した部位２３１の拡大図である。
トランジスタ２００はトップゲート型のトランジスタの一種である。トランジスタ２００
は、電極１０２、絶縁層１０３、絶縁層１０４、絶縁層１０５、酸化物半導体層１０６、
絶縁層１０８、絶縁層１０９、電極１１２、絶縁層１１０、絶縁層１１３、電極１１４ａ
（電極１１４ａ＿１および電極１１４ａ＿２）、および電極１１４ｂ（電極１１４ｂ＿１
および電極１１４ｂ＿２）を有する。
電極１０２は、基板１０１上に設けられている。絶縁層１０３は電極１０２を覆って設け
られている。絶縁層１０４は、絶縁層１０３の上に設けられている。絶縁層１０５は、絶
縁層１０４の上に設けられている。酸化物半導体層１０６は、絶縁層１０５の上に設けら
れている。電極１０２と酸化物半導体層１０６は、絶縁層１０３、絶縁層１０４、および
絶縁層１０５を介して、互いに重なる領域を有する。
また、絶縁層１０８は、酸化物半導体層１０６上に設けられている。絶縁層１０９は、絶
縁層１０８上に設けられている。電極１１２は、絶縁層１０９上に設けられている。絶縁
層１０８、絶縁層１０９、および電極１１２は、酸化物半導体層１０６と重なる領域を有
する。絶縁層１１０は、絶縁層１０５、酸化物半導体層１０６、絶縁層１０８、絶縁層１
０９、および電極１１２上に設けられている。絶縁層１１３は、絶縁層１１０上に設けら
れている。
電極１１４ａ（電極１１４ａ＿１および電極１１４ａ＿２）は、絶縁層１１３上に設けら
れている。電極１１４ａは、絶縁層１１３および絶縁層１１０それぞれに設けられた開口
において、酸化物半導体層１０６の一部と電気的に接続されている。電極１１４ｂ（電極
１１４ｂ＿１および電極１１４ｂ＿２）は、絶縁層１１３上に設けられている。電極１１
４ｂは、絶縁層１１３および絶縁層１１０それぞれに設けられた開口において、酸化物半
導体層１０６の他の一部と電気的に接続されている。
絶縁層１０８と絶縁層１０９に同種の材料を用いる場合は、絶縁層１０８と絶縁層１０９
の界面が明確に確認できない場合がある。したがって、本実施の形態では、絶縁層１０８
と絶縁層１０９の界面を破線で示している。なお、本実施の形態では、絶縁層１０８と絶
縁層１０９の２層構造について説明したが、本発明の一態様はこれに限定されず、例えば
、絶縁層１０８または絶縁層１０９どちらか一方の単層構造、あるいは３層以上の積層構
造としてもよい。
また、図２１に示すように、絶縁層１１０の上に絶縁層１１１を設けてもよい。図２１（
Ａ）は、トランジスタ２００の平面図である。図２１（Ｂ）は、図２１（Ａ）に記したＸ
１－Ｘ２の一点鎖線で示す部位の断面図である。図２１（Ｃ）は、図２１（Ａ）に記した
Ｙ１－Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ２００に絶縁層１１０と絶縁層１１１を設ける場合は、絶縁層１１０と絶縁
層１１１の一方または両方に不純物が透過しにくい絶縁性材料を用いることが好ましい。
例えば、絶縁層１１０と絶縁層１１１の少なくとも一方を、窒化シリコン層または酸化ア
ルミニウム層などとしてもよい。また、絶縁層１１０と絶縁層１１１の一方を窒化シリコ
ン層などとし、他方を酸化アルミニウム層などとしてもよい。
特に、絶縁層１１０として、酸化アルミニウム層をスパッタリング法で形成することが好
ましい。特に、絶縁層１１１として、酸化アルミニウム層をＡＬＤ法で形成することが好
ましい。これらの効果については追って説明する。
酸化物半導体層１０６は、単層に限らず、複数層の積層でもよい。例えば、図２２（Ａ）
に示すように、酸化物半導体層１０６を酸化物半導体層１０６＿１および酸化物半導体層
１０６＿２の二層積層としてもよい。また、例えば、図２２（Ｂ）に示すように、酸化物
半導体層１０６を酸化物半導体層１０６＿１、酸化物半導体層１０６＿２、および酸化物
半導体層１０６＿３の三層積層としてもよい。もちろん、酸化物半導体層１０６を四層以
上の積層としてもよい。なお、図２２（Ａ）および図２２（Ｂ）は、どちらも図１９（Ｂ
）に相当する断面図である。
トランジスタ２００において、電極１０２と電極１１２は、ゲート電極として機能できる
。なお、電極１０２または電極１１２の一方を、「ゲート電極」という場合、他方を「バ
ックゲート電極」という。例えば、トランジスタ２００において、電極１０２を「ゲート
電極」と言う場合、電極１１２を「バックゲート電極」と言う。電極１０２を「ゲート電
極」として用いる場合は、トランジスタ２００をボトムゲート型のトランジスタの一種と
考えることができる。電極１０２および電極１１２のどちらか一方を、「第１のゲート電
極」といい、他方を「第２のゲート電極」という場合がある。
また、トランジスタ２００において、絶縁層１０８および絶縁層１０９は、ゲート絶縁層
として機能できる。また、絶縁層１０３、絶縁層１０４、および絶縁層１０５も、ゲート
絶縁層として機能できる。
酸化物半導体層１０６を挟んで電極１０２および電極１１２を設けることで、更には、電
極１０２および電極１１２を同電位とすることで、酸化物半導体層１０６においてキャリ
アの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。
この結果、トランジスタのオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタを占有面積に対して大きいオン電流を有するトランジスタとす
ることができる。すなわち、求められるオン電流に対して、トランジスタの占有面積を小
さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で
生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導
体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高
めることができる。
電極１０２および電極１１２は、それぞれが外部からの電界を遮蔽する機能を有するため
、電極１１２の上方および電極１０２の下方に生じる荷電粒子等の電荷が酸化物半導体層
１０６のチャネル形成領域に影響しない。この結果、ストレス試験での電気特性の劣化が
抑制される。また、電極１０２および電極１１２は、ドレイン電極から生じる電界が半導
体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する
、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１
０２および電極１１２に電位が供給されている場合において顕著に生じる。
また、電極１０２および電極１１２を有し、且つ電極１０２および電極１１２を同電位と
することで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間にお
ける電気特性のばらつきも同時に低減される。
電極１１４ａまたは電極１１４ｂの一方は、ソース電極またはドレイン電極の一方として
機能できる。電極１１４ａまたは電極１１４ｂの他方は、ソース電極またはドレイン電極
の他方として機能できる。
電極１１４ａ＿１、電極１１４ａ＿２、電極１１４ｂ＿１、電極１１４ｂ＿２、および電
極１１２を形成するための導電性材料としては、電極１０２などと同様の材料を用いるこ
とができる。
また、本実施の形態では、電極１１４ａおよび電極１１４ｂのそれぞれを二層積層構造と
する例を示しているが、本発明の一態様はこれに限定されない。電極１１４ａおよび電極
１１４ｂは、それぞれが単層構造であってもよいし、三層構造であってもよい。また、４
層以上の積層構造であってもよい。
なお、電極１１４ａおよび電極１１４ｂの抵抗を下げるために、電極１１４ａおよび電極
１１４ｂに銅を用いる場合は、電極１１４ａと酸化物半導体層１０６の間に銅が拡散しに
くい導電性材料を設けることが好ましい。また、電極１１４ｂと酸化物半導体層１０６の
間に銅が拡散しにくい導電性材料を設けることが好ましい。銅は半導体層中で拡散しやす
いため、半導体装置の動作を不安定にし、歩留まりを著しく低下させてしまう恐れがある
。銅を含む配線または電極と半導体層の間に銅が拡散しにくい導電性材料を設けることで
、トランジスタ２００の信頼性を高めることができる。
また、銅を含む配線または電極を銅が拡散しにくい導電性材料で覆うまたは包むことで、
トランジスタ２００の信頼性をさらに高めることができる。
また、電極１１４ａおよび電極１１４ｂの酸化物半導体層１０６と接する領域を、加熱処
理により水素を吸収する機能を有する導電性材料とすることで、後の加熱処理によって酸
化物半導体層１０６中の水素濃度を低減することができる。
＜トランジスタ２００の作製方法例＞
トランジスタ２００の作製方法例について図２３（Ａ）乃至図２６（Ｃ）を用いて説明す
る。図２３（Ａ）乃至図２６（Ｃ）中のＸ１－Ｘ２断面は、図１９（Ａ）にＸ１－Ｘ２の
一点鎖線で示す部位の断面に相当する。
［工程１］
まず、基板１０１上に電極１０２を形成するための導電層１８１を形成する（図２３（Ａ
）参照。）。本実施の形態では、基板１０１としてアルミノホウケイ酸ガラスを用いる。
また、本実施の形態では、導電層１８１として厚さ５０ｎｍのチタン層と、厚さ２００ｎ
ｍの銅層とを、それぞれ順にスパッタリング法により形成する。
［工程２］
次に、レジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソ
グラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマス
クを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コ
ストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを
介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジス
トを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレー
ザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光
などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸
技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いても
よい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。
当該レジストマスクをマスクとして用いて、導電層１８１の一部を選択的に除去して電極
１０２を形成する（図２３（Ｂ）参照。）。導電層１８１の除去は、ドライエッチング法
や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェ
ットエッチング法の両方を用いてもよい。
導電層１８１の一部を除去した後、レジストマスクを除去する。レジストマスクの除去は
、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチ
ング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いて
もよい。
また、電極１０２側面の断面形状をテーパー形状とすることが好ましい。電極１０２側面
のテーパー角θは、２０°以上９０°未満が好ましく、３０°以上８０°未満がより好ま
しく、４０°以上７０°未満がさらに好ましい。なお、テーパー角θとは、テーパー形状
を有する層を断面（基板の表面と直交する面）方向から観察した際に、当該層の側面と底
面がなす角度を示す。
電極１０２の側面にテーパー形状を付与することで、その上に形成する層の段切れを防ぎ
、被覆性を向上させることができる。また、電極１０２の側面をテーパー形状とすること
で、電極１０２の上端部の電界集中を緩和できる。一方で、テーパー角θが小さすぎると
、トランジスタの微細化が困難になる場合がある。また、テーパー角θが小さすぎると、
開口の大きさや配線の幅などのばらつきが大きくなる場合がある。
また、電極１０２の側面を階段形状としてもよい。側面を階段状とすることで、その上に
形成する層の段切れを防ぎ、被覆性を向上させることができる。なお、電極１０２の側面
に限らず、各層の端部をテーパー形状または階段形状とすることで、その上に被覆する層
が途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
［工程３］
次に、絶縁層１０３、絶縁層１０４、および絶縁層１０５を順に形成する（図２３（Ｃ）
参照。）。本実施の形態では、絶縁層１０３として厚さ４００ｎｍの窒化シリコン層を形
成し、絶縁層１０４として厚さ３０ｎｍの酸化アルミニウム層を形成し、絶縁層１０５と
して厚さ５０ｎｍの酸化窒化シリコン層を形成する。
なお、絶縁層１０３に用いる窒化シリコン層は、第１の窒化シリコン層と、第２の窒化シ
リコン層と、第３の窒化シリコン層とを有する三層積層構造である。該三層積層構造の一
例としては、以下のように形成することができる。
第１の窒化シリコン層としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００ｓ
ｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ－ＣＶＤ
装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周
波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すればよ
い。
第２の窒化シリコン層としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの
窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の反
応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を
用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン層としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃｃ
ｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００Ｐ
ａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚さ
が５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン層、第２の窒化シリコン層、及び第３の窒化シリコン層形
成時の基板温度は３５０℃以下とすることができる。
窒化シリコン層を上述の三層の積層構造とすることで、例えば、電極１０２に銅を含む導
電層を用いる場合において、以下の効果を奏する。
第１の窒化シリコン層は、電極１０２からの銅元素の拡散を抑制することができる。第２
の窒化シリコン層は、水素を放出する機能を有し、ゲート絶縁層として機能する絶縁層の
耐圧を向上させることができる。第３の窒化シリコン層は、第３の窒化シリコン層からの
水素放出が少なく、且つ第２の窒化シリコン層からの放出される水素の拡散を防ぐことが
できる。
前述した通り、絶縁層１０４は、不純物が透過しにくい絶縁性材料を用いて形成すること
が好ましい。また、絶縁層１０４は、酸素が拡散しにくい絶縁性材料を用いて形成するこ
とが好ましい。絶縁層１０４に用いる酸化アルミニウム層は、アルミニウムターゲットを
用いたＤＣスパッタリング法で形成してもよいし、酸化アルミニウムターゲットを用いた
ＡＣスパッタリング法で形成してもよい。また、ＡＬＤ法で形成してもよい。
絶縁層１０５は、過剰酸素を含む絶縁層を用いることが好ましい。絶縁層１０５に酸素ド
ープ処理を行ってもよい。また、絶縁層１０５の形成後に加熱処理を行なって、絶縁層１
０５中に含まれる水素や水分を低減させることが好ましい。加熱処理の後に酸素ドープ処
理を行ってもよい。酸素ドープ処理は、例えば、基板を４００℃に加熱して、アルゴンと
酸素を含むガスを周波数２．４５ＧＨｚで励起して行なえばよい。加熱処理と酸素ドープ
処理を複数回繰り返し行なってもよい。
また、絶縁層１０５を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１０５
表面および表面近傍の水素や炭素などの不純物を低減することができる。例えば、基板を
４００℃に加熱して、アルゴンと窒素を含むガスを周波数２．４５ＧＨｚで励起したプラ
ズマ雰囲気に絶縁層１０５を曝せばよい。
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性雰囲気下、又は超
乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測
定した場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下
、好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性雰囲気」とは、
酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。
また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素
または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱
処理は減圧下で行なうことが好ましい。
加熱処理は、１５０℃以上基板の歪み点未満、好ましくは２００℃以上５００℃以下、よ
り好ましくは２５０℃以上４００℃以下で行えばよい。処理時間は２４時間以内とする。
２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
また、加熱処理は、電気炉、ＲＴＡ装置等を用いて行なうことができる。ＲＴＡ装置を用
いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのた
め、加熱時間を短縮することが可能となる。また、加熱処理は、窒素、酸素、超乾燥空気
（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の
空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒
素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。
［工程４］
次に、酸化物半導体層１８２を形成する（図２３（Ｄ）参照。）。なお、酸化物半導体層
１８２を形成する前に、酸素ガスを供給してプラズマを発生させてもよい。このことによ
り、酸化物半導体層１８２の被形成面となる絶縁層１０５中に酸素を添加できる。
酸化物半導体層１８２としては、インジウム亜鉛酸化物や、組成がＩｎ：Ｇａ：Ｚｎ＝５
：１：６［原子数比］のターゲットを用いて形成したインジウムガリウム亜鉛酸化物や、
組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］のターゲットを用いて形成したインジ
ウムガリウム亜鉛酸化物などを用いることが好ましい。
本実施の形態では、酸化物半導体層１８２として、インジウムガリウム亜鉛酸化物を組成
がＩｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］のターゲットを用いたスパッタリング法で
形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用
いる。本実施の形態では、スパッタリングガスとして酸素の流量比が１０％の酸素とアル
ゴンの混合ガスを用いる。
スパッタリングガスに含まれる酸素の流量比を０％以上３０％以下、好ましくは５％以上
２０％以下として成膜すると、酸素欠乏型の酸化物半導体層が形成される。酸素欠乏型の
酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られる。
また、酸化物半導体層１８２の形成時に、スパッタリングガスに含まれる酸素の一部が絶
縁層１０５に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶
縁層１０５に供給される酸素も増加する。絶縁層１０５に供給された酸素の一部は、絶縁
層１０５中に残存する水素と反応して水となり、後の加熱処理によって絶縁層１０５から
放出される。このようにして、絶縁層１０５中の水素濃度を低減することができる。また
、絶縁層１０５中の過剰酸素を増やすことで、後の加熱処理において酸化物半導体層１８
２（後の酸化物半導体層１０６）に酸素を供給することもできる。
図２２（Ａ）および図２２（Ｂ）に示したように、酸化物半導体層１０６を二層または三
層の積層とする場合、酸化物半導体層１０６＿１を形成するための酸化物半導体層は、上
記の方法で形成する。
また、酸化物半導体層１０６＿２および／または酸化物半導体層１０６＿３を形成するた
めの酸化物半導体層は、結晶性の高い酸化物半導体層を用いることが好ましい。例えば、
ＣＡＡＣ－ＯＳを用いることが好ましい。例えば、後に行なわれる絶縁層１０８、絶縁層
１０９および電極１１２を形成するためのエッチング工程の際に、露出した酸化物半導体
層がエッチングされて、酸化物半導体層にダメージが生じる場合がある。結晶性の高い酸
化物半導体層は、当該エッチング工程でエッチングされにくい。酸化物半導体層に結晶性
の高い酸化物半導体層を用いることで、当該エッチング工程で酸化物半導体層に生じるダ
メージを低減することができる。よって、トランジスタの信頼性を高めることができる。
酸化物半導体層１０６＿２および／または酸化物半導体層１０６＿３を形成するための酸
化物半導体層として、例えば、インジウムガリウム亜鉛酸化物を組成がＩｎ：Ｇａ：Ｚｎ
＝１：１：１［原子数比］のターゲットを用いたスパッタリング法で形成する。また、ス
パッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。例えば、スパ
ッタリングガスとして酸素を１００％の割合で用いる。酸化物半導体層を形成するための
スパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、８０％以上がさ
らに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合（流
量比）を高めることで、酸化物半導体層の結晶性を高めることができる。
なお、酸化物半導体層１８２の形成後に不純物元素を導入することで、トランジスタ２０
０のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオ
ンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガ
スを用いたプラズマ処理などで行うことができる。
また、酸化物半導体層１８２の形成後に、加熱処理を行ってもよいし、酸素ドープ処理を
行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
また、窒素または希ガス雰囲気で加熱処理を行なった後、酸素または超乾燥空気雰囲気で
加熱処理を行なってもよい。この結果、酸化物半導体層に含まれる水素、水等を脱離させ
ると共に、酸化物半導体層に酸素を供給することができる。この結果、酸化物半導体層に
含まれる酸素欠損を低減することができる。
［工程５］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、酸化物半導体層１８２の一部を選択的に除去して、島
状の酸化物半導体層１０６を形成する（図２４（Ａ）参照。）。
酸化物半導体層１８２の除去は、ドライエッチング法や、ウェットエッチング法などを用
いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いても
よい。
酸化物半導体層１０６の形成後に加熱処理を行ってもよいし、酸素ドープ処理を行なって
もよい。加熱処理と酸素ドープ処理を繰り返してもよい。
［工程６］
次に、絶縁層１０８と絶縁層１０９を順に形成する（図２４（Ｂ）参照。）。絶縁層１０
８と絶縁層１０９は、途中で大気に曝すことなく連続して形成することが好ましい。
絶縁層１０８は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０８の厚さは５ｎ
ｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とすればよい。また、絶縁層
１０８として酸素を透過することができる絶縁層を用いることで、後に形成する絶縁層１
０９に含まれる酸素を酸化物半導体層１０６に移動させることができる。
例えば、絶縁層１０８として、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いること
ができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等
がある。また、上記の堆積性気体の流量に対して酸化性気体の流量を２０倍以上５０００
倍以下、好ましくは４０倍以上１００倍以下とする。
本実施の形態では、絶縁層１０８として、厚さ３０ｎｍの酸化窒化シリコン層を形成する
。具体的には、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランおよび流量３０００
ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平板電
極に供給する高周波電力を１３．５６ＭＨｚ、１００ＷとするＰＥＣＶＤ法を用いて、酸
化窒化シリコン層を形成する。
絶縁層１０９は過剰酸素を含む絶縁層であることが好ましい。絶縁層１０９の厚さは３０
ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下とすればよい。
また、絶縁層１０９は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により
、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が
１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、絶縁層１０９は、絶縁層１０８と比較して酸化物半導体
層１０６から離れているため、絶縁層１０８よりも欠陥密度が多くてもよい。
絶縁層１０９として、ＰＥＣＶＤ法で形成した酸化窒化シリコン層を用いることができる
。例えば、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４
００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以
上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設
けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２
５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリ
コン層または酸化窒化シリコン層を形成する。
絶縁層１０９の形成において、上記圧力の反応室内で上記パワー密度の高周波電力を供給
することで、プラズマ中で原料ガスの分解効率が高まる。すなわち、反応室内の酸素ラジ
カルが増加し、原料ガスの酸化が進む。このため、形成される絶縁層１０９中の酸素含有
量が化学量論的組成よりも多くなる。
また、上記の基板温度で形成された絶縁層では、シリコンと酸素の結合力が弱いため、後
の工程の加熱処理により絶縁層中の酸素の一部が脱離する。この結果、化学量論的組成を
満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁層を形
成することができる。
本実施の形態では、絶縁層１０９として、厚さ１００ｎｍの酸化窒化シリコン層を形成す
る。具体的には、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシランおよび流量４０
００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平
板電極に供給する高周波電力を１３．５６ＭＨｚ、１５００ＷとするＰＥＣＶＤ法を用い
て、酸化窒化シリコン層を形成する。
なお、絶縁層１０９の形成工程において、絶縁層１０８が酸化物半導体層１０６の保護層
となる。したがって、酸化物半導体層１０６へのダメージを低減しつつ、パワー密度の高
い高周波電力を用いて絶縁層１０９を形成することができる。
なお、絶縁層１０９の形成条件において、酸化性気体に対するシリコンを含む堆積性気体
の流量を増加することで、絶縁層１０９の欠陥量を低減することが可能である。代表的に
は、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れ
る信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓ
ｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥
量の少ない酸化物絶縁層を形成することができる。この結果、トランジスタの信頼性を高
めることができる。
［工程７］
絶縁層１０９上に電極１１２を形成するための導電層１８５を形成する（図２４（Ｃ）参
照。）。本実施の形態では、導電層１８５としてインジウムガリウム亜鉛酸化物を用いる
。より具体的には、導電層１８５としてインジウムガリウム亜鉛酸化物の二層積層を用い
る。
まず、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］のターゲットと、酸素が１００
％のスパッタリングガスと、を用いて、厚さ１０ｎｍのインジウムガリウム亜鉛酸化物層
を形成する。次に、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］のターゲットと、
酸素の割合が１０％でアルゴンの割合が９０％のスパッタリングガスと、を用いて、厚さ
９０ｎｍのインジウムガリウム亜鉛酸化物層を形成する。
［工程８］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、導電層１８５の一部を選択的に除去して、電極１１２
を形成する。この時、電極１１２をマスクとして用いて、絶縁層１０８と絶縁層１０９の
一部も選択的に除去する（図２４（Ｄ）参照。）。工程８により、酸化物半導体層１０６
の一部が露出する。
導電層１８５、絶縁層１０８、および絶縁層１０９の除去は、ドライエッチング法や、ウ
ェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエ
ッチング法の両方を用いてもよい。
［工程９］
次に、酸化物半導体層１０６の工程８で露出した領域に不純物を導入する（図２５（Ａ）
参照。）。不純物の導入は、イオン注入法、イオンドーピング法、プラズマイマージョン
イオン注入法などで行うことができる。当該領域に窒素などの不純物を導入することによ
り、当該領域の抵抗値を低下させることができる。
また、当該領域を窒素や不活性ガスのプラズマ雰囲気に曝してもよい。当該領域をプラズ
マ雰囲気に曝すことにより、当該領域に欠陥を生じさせて、当該領域の抵抗値を低下させ
ることができる。
酸化物半導体層１０６の不純物が導入された領域、またはプラズマ雰囲気に曝された領域
は、トランジスタのソース領域またはドレイン領域として機能できる。また、酸化物半導
体層１０６の電極１１２と重なる領域は、チャネル形成領域として機能できる。すなわち
、トランジスタのソース領域とドレイン領域を、自己整合（セルフアライン）で形成する
ことができる。
［工程１０］
次に、不活性雰囲気下で加熱処理を行ない、酸化物半導体層１０６、絶縁層１０８および
絶縁層１０９中に含まれる水素や水分などを低減する。また、工程９の後に加熱処理を行
うことで、酸化物半導体層１０６のソース領域とドレイン領域の抵抗値が低下する場合が
ある。なお、加熱処理は不活性ガスなどのガス供給を行なわず、減圧下で行なってもよい
。本実施の形態では、窒素雰囲気中で４００℃、１時間の加熱処理をおこなう。
［工程１１］
続けて、酸化性雰囲気中で加熱処理を行なってもよい。本実施の形態では、酸素雰囲気中
で４００℃、１時間の加熱処理をおこなう。例えば、工程８で酸化物半導体層１０６に窒
素を導入した場合、酸素雰囲気中で加熱処理を行うことで、ソース領域およびドレイン領
域のＮＯＸが増加し、抵抗値が低下する場合がある。なお、工程１０または工程１１の一
方を省略してもよい。
［工程１２］
次に、絶縁層１１０を形成する（図２５（Ｂ）参照。）。前述した通り、絶縁層１１０は
、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。また、絶縁層１１
０は、酸素が拡散しにくい絶縁性材料を用いて形成することが好ましい。絶縁層１１０の
厚さは５ｎｍ乃至４０ｎｍであればよい。
本実施の形態では、絶縁層１１０として厚さ３０ｎｍの酸化アルミニウム層をスパッタリ
ング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合
ガスを用いる。スパッタリングガスに含まれる酸素の流量比は、７０％以上が好ましく、
８０％以上がさらに好ましく、１００％がより好ましい。酸素を含むスパッタリングガス
を用いることで、被形成層（絶縁層１０９）に酸素を供給することができる。スパッタリ
ングガスに含まれる酸素が多いほど、被形成層に供給される酸素が多くなりやすい。本実
施の形態では、スパッタリングガスとして１００％酸素を用いる。
絶縁層１１０に用いる酸化アルミニウム層は、アルミニウムターゲットを用いたＤＣスパ
ッタリング法で形成してもよいし、酸化アルミニウムターゲットを用いたＡＣスパッタリ
ング法で形成してもよい。
また、絶縁層１１０として、水素を含まない、または、ほとんど含まない窒化シリコン層
を用いてもよい。このような窒化シリコン層は、例えば、スパッタリング法などで形成す
ることができる。
なお、絶縁層１１０の上に絶縁層１１１を形成する場合は、絶縁層１１１として酸化アル
ミニウム層をＡＬＤ法で形成することが好ましい。絶縁層１１１の厚さは５ｎｍ乃至４０
ｎｍであればよい。酸化アルミニウム層をＡＬＤ法で形成することで、被覆性の良好な酸
化アルミニウム層を設けることができる。よって、トランジスタの信頼性を高めることが
できる。また、絶縁層１１１として窒化シリコン層を用いてもよい。
工程１０から工程１２までは、途中で大気に曝すことなく連続して行なう。このようにす
ることで、水素や水分などの酸化物半導体層１０６への吸着を防ぎ、トランジスタの信頼
性を高めることができる。また、絶縁層１１０で酸化物半導体層１０６を覆うことで、外
部から水素や水分などの浸入を防ぐことができる。加えて、酸素の外部への拡散を防ぐこ
とができる。
［工程１３］
次に、絶縁層１１３を形成する（図２５（Ｃ）参照。）。本実施の形態では、絶縁層１１
３として厚さ１．５μｍのアクリル樹脂層を形成する。
［工程１４］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、絶縁層１１３および絶縁層１１０それぞれの一部を選
択的に除去して、開口１８８を形成する（図２６（Ａ）参照。）。この時、酸化物半導体
層１０６の一部が露出する。
［工程１５］
次に、導電層１８６と導電層１８７を順に形成する（図２６（Ｂ）参照。）。特に導電層
１８６は、酸化物半導体層１０６と接するため、加熱処理により水素を吸収する機能を有
する導電性材料を用いることが好ましい。導電層１８６にこのような材料を用いることで
、後の加熱処理によって、酸化物半導体層１０６中の水素濃度を低減することができる。
水素を吸収する機能を有する導電性材料の一例として、チタン、インジウム亜鉛酸化物、
シリコンを添加したインジウム錫酸化物などがある。
本実施の形態では、導電層１８６として厚さ３０ｎｍのチタン層を形成し、導電層１８７
として厚さ２００ｎｍの銅層をスパッタリング法により形成する。
［工程１６］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジ
ストマスクをマスクとして用いて、導電層１８６の一部を選択的に除去して、電極１１４
ａ＿１および電極１１４ｂ＿１を形成する（図２６（Ｃ）参照。）。同時に導電層１８７
の一部を選択的に除去して、電極１１４ａ＿２および電極１１４ｂ＿２を形成する。
導電層１８６および絶縁層１８７の除去は、ドライエッチング法や、ウェットエッチング
法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方
を用いてもよい。
レジストマスクを除去した後、加熱処理を行ってもよい。例えば、窒素雰囲気中で２５０
℃、１時間の加熱処理を行う。
＜トランジスタ２００の変形例＞
トランジスタ２００の変形例について図面を用いて説明する。
〔変形例１〕
図２７（Ａ）は、トランジスタ２００Ａの平面図である。図２７（Ｂ）は、図２７（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図２７（Ｃ）は、図２７（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ２００Ａは、絶縁層１１３上に電極１１４ｃ（電極１１４ｃ＿１および電極
１１４ｃ＿２）を有する点がトランジスタ２００と異なる。電極１１４ｃは、電極１１４
ａおよび電極１１４ｂと同様の材料および方法を用いて、同じ工程で設けることができる
。電極１１４ｃは、絶縁層１１３および絶縁層１１０それぞれに設けられた開口において
、電極１１２と電気的に接続されている。
また、トランジスタ２００Ａは、平面図で見た場合に、酸化物半導体層１０６の外側を囲
む領域１２３を有する点が、トランジスタ２００と異なる。領域１２３では絶縁層１０５
が除去され、絶縁層１０４と絶縁層１１０が接している。
領域１２３を設けることで、外部から水素や水分などの浸入を防ぐ効果を高めることがで
きる。加えて、酸素の外部への拡散を防ぐ効果を高めることができる。
〔変形例２〕
図２８（Ａ）は、トランジスタ２００Ｂの平面図である。図２８（Ｂ）は、図２８（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図２８（Ｃ）は、図２８（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図２９（Ａ）は、図２８（
Ｂ）に示した部位２３１Ｂの拡大図である。図２９（Ｂ）は、図２８（Ｃ）に示した部位
２３２Ｂの拡大図である。
トランジスタ２００Ｂは、トランジスタ２００と絶縁層１０５の形状が異なる。トランジ
スタ２００Ｂは酸化物半導体層１０６と重畳する島状の絶縁層１０５を有する。島状の絶
縁層１０５は、工程５で酸化物半導体層１０６を形成する際に、露出した絶縁層１０５の
一部を続けて除去することで形成できる。
また、トランジスタ２００Ｂにおいて、絶縁層１１０と絶縁層１０４は酸化物半導体層１
０６の端部および絶縁層１０５の端部を越えて延伸し、互いに接する領域を有する。この
ような構成とすることで、外部からの水素や水分などの浸入を防ぐ効果を高めることがで
きる。加えて、酸素の外部への拡散を防ぐ効果を高めることができる。
〔変形例３〕
図３０（Ａ）は、トランジスタ２００Ｃの平面図である。図３０（Ｂ）は、図３０（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図３０（Ｃ）は、図３０（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ２００Ｃは、トランジスタ２００と、絶縁層１０８および絶縁層１０９の形
状が異なる。トランジスタ２００Ｃでは、絶縁層１０８および絶縁層１０９が酸化物半導
体層１０６を覆う構造を有する。トランジスタ２００Ｃは、工程８において電極１１２を
形成する際に、絶縁層１０８および絶縁層１０９をエッチングせずに残している。
絶縁層１０８および絶縁層１０９で酸化物半導体層１０６を覆うことで、絶縁層１０８お
よび絶縁層１０９から酸化物半導体層１０６に供給する酸素の量を増やすことができる。
〔変形例４〕
図３１（Ａ）は、トランジスタ２００Ｄの平面図である。図３１（Ｂ）は、図３１（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図３１（Ｃ）は、図３１（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。
トランジスタ２００Ｄは、トランジスタ２００から電極１０２を除去した構成を有する。
トランジスタに求められる性能や目的などによっては、電極１０２を設けなくてもよい。
電極１０２を設けないことで、トランジスタの作製工程数が減るため、製造コストを低減
できる。また、トランジスタの製造歩留まりを高めることができる。
〔変形例５〕
図３２（Ａ）は、トランジスタ２００Ｅの平面図である。図３２（Ｂ）は、図３２（Ａ）
に記したＸ１－Ｘ２の一点鎖線で示す部位の断面図である。図３２（Ｃ）は、図３２（Ａ
）に記したＹ１－Ｙ２の一点鎖線で示す部位の断面図である。図３３は、図３２（Ｂ）に
示した部位２３１Ｅの拡大図である。
トランジスタ２００Ｅは、絶縁層１０９と電極１１２の間に絶縁層１１８を有する点がト
ランジスタ２００と異なる。絶縁層１１８は、絶縁層１０８または絶縁層１０９と同様の
材料および方法で形成すればよい。
例えば、絶縁層１１８として、厚さ２０ｎｍの酸化窒化シリコン層を形成する。具体的に
は、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランおよび流量３０００ｓｃｃｍの
一酸化二窒素を原料ガスとし、処理室内の圧力を２００Ｐａとし、平行平板電極に供給す
る高周波電力を１３．５６ＭＨｚ、１００ＷとするＰＥＣＶＤ法を用いて、酸化窒化シリ
コン層を形成する。
また、絶縁層１１８として過剰酸素を含む絶縁層を用いることで、酸化物半導体層１０６
に供給する酸素の量を増やすことができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態３）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例として
、表示装置および表示モジュールについて説明する。
＜表示装置＞
上述したトランジスタを用いることができる表示装置の一例を説明する。図３４（Ａ）は
、表示装置５００の構成例を説明するブロック図である。
図３４（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５２１ａ、駆動回路５
２１ｂ、および表示領域５３１を有している。なお、駆動回路５１１、駆動回路５２１ａ
、および駆動回路５２１ｂをまとめて「駆動回路」または「周辺駆動回路」という場合が
ある。
駆動回路５２１ａ、駆動回路５２１ｂは、例えば走査線駆動回路として機能できる。また
、駆動回路５１１は、例えば信号線駆動回路として機能できる。なお、駆動回路５２１ａ
、および駆動回路５２１ｂは、どちらか一方のみとしてもよい。また、表示領域５３１を
挟んで駆動回路５１１と向き合う位置に、何らかの回路を設けてもよい。
また、図３４（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動
回路５２１ａ、および／または駆動回路５２１ｂによって電位が制御されるｐ本の配線５
３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｑ本
の配線５３６と、を有する（ｐ、ｑは、ともに１以上の自然数。）。さらに、表示領域５
３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５
３４および表示素子を有する。
また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現す
ることができる。３つの画素５３２は、それぞれが赤色光、緑色光、または青色光の、透
過率、反射率、または発光光量などを制御する。なお、３つの画素５３２で制御する光の
色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５３２を加えて
、４つの画素５３２をまとめて１つの画素として機能させてもよい。白色光を制御する画
素５３２を加えることで、表示領域の輝度を高めることができる。また、１つの画素とし
て機能させる画素５３２を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み
合わせて用いることにより、再現可能な色域を広げることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「
２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示
装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリ
クス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、
「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することがで
きる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆる
スーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）
の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１
６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
ｇ行目の配線５３５＿ｇ（ｇは１以上ｐ以下の自然数。）は、表示領域５３１においてｐ
行ｑ列に配設された複数の画素５３２のうち、ｇ行に配設されたｑ個の画素５３２と電気
的に接続される。また、ｈ列目の配線５３６＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ
行ｑ列に配設された画素５３２のうち、ｈ列に配設されたｐ個の画素５３２に電気的に接
続される。
〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来
る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、
無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色
ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジ
スタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバ
ルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表
示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シ
ャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジ
ュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素
子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチュー
ブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射
率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドッ
トを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子
を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又は
ＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌ
ｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示
装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の
一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ
、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などが
ある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例
としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）
であってもよい。表示装置は網膜走査型の投影装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電
極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、
画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。
さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である
。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファ
イトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜として
もよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物
半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。
さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成するこ
とができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との
間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで
成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体
層は、スパッタ法で成膜することも可能である。
図３４（Ｂ）、図３４（Ｃ）、図３５（Ａ）、および図３５（Ｂ）は、画素５３２に用い
ることができる回路構成例を示している。
〔発光表示装置用画素回路の一例〕
図３４（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トラ
ンジスタ４６８と、トランジスタ４６４と、を有する。また、図３４（Ｂ）に示す画素回
路５３４は、表示素子として機能できる発光素子４６９と電気的に接続されている。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４にＯＳトランジス
タを用いることができる。特に、トランジスタ４６１にＯＳトランジスタを用いることが
好ましい。
トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５３６＿ｈに電気的
に接続される。さらに、トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に
接続される。配線５３６＿ｈからはビデオ信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する
。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノー
ド４６７に電気的に接続される。また、トランジスタ４６１のソース電極およびドレイン
電極の他方は、ノード４６５に電気的に接続される。
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能
を有する。
トランジスタ４６８のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６
８のゲート電極は、ノード４６５に電気的に接続される。
トランジスタ４６４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的
に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４の
ゲート電極は、配線５３５＿ｇに電気的に接続される。
発光素子４６９のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、ノード４６７に電気的に接続される。
発光素子４６９としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子４６９としては、これに限定されず、
例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが
与えられ、他方には、低電源電位ＶＳＳが与えられる。
図３４（Ｂ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および
／または駆動回路５２１ｂにより各行の画素５３２を順次選択し、トランジスタ４６１、
およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
ノード４６５にデータが書き込まれた画素５３２は、トランジスタ４６１、およびトラン
ジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込ま
れたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる
電流量が制御され、発光素子４６９は、流れる電流量に応じた輝度で発光する。これを行
毎に順次行うことにより、画像を表示できる。
また、図３５（Ａ）に示すように、トランジスタ４６１、トランジスタ４６４、およびト
ランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図３５（
Ａ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと
電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、
トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、
バックゲートがノード４６７と常に同じ電位となる。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４の少なくとも一つ
に、本発明の一態様のトランジスタを用いることができる。
〔液晶表示装置用画素回路の一例〕
図３４（Ｃ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有
する。また、図３４（Ｃ）に示す画素回路５３４は、表示素子として機能できる液晶素子
４６２と電気的に接続されている。トランジスタ４６１にＯＳトランジスタを用いること
が好ましい。
液晶素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定さ
れる。例えば、液晶素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与え
てもよいし、容量線ＣＬと同電位としてもよい。また、液晶素子４６２の一対の電極の一
方に、画素５３２毎に異なる電位を与えてもよい。液晶素子４６２の一対の電極の他方は
ノード４６６に電気的に接続されている。液晶素子４６２は、ノード４６６に書き込まれ
るデータにより配向状態が設定される。
液晶素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モー
ド、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ
Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔ
ｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ
（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（Ａ
ｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡ（
Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（
Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ－
Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉ
ｔｃｈｉｎｇ）モード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍ
ｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動
方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず
、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。
ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック
相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現し
ないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物
を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が
１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依
存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビ
ング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示
装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させるこ
とが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に
分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる
方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
ｇ行ｈ列目の画素回路５３４において、トランジスタ４６１のソース電極およびドレイン
電極の一方は、配線５３６＿ｈに電気的に接続され、他方はノード４６６に電気的に接続
される。トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に接続される。配
線５３６＿ｈからはビデオ信号が供給される。トランジスタ４６１は、ノード４６６への
ビデオ信号の書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ
）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬ
の電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノー
ド４６６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図３４（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ
、および／または駆動回路５２１ｂにより各行の画素回路５３４を順次選択し、トランジ
スタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ
状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５３１に
画像を表示できる。
また、図３５（Ｂ）に示すように、トランジスタ４６１にバックゲートを有するトランジ
スタを用いてもよい。図３５（Ｂ）に示すトランジスタ４６１は、ゲートがバックゲート
と電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
〔周辺回路の構成例〕
図３６（Ａ）に駆動回路５１１の構成例を示す。駆動回路５１１は、シフトレジスタ５１
２、ラッチ回路５１３、およびバッファ５１４を有する。また、図３６（Ｂ）に駆動回路
５２１ａの構成例を示す。駆動回路５２１ａは、シフトレジスタ５２２、およびバッファ
５２３を有する。駆動回路５２１ｂも駆動回路５２１ａと同様の構成とすることができる
。
シフトレジスタ５１２およびシフトレジスタ５２２にはスタートパルスＳＰ、クロック信
号ＣＬＫなどが入力される。
〔表示装置の構成例〕
上記実施の形態に示したトランジスタを用いて、シフトレジスタを含む駆動回路の一部ま
たは全体を画素部と同じ基板上に一体形成して、システムオンパネルを形成することがで
きる。
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の
構成例について説明する。図３７（Ａ）において、第１の基板４００１上に設けられた画
素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によ
って封止されている。図３７（Ａ）においては、第１の基板４００１上のシール材４００
５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体ま
たは多結晶半導体で形成された信号線駆動回路４００３、および走査線駆動回路４００４
が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、または画
素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８ａ（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＣ４０１８ｂから供給されている。
図３７（Ｂ）および図３７（Ｃ）において、第１の基板４００１上に設けられた画素部４
００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられて
いる。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設け
られている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００
１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている
。図３７（Ｂ）および図３７（Ｃ）においては、第１の基板４００１上のシール材４００
５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体ま
たは多結晶半導体で形成された信号線駆動回路４００３が実装されている。図３７（Ｂ）
および図３７（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、ま
たは画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されて
いる。
また図３７（Ｂ）および図３７（Ｃ）においては、信号線駆動回路４００３を別途形成し
、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査
線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回
路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンデ
ィング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図
３７（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装す
る例であり、図３７（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり
、図３７（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有し
ており、上記実施の形態で示したトランジスタを適用することができる。
図３８（Ａ）、図３８（Ｂ）、図３９（Ａ）、および図３９（Ｂ）は、図３７（Ｂ）中で
Ｎ１－Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図３８（Ａ）、図３８（
Ｂ）、図３９（Ａ）、および図３９（Ｂ）に示す表示装置は電極４０１５を有しており、
電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に
接続されている。また、図３８（Ａ）および図３８（Ｂ）では、電極４０１５は、絶縁層
４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１
４と電気的に接続されている。また、図３９（Ａ）および図３９（Ｂ）では、電極４０１
５は、絶縁層４１１２に形成された開口において配線４０１４と電気的に接続されている
。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、ト
ランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同
じ導電層で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、
トランジスタを複数有しており、図３８（Ａ）、図３８（Ｂ）、図３９（Ａ）、および図
３９（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、および走査線駆動回
路４００４に含まれるトランジスタ４０１１を例示している。
図３８（Ａ）および図３８（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１
１としてボトムゲート型のトランジスタを例示している。図３９（Ａ）および図３９（Ｂ
）では、トランジスタ４０１０およびトランジスタ４０１１としてトップゲート型のトラ
ンジスタを例示している。
図３８（Ａ）および図３８（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１
１上に絶縁層４１１２が設けられている。また、図３８（Ｂ）では、絶縁層４１１２上に
隔壁４５１０が形成されている。図３９（Ａ）および図３９（Ｂ）では、トランジスタ４
０１０およびトランジスタ４０１１上に絶縁層４１１３が設けられ、絶縁層４１１３上に
絶縁層４１１２が設けられている。また、図３９（Ｂ）では、絶縁層４１１２上に隔壁４
５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けら
れている。また、図３８（Ａ）および図３８（Ｂ）において、トランジスタ４０１０およ
びトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。また
、図３９（Ａ）および図３９（Ｂ）において、トランジスタ４０１０およびトランジスタ
４０１１は、絶縁層４１０２上に形成された電極４０１７を有する。電極４０１７はバッ
クゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジ
スタを用いることができる。トランジスタ４０１０およびトランジスタ４０１１としてＯ
Ｓトランジスタを用いることが好ましい。ＯＳトランジスタは、電気特性変動が抑制され
ており、電気的に安定である。よって、図３８（Ａ）および図３８（Ｂ）で示す本実施の
形態の表示装置を信頼性の高い表示装置とすることができる。
また、ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることがで
きる。よって、画像信号等の電気信号の保持時間を長くすることができ、画像信号等の書
き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができ
るため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度を得ることも可能であるため、高
速駆動が可能である。よって、表示装置の駆動回路部や画素部に上記トランジスタを用い
ることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または
画素部を作り分けて作製することが可能であるため、表示装置の部品点数を削減すること
ができる。
また、図３８（Ａ）、図３８（Ｂ）、図３９（Ａ）、および図３９（Ｂ）に示す表示装置
は、容量素子４０２０を有する。図３８（Ａ）および図３８（Ｂ）に示す容量素子４０２
０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、ソー
ス電極およびドレイン電極と同じ工程で形成された電極と、を有する。それぞれの電極は
、絶縁層４１０３を介して重なっている。図３９（Ａ）および図３９（Ｂ）に示す容量素
子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極と、電極
４０１７と同じ工程で形成された電極４０２１と、を有する。それぞれの電極は、絶縁層
４１０３を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジ
スタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容
量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量
を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトラン
ジスタを用いることにより、容量素子の形成を省略することもできる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図３
８（Ａ）および図３９（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例で
ある。図３８（Ａ）および図３９（Ａ）において、表示素子である液晶素子４０１３は、
第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液
晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が
設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極
層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および
位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライト
などを用いてもよい。
また、図３８（Ａ）、図３８（Ｂ）、図３９（Ａ）、および図３９（Ｂ）に示す表示装置
は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として
、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトラン
ジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。また、画
素部４００２の外側で絶縁層４１１１と絶縁層４１０４が接することで、外部からの不純
物の浸入を防ぐ効果を高めることができる。
絶縁層４１０４は、例えば、絶縁層１０４と同様の材料および方法で形成すればよい。絶
縁層４１１１は、例えば、絶縁層１１０と同様の材料および方法で形成すればよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に
発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子
の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰
極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に
含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別さ
れ、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔
がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合す
ることにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る
際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素
子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質
、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ
性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法な
どの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取
り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出
（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッショ
ン）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図３８（Ｂ）および図３９（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「
ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、画素部
４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５
１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構
造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合
わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹
脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した
曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコ
ン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、
窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成
することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４
００５によって封止された空間には充填材４５１４が設けられ密封されている。このよう
に、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフ
ィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好
ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、
ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４
に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常
温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることが
できる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すこと
ができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り
込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、
対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、お
よび電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いるこ
とができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属
、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる
。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若
しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導
体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくは
その誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供する
ことができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や
、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力
が低減された表示装置を提供することができる。
＜表示モジュール＞
上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明
する。図４０に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００
２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続
された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリン
ト基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バ
ッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、
プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パ
ネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６
００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６
００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加
することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を
設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示
パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加するこ
となども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセ
ンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライト
ユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル
６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略する
ことができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から
発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６
００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信
号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１で
あってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には
、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが
可能である。
（実施の形態４）
本発明の一態様に係るトランジスタおよび／または半導体装置は、様々な電子機器に用い
ることができる。図４１および図４２に、本発明の一態様に係るトランジスタおよび／ま
たは半導体装置を用いた電子機器の例を示す。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置
、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッ
サ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶さ
れた静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープ
レコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機
、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ
機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音
声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周
波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エア
コンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥
器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中
電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。
さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット
、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器
が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇
に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電
動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、
これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自
転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプ
ター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる
。
図４１（Ａ）乃至図４１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピ
ーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子
９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光
、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流
量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン
９００８、等を有する。
図４１（Ａ）乃至図４１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な
情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、
カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）に
よって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネ
ットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う
機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する
機能、等を有することができる。なお、図４１（Ａ）乃至図４１（Ｇ）に示す電子機器が
有することのできる機能はこれらに限定されず、様々な機能を有することができる。また
、図４１（Ａ）乃至図４１（Ｇ）には図示していないが、電子機器には、複数の表示部を
有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、
動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機
能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１
００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の
表示部９００１を組み込むことが可能である。
図４１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、
例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体
的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、ス
ピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報
端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つ
の操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の
一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１
の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳ
ＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電
子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテ
リの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置
に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図４１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、
表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情
報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯
情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態
で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した
電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置
に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を
確認し、電話を受けるか否かを判断できる。
図４１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９
２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、
コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示
部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことが
できる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行すること
が可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズ
フリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有
し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また
接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６
を介さずに無線給電により行ってもよい。
図４１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である
。また、図４１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４１（
Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化
する途中の状態の斜視図であり、図４１（Ｇ）が携帯情報端末９２０１を折り畳んだ状態
の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した
状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０
１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に
支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより
、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させること
ができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げ
ることができる。
次に、図４１（Ａ）乃至図４１（Ｇ）に示す電子機器と異なる電子機器の一例を図４２（
Ａ）（Ｂ）に示す。図４２（Ａ）（Ｂ）は、複数の表示パネルを有する表示装置の斜視図
である。なお、図４２（Ａ）は、複数の表示パネルが巻き取られた形態の斜視図であり、
図４２（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
図４２（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５
１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９
５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル
９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表
示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表
示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状
況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示
装置とすることができる。
また、図４２（Ａ）（Ｂ）においては、隣接する表示パネル９５０１において、互いの表
示領域９５０２が重ならない状態を図示しているが、これに限定されず、例えば、隣接す
る表示パネル９５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示
領域９５０２としてもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。
１００ トランジスタ
１０１ 基板
１０２ 電極
１０３ 絶縁層
１０４ 絶縁層
１０５ 絶縁層
１０６ 酸化物半導体層
１０８ 絶縁層
１０９ 絶縁層
１１０ 絶縁層
１１３ 絶縁層
１２１ 電極
１３１ 部位
１３２ 部位
１８１ 導電層
１８２ 酸化物半導体層
１８３ 酸化物半導体層
１８４ 導電層
１８５ 導電層
１８６ 導電層
２００ トランジスタ
４６１ トランジスタ
４６２ 液晶素子
４６３ 容量素子
４６４ トランジスタ
４６５ ノード
４６６ ノード
４６７ ノード
４６８ トランジスタ
４６９ 発光素子
５００ 表示装置
５１１ 駆動回路

Claims (2)

  1. 第１の電極乃至第３の電極と、第１の絶縁層乃至第５の絶縁層と、第１の酸化物半導体層および第２の酸化物半導体層と、を有し、
    前記第１の絶縁層は、前記第１の電極の上にあり、
    前記第２の絶縁層は、前記第１の絶縁層の上にあり、
    前記第３の絶縁層は、前記第２の絶縁層の上にあり、
    前記第１の酸化物半導体層は、前記第３の絶縁層の上にあり、
    前記第２の酸化物半導体層は、前記第１の酸化物半導体層の上にあり、
    前記第１の電極、前記第１の絶縁層、前記第２の絶縁層、前記第３の絶縁層、前記第１の酸化物半導体層、および前記第２の酸化物半導体層は、それぞれが互いに重なる領域を有し、
    前記第２の電極は、
    前記第２の酸化物半導体層上で前記第２の酸化物半導体層と重なる領域と、
    前記第２の絶縁層上で前記第２の絶縁層と重なる領域と、を有し、
    前記第３の電極は、
    前記第２の酸化物半導体層上で前記第２の酸化物半導体層と重なる領域と、
    前記第２の絶縁層上で前記第２の絶縁層と重なる領域と、を有し、
    前記第４の絶縁層は、
    前記第２の酸化物半導体層と重なる領域を有し、
    前記第５の絶縁層は、前記第４の絶縁層の上にあり、
    前記第２の酸化物半導体層は結晶性を有し、
    前記第３の絶縁層、前記第４の絶縁層および前記第５の絶縁層は、前記第２の絶縁層を露出するように、一部が除去されている半導体装置。
  2. 請求項１において、
    第６の絶縁層を有し、
    前記第６の絶縁層は、前記第５の絶縁層の上にあり、
    前記第６の絶縁層は、前記第２の絶縁層の露出した部分と接する半導体装置。
JP2021195286A 2016-04-08 2021-12-01 半導体装置 Active JP7270711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023071278A JP2023099557A (ja) 2016-04-08 2023-04-25 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016078286 2016-04-08
JP2016078286 2016-04-08
JP2016078347 2016-04-08
JP2016078347 2016-04-08
JP2017074988A JP6987520B2 (ja) 2016-04-08 2017-04-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017074988A Division JP6987520B2 (ja) 2016-04-08 2017-04-05 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023071278A Division JP2023099557A (ja) 2016-04-08 2023-04-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2022033861A JP2022033861A (ja) 2022-03-02
JP7270711B2 true JP7270711B2 (ja) 2023-05-10

Family

ID=59998845

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017074988A Active JP6987520B2 (ja) 2016-04-08 2017-04-05 半導体装置
JP2021195286A Active JP7270711B2 (ja) 2016-04-08 2021-12-01 半導体装置
JP2023071278A Pending JP2023099557A (ja) 2016-04-08 2023-04-25 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017074988A Active JP6987520B2 (ja) 2016-04-08 2017-04-05 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023071278A Pending JP2023099557A (ja) 2016-04-08 2023-04-25 半導体装置

Country Status (2)

Country Link
US (3) US11302717B2 (ja)
JP (3) JP6987520B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200077532A (ko) * 2017-11-02 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102550633B1 (ko) * 2018-05-04 2023-07-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
US11251224B2 (en) * 2018-10-31 2022-02-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
JP7475282B2 (ja) 2018-11-02 2024-04-26 株式会社半導体エネルギー研究所 半導体装置
TW202133465A (zh) * 2020-02-14 2021-09-01 晶元光電股份有限公司 聲波元件及其形成方法
US20210376156A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Raised source/drain oxide semiconducting thin film transistor and methods of making the same
CN112882606B (zh) * 2021-03-04 2022-12-27 业成科技（成都）有限公司 触控面板
JP7410261B1 (ja) 2022-12-08 2024-01-09 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030003A (ja) 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103389A (ja) 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014199918A (ja) 2013-01-21 2014-10-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016021563A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3537854B2 (ja) * 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8101467B2 (en) * 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
KR101088103B1 (ko) * 2003-10-28 2011-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 및 텔레비전 수상기
KR101061888B1 (ko) * 2003-11-14 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조방법
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666719B2 (en) * 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI450399B (zh) * 2008-07-31 2014-08-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI518800B (zh) * 2008-08-08 2016-01-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
CN103928476A (zh) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 显示装置及其制造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011007677A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103151387A (zh) 2009-09-04 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN105679766A (zh) * 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
WO2011068016A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
IN2012DN04871A (ja) * 2009-12-11 2015-09-25 Semiconductor Energy Laoboratory Co Ltd
WO2011074336A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 アクティブマトリクス基板、及び製造方法
WO2011080999A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9147768B2 (en) * 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR20130014562A (ko) * 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101862808B1 (ko) * 2010-06-18 2018-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102225396B1 (ko) * 2012-01-25 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
JP2013201428A (ja) 2012-02-23 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6211843B2 (ja) * 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) * 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN105779940A (zh) * 2012-11-08 2016-07-20 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
JP6298662B2 (ja) * 2013-03-14 2018-03-20 株式会社半導体エネルギー研究所 半導体装置
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20140299873A1 (en) 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6426379B2 (ja) 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6232219B2 (ja) 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
JP6386323B2 (ja) * 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102186576B1 (ko) * 2014-03-21 2020-12-04 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
WO2015159179A1 (en) 2014-04-18 2015-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9780226B2 (en) * 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) * 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US10056497B2 (en) * 2015-04-15 2018-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014030003A (ja) 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014103389A (ja) 2012-10-24 2014-06-05 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014199918A (ja) 2013-01-21 2014-10-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016021563A (ja) 2014-06-20 2016-02-04 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置

Also Published As

Publication number Publication date
JP2023099557A (ja) 2023-07-13
JP6987520B2 (ja) 2022-01-05
US20220208796A1 (en) 2022-06-30
US20170294543A1 (en) 2017-10-12
US20240006418A1 (en) 2024-01-04
JP2022033861A (ja) 2022-03-02
JP2017191934A (ja) 2017-10-19
US11302717B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
JP7270711B2 (ja) 半導体装置
JP6877519B2 (ja) 半導体装置
JP7278354B2 (ja) 半導体装置の作製方法
JP7191190B2 (ja) 半導体装置
JP7026759B2 (ja) 半導体装置
JP2023174725A (ja) 半導体装置
JP7126823B2 (ja) 半導体装置の作製方法
JP7293282B2 (ja) 半導体装置
US20180025918A1 (en) Method for manufacturing transistor and display device
JP2023009058A (ja) 半導体装置
JP2022033759A (ja) トランジスタの作製方法
KR102480052B1 (ko) 트랜지스터
JP6985812B2 (ja) トランジスタの作製方法
WO2017085598A1 (ja) 半導体装置、電子機器
JP7078354B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230425

R150 Certificate of patent or registration of utility model

Ref document number: 7270711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150