JP2014103389A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2014103389A
JP2014103389A JP2013219871A JP2013219871A JP2014103389A JP 2014103389 A JP2014103389 A JP 2014103389A JP 2013219871 A JP2013219871 A JP 2013219871A JP 2013219871 A JP2013219871 A JP 2013219871A JP 2014103389 A JP2014103389 A JP 2014103389A
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013219871A
Other languages
English (en)
Other versions
JP6266297B2 (ja
JP2014103389A5 (ja
Inventor
Junichi Hizuka
純一 肥塚
Yukinori Shima
行徳 島
Hajime Tokunaga
肇 徳永
Toshinari Sasaki
俊成 佐々木
Keisuke Murayama
佳右 村山
Daisuke Matsubayashi
大介 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013219871A priority Critical patent/JP6266297B2/ja
Publication of JP2014103389A publication Critical patent/JP2014103389A/ja
Publication of JP2014103389A5 publication Critical patent/JP2014103389A5/ja
Application granted granted Critical
Publication of JP6266297B2 publication Critical patent/JP6266297B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】酸化物半導体膜の欠陥を低減した半導体装置を提供する。また、酸化物半導体膜を用いた半導体装置において、電気特性を向上させた又は信頼性を向上させた半導体装置を提供する。
【解決手段】基板上に形成されるゲート電極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜を介してゲート電極と重なる多層膜、及び多層膜に接する一対の電極を有するトランジスタと、該トランジスタを覆う酸化物絶縁膜とを備える半導体装置であって、多層膜は、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を有し、該酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜であり、トランジスタは、バイアス温度ストレス試験によってしきい値電圧が変動しない、又はプラス方向若しくはマイナス方向への変動量が１．０Ｖ以下である。
【選択図】図１

Description

本発明は、トランジスタを有する半導体装置及びその作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体膜を用いたトランジスタにおいて、酸化物半導体膜に含まれる酸素欠損量が多いことは、トランジスタの電気特性の不良に繋がると共に、経時変化やストレス試験（例えば、ＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）において、トランジスタの電気特性、代表的にはしきい値電圧（Ｖｔｈ）の変動量が増大することの原因となる。
そこで、本発明の一態様は、酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減することを課題の一とする。また、本発明の一態様は、酸化物半導体膜を用いた半導体装置において、電気特性を向上させることを課題の一とする。また、本発明の一態様は、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることを課題の一とする。
本発明の一態様は、基板上に形成されるゲート電極、ゲート電極を覆うゲート絶縁膜、ゲート絶縁膜を介してゲート電極と重なる多層膜、及び多層膜に接する一対の電極を有するトランジスタと、該トランジスタを覆う酸化物絶縁膜とを備える半導体装置であって、多層膜は、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を有し、該酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜であり、トランジスタは、バイアス温度ストレス試験によってしきい値電圧が変動しない、又はプラス方向若しくはマイナス方向に変動する特性を有し、マイナス方向若しくはプラス方向への変動量が１．０Ｖ以下、好ましくは０．５Ｖ以下であることを特徴とする。
なお、酸化物半導体膜は、Ｉｎ若しくはＧａを含むことが好ましい。
また、Ｉｎ若しくはＧａを含む酸化物膜の伝導帯の下端のエネルギー準位が、酸化物半導体膜の伝導帯の下端のエネルギー準位よりも真空準位に近い。さらには、Ｉｎ若しくはＧａを含む酸化物膜の伝導帯の下端のエネルギー準位と、酸化物半導体膜の伝導帯の下端のエネルギー準位との差は０．０５ｅＶ以上２ｅＶ以下であることが好ましい。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいうため、Ｉｎ若しくはＧａを含む酸化物膜の電子親和力が、酸化物半導体膜の電子親和力より小さく、その差が０．０５ｅＶ以上２ｅＶ以下であることが好ましい。
また、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜が、Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、酸化物半導体膜と比較して、Ｉｎ若しくはＧａを含む酸化物膜に含まれる前記Ｍの原子数比が大きいことが好ましい。
また、多層膜は、エネルギーが１．５ｅＶ以上２．３ｅＶ以下の範囲において、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０−３／ｃｍ未満であることが好ましい。
また、酸化物半導体膜とＩｎ若しくはＧａを含む酸化物膜との間におけるシリコン濃度が、２×１０１８原子／ｃｍ３未満であることが好ましい。
また、本発明の一態様は、ゲート電極及びゲート絶縁膜を形成し、ゲート絶縁膜上に、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を有する多層膜を形成し、多層膜に接する一対の電極を形成し、多層膜及び一対の電極上に、酸化物絶縁膜を形成する半導体装置の作製方法である。該酸化物絶縁膜は、真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下の高周波電力を供給することによって形成する。
本発明の一態様により、酸化物半導体膜を用いた半導体装置において、酸化物半導体膜の欠陥を低減することができる。また、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、電気特性を向上させることができる。また、本発明の一態様により、酸化物半導体膜を用いた半導体装置において、信頼性を向上させることができる。
トランジスタの一形態を説明する上面図及び断面図、並びにＶｇ−Ｉｄ特性を説明する図である。 トランジスタのバンド構造を説明する図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタのバンド構造を説明する図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの作製方法の一形態を説明する断面図である。 トランジスタの一形態を説明する上面図及び断面図である。 トランジスタの一形態を説明する断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する断面図である。 本発明の一態様である半導体装置を用いた電子機器を説明する図である。 本発明の一態様である半導体装置を用いた電子機器を説明する図である。 トランジスタのＶｇ−Ｉｄ特性を示す図である。 光ＢＴストレス試験後のトランジスタのしきい値電圧の変動量を示す図である。 酸化物半導体膜の酸素欠損に由来するｇ値のスピン密度を示す図である。 トランジスタに含まれる多層膜のＣＰＭ測定結果を示す図である。 トランジスタに含まれる多層膜のＴｏＦ−ＳＩＭＳの結果を示す図である。 トランジスタに含まれる酸化物絶縁膜のＴＤＳ測定結果を示す図である。 酸化物絶縁膜のダングリングボンドに由来するｇ値のスピン密度を示す図である。 表示装置の画素部の構成例を示す上面図である。 表示装置の画素部の構成例を示す断面図である。 表示装置の共通電極の接続構造の一例を示す図、及び表示装置の配線の接続構造の一例を示す図である。 表示装置の画素部の構成例を示す断面図である。 半導体装置の一形態を説明する上面図である。 半導体装置の一形態を説明する上面図及び断面図である。 タッチセンサの構成例を示す分解斜視図及び上面図である。 タッチセンサの構成例を示す断面図及び回路図である。 トランジスタの一形態を説明する断面図である。 液晶表示装置の構成例を示すブロック図である。 液晶表示装置の駆動方法の一例を説明するタイミングチャートである。 ＨＡＸＰＥＳ測定よって得られた価電子帯スペクトルを示す図である。 バンド構造の計算に用いた構造を説明する図である。 バンド構造の計算結果を説明する図である。 酸化物半導体膜の模式図と、酸化物半導体膜におけるバンド構造を説明する図である。 バンド構造の計算結果を説明する図である。 チャネル長の変化に対するエネルギー障壁の高さの変化を示す図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分又は同様の機能を有する部分には、同一の符号又は同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、フォトリソグラフィ工程で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置及びその作製方法について図面を参照して説明する。
酸化物半導体膜を用いたトランジスタにおいて、トランジスタの電気特性の不良に繋がる欠陥の一例として酸素欠損がある。例えば、膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、又は非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
酸素欠損の発生原因の一つとして、トランジスタの作製工程に生じるダメージがある。例えば、酸化物半導体膜上にプラズマＣＶＤ法により絶縁膜などを形成する際、その形成条件によって、当該酸化物半導体膜にダメージが入ることがある。
また、酸素欠損に限らず、絶縁膜の構成元素であるシリコンや炭素等の不純物も、トランジスタの電気特性の不良の原因となる。このため、該不純物が、酸化物半導体膜に混入することにより、当該酸化物半導体膜が低抵抗化してしまい、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。
そこで、本実施の形態では、酸化物半導体膜を有するトランジスタを備える半導体装置において、チャネル領域を有する酸化物半導体膜中の酸素欠損、及び酸化物半導体膜の不純物濃度を低減することを課題とする。
図１（Ａ）乃至図１（Ｃ）に、半導体装置が有するトランジスタ５０の上面図及び断面図を示す。図１（Ａ）はトランジスタ５０の上面図であり、図１（Ｂ）は、図１（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１（Ｃ）は、図１（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。
図１（Ｂ）及び図１（Ｃ）に示すトランジスタ５０は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に、ゲート絶縁膜１７が形成され、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対の電極２１、２２とを有する。また、ゲート絶縁膜１７、多層膜２０、及び一対の電極２１、２２上には、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６が形成される。
本実施の形態に示すトランジスタ５０において、多層膜２０は、酸化物半導体膜１８、Ｉｎ若しくはＧａを含む酸化物膜１９を有する。また、酸化物半導体膜１８の一部がチャネル領域として機能する。また、多層膜２０に接するように酸化物絶縁膜２４が形成されている。即ち、酸化物半導体膜１８と酸化物絶縁膜２４との間に、Ｉｎ若しくはＧａを含む酸化物膜１９が設けられている。
酸化物半導体膜１８は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）がある。
なお、酸化物半導体膜１８がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ５０のオフ電流を低減することができる。
酸化物半導体膜１８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
Ｉｎ若しくはＧａを含む酸化物膜１９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）であり、且つ酸化物半導体膜１８よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、Ｉｎ若しくはＧａを含む酸化物膜１９の伝導帯の下端のエネルギーと、酸化物半導体膜１８の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。即ち、Ｉｎ若しくはＧａを含む酸化物膜１９の電子親和力と、酸化物半導体膜１８の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
Ｉｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）の場合、酸化物半導体膜１８と比較して、Ｉｎ若しくはＧａを含む酸化物膜１９に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）の原子数比が大きく、代表的には、酸化物半導体膜１８に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ）の場合、Ｉｎ若しくはＧａを含む酸化物膜１９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１８をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体膜において、ｙ２がｘ２以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２以上ｘ２の３倍未満であると好ましい。
例えば、酸化物半導体膜１８としてＩｎ：Ｇａ：Ｚｎ＝１：１：１又は３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、Ｉｎ若しくはＧａを含む酸化物膜１９としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、又は１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜１８のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
Ｉｎ若しくはＧａを含む酸化物膜１９は、後に形成する酸化物絶縁膜２４を形成する際の、酸化物半導体膜１８へのダメージ緩和膜としても機能する。
Ｉｎ若しくはＧａを含む酸化物膜１９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１８におけるシリコンや炭素の濃度、又はＩｎ若しくはＧａを含む酸化物膜１９と、酸化物半導体膜１８との界面近傍のシリコンや炭素の濃度を、２×１０１８原子／ｃｍ３以下、好ましくは２×１０１７原子／ｃｍ３以下とする。
また、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９の結晶構造はそれぞれ、非晶質構造、単結晶構造、多結晶構造、微結晶構造、結晶粒が非晶質領域に分散された混合構造又は後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であってもよい。なお、微結晶構造とは、各結晶粒の面方位がランダムである。また、微結晶構造若しくは混合構造に含まれる結晶粒の粒径は、０．１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、好ましくは２ｎｍ以上４ｎｍ以下である。また、少なくとも酸化物半導体膜１８の結晶構造をＣＡＡＣ−ＯＳとすることで、可視光や紫外光の照射による電気特性の変動量をさらに低減することが可能である。
また、本実施の形態に示すトランジスタ５０において、多層膜２０に接するように酸化物絶縁膜２４が形成されている。
多層膜２０に接するように酸化物絶縁膜２４が形成されている。酸化物絶縁膜２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜とする。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、ＴＤＳ法分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８原子／ｃｍ３以上、好ましくは３．０×１０２０原子／ｃｍ３以上である酸化物絶縁膜である。
酸化物絶縁膜２４としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。
ここで、図１（Ｂ）の多層膜２０近傍の一点鎖線Ｅ−Ｆにおけるバンド構造について、図２（Ａ）を用いて説明し、トランジスタ５０におけるキャリアの流れについて、図２（Ｂ）及び図２（Ｃ）を用いて説明する。
図２（Ａ）に示すバンド構造において、例えば、酸化物半導体膜１８としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ｉｎ若しくはＧａを含む酸化物膜１９としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：３：２）を用いる。なお、エネルギーギャップは、分光エリプソメータを用いて測定することができる。
酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ７．９ｅＶ、及び８．０ｅＶである。なお、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．７ｅＶ、及び４．５ｅＶである。
また、酸化物半導体膜１８の伝導帯の下端をＥｃ＿１８とし、Ｉｎ若しくはＧａを含む酸化物膜１９の伝導帯の下端をＥｃ＿１９とする。また、ゲート絶縁膜１７の伝導帯の下端をＥｃ＿１７とし、酸化物絶縁膜２４の伝導帯の下端をＥｃ＿２４とする。
図２（Ａ）に示すように、多層膜２０において、酸化物半導体膜１８とＩｎ若しくはＧａを含む酸化物膜１９との界面近傍における伝導帯の下端が連続的に変化している。即ち、酸化物半導体膜１８とＩｎ若しくはＧａを含む酸化物膜１９との界面近傍における障壁が無くなだらかに変化している。酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９の間で酸素が相互的に移動することでこのような形状となる。また、多層膜２０において、酸化物半導体膜１８における伝導帯の下端のエネルギーが最も低く、当該領域がチャネル領域となる。
ここで、トランジスタにおいて、キャリアである電子の流れる様子について、図２（Ｂ）及び図２（Ｃ）を用いて説明する。なお、図２（Ｂ）及び図２（Ｃ）において、酸化物半導体膜１８を流れる電子量を破線矢印の大きさで表す。
Ｉｎ若しくはＧａを含む酸化物膜１９と酸化物絶縁膜２４との界面近傍においては、不純物及び欠陥によりトラップ準位２７が形成される。このため、例えば、図２（Ｂ）に示すように、トランジスタのチャネル領域が酸化物半導体膜１８の単層である場合、酸化物半導体膜１８において、キャリアである電子はゲート絶縁膜１７側において主に流れるが、酸化物絶縁膜２４側においても少量流れる。この結果、酸化物半導体膜１８に流れる電子の一部がトラップ準位２７に捕獲されてしまう。
一方、本実施の形態に示すトランジスタ５０は、図２（Ｃ）に示すように、酸化物半導体膜１８と酸化物絶縁膜２４との間にＩｎ若しくはＧａを含む酸化物膜１９が設けられているため、酸化物半導体膜１８とトラップ準位２７との間に隔たりがある。この結果、酸化物半導体膜１８を流れる電子がトラップ準位２７に捕獲されにくい。トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１８とトラップ準位２７との間に隔たりがあるため、トラップ準位２７における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体膜１８とＩｎ若しくはＧａを含む酸化物膜１９との界面近傍における伝導帯の下端のエネルギー差ΔＥ１が小さいと、酸化物半導体膜１８を流れるキャリアがＩｎ若しくはＧａを含む酸化物膜１９の伝導帯の下端を乗り越え、トラップ準位２７に捕獲されてしまう。このため、酸化物半導体膜１８の伝導帯の下端Ｅｃ＿１８とＩｎ若しくはＧａを含む酸化物膜１９の伝導帯の下端Ｅｃ＿１９とのエネルギー差ΔＥ１を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることが好ましい。
また、多層膜２０のバックチャネル（多層膜２０において、ゲート電極１５と対向する面と反対側の面）側に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４（図１（Ｂ）参照。）が設けられている。このため、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４に含まれる酸素を多層膜２０に含まれる酸化物半導体膜１８に移動させることが可能であり、当該酸化物半導体膜１８の酸素欠損を低減することができる。
以上のことから、酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０と、且つ多層膜２０上に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４を有することで、多層膜２０における酸素欠損を低減することが可能である。また、酸化物半導体膜１８と酸化物絶縁膜２４の間にＩｎ若しくはＧａを含む酸化物膜１９を設けることで、酸化物半導体膜１８、又はＩｎ若しくはＧａを含む酸化物膜１９と酸化物半導体膜１８との界面近傍におけるシリコンや炭素の濃度を低減することが可能である。
これらの結果、多層膜２０において、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満となる。吸収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー（波長により換算）と正の相関があるため、多層膜２０における局在準位密度が極めて低い。
なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を除くことにより、局在準位による吸収係数を以下の式から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。
Figure 2014103389
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
このような構造を有するトランジスタ５０は酸化物半導体膜１８を含む多層膜２０において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験によってしきい値電圧が変動しない、又はプラス方向若しくはマイナス方向への変動量が１．０Ｖ以下、好ましくは０．５Ｖ以下であり、信頼性が高い。
ここで、ＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少ないトランジスタの電気特性を、図１（Ｄ）を用いて説明する。
ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
次に、具体的なＢＴストレス試験方法について説明する。はじめに、トランジスタの初期特性を測定する。次に、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース及びドレインとして機能する一対の電極を同電位とし、ソース及びドレインとして機能する一対の電極とは異なる電位をゲート電極に一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。次に、基板の温度を初期特性を測定したときと同様の温度とし、トランジスタの電気特性を測定する。この結果、初期特性におけるしきい値電圧、及びＢＴストレス試験後のしきい値電圧の差を、しきい値電圧の変動量として得ることができる。
なお、ゲート電極に印加する電位がソース及びドレインの電位よりも高い場合をプラスＢＴストレス試験といい、ゲート電極に印加する電位がソース及びドレインの電位よりも低い場合をマイナスＢＴストレス試験という。また、光を照射しながらＢＴストレス試験を行うことを光ＢＴストレス試験という。光が照射され、且つゲート電極に印加する電位がソース及びドレインの電位よりも高い場合を光プラスＢＴストレス試験といい、光が照射され、且つゲート電極に印加する電位がソース及びドレインの電位よりも低い場合を光マイナスＢＴストレス試験という。
ＢＴストレス試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、及び電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソース及びドレインとの電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を３ＭＶ／ｃｍとしたい場合は、ゲートと、ソース及びドレインとの電位差を３０Ｖとすればよい。
図１（Ｄ）はトランジスタの電気特性を示す図であり、横軸がゲート電圧（Ｖｇ）、縦軸がドレイン電流（Ｉｄ）である。トランジスタの初期特性が破線４１であり、ＢＴストレス試験後の電気特性が実線４３である。本実施の形態に示すトランジスタは、破線４１及び実線４３におけるしきい値電圧の変動量が０Ｖ、又はプラス方向若しくはマイナス方向への変動量が１．０Ｖ以下、好ましくは０．５Ｖ以下である。このため、本実施の形態に示すトランジスタは、ＢＴストレス試験後のしきい値電圧の変動が少ない。この結果、本実施の形態に示すトランジスタ５０は、信頼性が高いことが分かる。
なお、酸化物半導体膜を有するトランジスタはｎチャネル型トランジスタであるため、本明細書において、ゲート電圧が０Ｖの場合、ドレイン電流が流れていないとみなすことができるトランジスタを、ノーマリーオフ特性を有するトランジスタと定義する。また、ゲート電圧が０Ｖの場合、ドレイン電流が流れているとみなすことができるトランジスタを、ノーマリーオン特性を有するトランジスタと定義する。
また、本明細書において、しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線（図示せず）において、最大傾きであるＩｄ１／２の接線を外挿したときの、接線とＶｇ軸との交点のゲート電圧で定義する。
以下に、トランジスタ５０の他の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１１として用いてもよい。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ５０を形成してもよい。又は、基板１１とトランジスタ５０の間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１１より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ５０は耐熱性の劣る基板や可撓性の基板にも転載できる。
ゲート電極１５は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、ゲート電極１５は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一又は複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１５は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１５とゲート絶縁膜１７との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体膜１８より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。
ゲート絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物、窒化シリコンなどを用いればよく、積層又は単層で設ける。また、図３２に示すように、ゲート絶縁膜１７をゲート絶縁膜１７ａ及びゲート絶縁膜１７ｂの積層構造とし、多層膜２０に接するゲート絶縁膜１７ｂとして、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲート絶縁膜１７ｂに加熱により酸素が脱離する膜を用いることで、酸化物半導体膜１８及びゲート絶縁膜１７の界面における界面準位密度を低くすることが可能であり、電気特性の劣化の少ないトランジスタを得ることができる。また、ゲート絶縁膜１７ａとして、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１８からの酸素の外部への拡散と、外部から酸化物半導体膜１８への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、ゲート絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
一対の電極２１、２２は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステンからなる単体金属、又はこれを主成分とする合金を単層構造又は積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
また、酸化物絶縁膜２４上に、酸素、水素、水等のブロッキング効果を有する窒化物絶縁膜２５を設けることで、多層膜２０からの酸素の外部への拡散と、外部から多層膜２０への水素、水等の侵入を防ぐことができる。窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
次に、図１に示すトランジスタ５０の作製方法について、図３を用いて説明する。
図３（Ａ）に示すように、基板１１上にゲート電極１５を形成し、ゲート電極１５上にゲート絶縁膜１７を形成する。
ここでは、基板１１としてガラス基板を用いる。
ゲート電極１５の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１５を形成する。この後、マスクを除去する。
なお、ゲート電極１５は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１５を形成する。
ゲート絶縁膜１７は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。
ゲート絶縁膜１７として酸化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、ゲート絶縁膜１７として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、ゲート絶縁膜１７として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。
また、ゲート絶縁膜１７として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。
次に、図３（Ｂ）に示すように、ゲート絶縁膜１７上に酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を形成する。
酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９の形成方法について、以下に説明する。ゲート絶縁膜１７上に、酸化物半導体膜１８となる酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜１９となるＩｎ若しくはＧａを含む酸化物膜を連続的に形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜のそれぞれ一部をエッチングすることで、図３（Ｂ）に示すように、ゲート絶縁膜１７上であって、ゲート電極１５の一部と重なるように素子分離された酸化物半導体膜１８、及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０を形成する。この後、マスクを除去する。
酸化物半導体膜１８となる酸化物半導体膜、及びＩｎ若しくはＧａを含む酸化物膜１９となるＩｎ若しくはＧａを含む酸化物膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法で該酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、加熱しながら酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を形成することで、後述するＣＡＡＣ−ＯＳ膜を形成することができる。
酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、トラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（１×１０−４Ｐａ〜５×１０−７Ｐａ程度まで）することが好ましい。又は、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。
高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、スパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：１：１）を形成した後、スパッタリング法により、Ｉｎ若しくはＧａを含む酸化物膜として厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜上にマスクを形成し、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜のそれぞれ一部を選択的にエッチングすることで、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０を形成する。
こののち、加熱処理を行ってもよい。
次に、図３（Ｃ）に示すように、一対の電極２１、２２を形成する。
一対の電極２１、２２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極２１、２２を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極２１、２２を形成する。
次に、図３（Ｄ）に示すように、多層膜２０及び一対の電極２１、２２上に酸化物絶縁膜２４を形成する。
なお、一対の電極２１、２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成することが好ましい。一対の電極２１、２２を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的に形成することで、Ｉｎ若しくはＧａを含む酸化物膜１９と酸化物絶縁膜２４との界面において、大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物半導体膜１８に移動させることが可能であり、酸化物半導体膜１８の酸素欠損量を低減することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜又は酸化窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることができる。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記電力密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、Ｉｎ若しくはＧａを含む酸化物膜１９が酸化物半導体膜１８の保護膜となる。これらの結果、酸化物半導体膜１８へのダメージを低減しつつ、電力密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することができる。
なお、酸化物絶縁膜２４の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、酸化物絶縁膜２４の欠陥量を低減することが可能である。代表的には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタの信頼性を高めることができる。
ここでは、酸化物絶縁膜２４として、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ／ｃｍ２である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１８に移動させ、酸化物半導体膜１８に含まれる酸素欠損量を低減することができる。また、酸化物絶縁膜２４に水、水素等が含まれる場合、水、水素等をブロッキングする機能を有する窒化物絶縁膜２５を後に形成し、加熱処理を行うと、酸化物絶縁膜２４に含まれる水、水素等が、酸化物半導体膜１８に移動し、酸化物半導体膜１８に欠陥が生じてしまう。しかしながら、当該加熱により、酸化物絶縁膜２４に含まれる水、水素等を脱離させることが可能であり、トランジスタ５０の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。なお、加熱しながら酸化物絶縁膜２４を、Ｉｎ若しくはＧａを含む酸化物膜１９上に形成することで、酸化物半導体膜１８に酸素を移動させ、酸化物半導体膜１８に含まれる酸素欠損を低減することが可能であるため、当該加熱処理を行わなくともよい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
また、一対の電極２１、２２を形成する際、導電膜のエッチングによって、多層膜２０はダメージを受け、多層膜２０のバックチャネル側に酸素欠損が生じる。しかし、酸化物絶縁膜２４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、多層膜２０に含まれる欠陥を低減することができるため、トランジスタ５０の信頼性を向上させることができる。
次に、スパッタリング法、ＣＶＤ法等により、窒化物絶縁膜２５を形成する。
なお、窒化物絶縁膜２５をプラズマＣＶＤ法で形成する場合、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さらに好ましくは３２０℃以上３７０℃以下とすることで、緻密な窒化物絶縁膜を形成できるため好ましい。
窒化物絶縁膜２５としてプラズマＣＶＤ法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好ましい。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると１．７×１０−１Ｗ／ｃｍ２である。
以上の工程により、酸化物絶縁膜２４及び窒化物絶縁膜２５で構成される保護膜２６を形成することができる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
以上の工程により、トランジスタ５０を作製することができる。
チャネル領域として機能する酸化物半導体膜に重畳して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成することで、当該酸化物絶縁膜の酸素を酸化物半導体膜に移動させることができる。この結果、酸化物半導体膜に含まれる酸素欠損量を低減することができる。
そして、酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成することで、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する際に、当該酸化物半導体膜にダメージが入ることをさらに抑制できる。加えて、Ｉｎ若しくはＧａを含む酸化物膜を形成することで、当該酸化物半導体膜上に形成する絶縁膜、例えば酸化物絶縁膜の構成元素が、当該酸化物半導体膜に混入することを抑制できる。
上記より、酸化物半導体膜を用いた半導体装置において、欠陥量が低減された半導体装置を得ることができる。また、酸化物半導体膜を用いた半導体装置において電気特性が向上した半導体装置を得ることができる。
＜変形例１＞
本実施の形態に示すトランジスタ５０において、必要に応じて、基板１１及びゲート電極１５の間に下地絶縁膜を設けてもよい。下地絶縁膜の材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜の材料として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１１から不純物、代表的にはアルカリ金属、水、水素等の多層膜２０への拡散を抑制することができる。
下地絶縁膜は、スパッタリング法、ＣＶＤ法等により形成することができる。
＜変形例２＞
本実施の形態に示すトランジスタ５０に設けられる酸化物半導体膜１８において、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体をチャネル領域に用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる。従って、当該酸化物半導体をチャネル領域に用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル領域に用いたトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、又はアルカリ土類金属等がある。
酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
そこで、酸化物半導体膜１８は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８原子／ｃｍ３以下、好ましくは１×１０１８原子／ｃｍ３以下、より好ましくは５×１０１７原子／ｃｍ３以下、さらに好ましくは１×１０１６原子／ｃｍ３以下とする。
酸化物半導体膜１８の水素濃度を低減する方法としては、図３（Ｂ）において酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を有する多層膜２０を形成した後、加熱処理を行うことで、酸化物半導体膜１８の水素濃度を低減することができる。該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
また、酸化物半導体膜１８は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８原子／ｃｍ３以下、好ましくは２×１０１６原子／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１８のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。
ゲート絶縁膜１７の一部に窒化物絶縁膜を設けることで、酸化物半導体膜１８のアルカリ金属又はアルカリ土類金属の濃度を低減することができる。
また、酸化物半導体膜１８に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８原子／ｃｍ３以下にすることが好ましい。
このように、不純物（水素、窒素、アルカリ金属、又はアルカリ土類金属等）をできる限り低減させ、高純度化させた酸化物半導体膜１８を有することで、トランジスタがノーマリーオン特性となることを抑制でき、トランジスタのオフ電流を極めて低減することができる。従って、良好な電気特性を有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜の一部をチャネル領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
＜変形例３＞
本実施の形態に示すトランジスタ５０に設けられる一対の電極２１、２２として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることが好ましい。この結果、多層膜２０に含まれる酸素と一対の電極２１、２２に含まれる導電材料とが結合し、多層膜２０において、酸素欠損領域が形成される。また、多層膜２０に一対の電極２１、２２を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、多層膜２０において、一対の電極２１，２２と接する領域近傍に、低抵抗領域が形成される。図４は、図１（Ｂ）のトランジスタ５０の多層膜２０の拡大断面図である。図４（Ａ）に示すように、Ｉｎ若しくはＧａを含む酸化物膜１９において、低抵抗領域２８ａ、２９ａの大部分が形成される場合がある。または、図４（Ｂ）に示すように、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９において、低抵抗領域２８ｂ、２９ｂが形成される場合がある。または、図４（Ｃ）に示すように、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９において、ゲート絶縁膜１７に接するように低抵抗領域２８ｃ、２９ｃが形成される場合がある。当該低抵抗領域２８ａ〜２８ｃ、２９ａ〜２９ｃは、導電性が高いため、多層膜２０と一対の電極２１、２２との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
＜変形例４＞
本実施の形態に示すトランジスタ５０の作製方法において、一対の電極２１、２２を形成した後、エッチング残渣を除去するため、洗浄処理をしてもよい。この洗浄処理を行うことで、一対の電極２１、２２の間に流れるリーク電流の発生を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液を用いて行うことができる。
＜変形例５＞
本実施の形態に示すトランジスタ５０の作製方法において、一対の電極２１、２２を形成した後、多層膜２０を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９に酸素を供給してもよい。酸素雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の雰囲気がある。さらに、当該プラズマ処理において、基板１１側にバイアスを印加しない状態で発生したプラズマに多層膜２０を曝すことが好ましい。この結果、多層膜２０にダメージを与えず、且つ酸素を供給することが可能であり、多層膜２０に含まれる酸素欠損量を低減することができる。また、エッチング処理により多層膜２０の表面に残存する不純物、例えば、フッ素、塩素等のハロゲン等を除去することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する半導体装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態１と比較して、ゲート絶縁膜及び酸化物半導体膜の間に、Ｉｎ若しくはＧａを含む酸化物膜を有する点が異なる。
図５に、半導体装置が有するトランジスタ６０の上面図及び断面図を示す。図５（Ａ）はトランジスタ６０の上面図であり、図５（Ｂ）は、図５（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図５（Ｃ）は、図５（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図５（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、酸化物絶縁膜２３、酸化物絶縁膜２４、窒化物絶縁膜２５などを省略している。
図５に示すトランジスタ６０は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に、ゲート絶縁膜１７が形成され、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜３４と、多層膜３４に接する一対の電極２１、２２とを有する。また、ゲート絶縁膜１７、多層膜３４、及び一対の電極２１、２２上には、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６が形成される。
本実施の形態に示すトランジスタ６０において、多層膜３４は、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３を有する。また、酸化物半導体膜３２の一部がチャネル領域として機能する。
また、ゲート絶縁膜１７とＩｎ若しくはＧａを含む酸化物膜３１が接する。即ち、ゲート絶縁膜１７と酸化物半導体膜３２との間に、Ｉｎ若しくはＧａを含む酸化物膜３１が設けられている。
また、酸化物絶縁膜２４とＩｎ若しくはＧａを含む酸化物膜３３が接する。即ち、酸化物半導体膜３２と酸化物絶縁膜２４との間に、Ｉｎ若しくはＧａを含む酸化物膜３３が設けられている。
Ｉｎ若しくはＧａを含む酸化物膜３１及びＩｎ若しくはＧａを含む酸化物膜３３は、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１９と同様の材料及び形成方法を適宜用いることができる。
酸化物半導体膜３２は、実施の形態１に示す酸化物半導体膜１８と同様の材料及び形成方法を適宜用いることができる。
なお、Ｉｎ若しくはＧａを含む酸化物膜３１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。酸化物半導体膜３２及びＩｎ若しくはＧａを含む酸化物膜３３がＩｎ−Ｍ−Ｚｎ酸化物であるときは、実施の形態１に示すＩｎとＭの原子数比率とすることが好ましい。
ここでは、Ｉｎ若しくはＧａを含む酸化物膜３１として、スパッタリング法により、厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：６：４）を形成する。また、酸化物半導体膜３２として厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：１：１）を形成する。また、Ｉｎ若しくはＧａを含む酸化物膜３３として厚さ１０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。
ここで、図５のトランジスタ６０の多層膜３４近傍の一点破線Ｇ−Ｈにおけるバンド構造について、図６（Ａ）を用いて説明し、トランジスタ６０におけるキャリアの流れについて、図６（Ｂ）を用いて説明する。
図６（Ａ）に示すバンド構造において、例えば、Ｉｎ若しくはＧａを含む酸化物膜３１としてエネルギーギャップが３．８ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：６：４）を用いる。酸化物半導体膜３２としてエネルギーギャップが３．２ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：１：１）を用いる。Ｉｎ若しくはＧａを含む酸化物膜３３としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（成膜に用いたスパッタリングターゲットの原子数比はＩｎ：Ｇａ：Ｚｎ＝１：３：２）を用いる。
Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３の真空準位と価電子帯上端のエネルギー差（イオン化ポテンシャルともいう。）は、それぞれ７．８ｅＶ、７．９ｅＶ、及び８．０ｅＶである。
Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３の真空準位と伝導帯下端のエネルギー差（電子親和力ともいう。）は、それぞれ４．０ｅＶ、４．７ｅＶ、及び４．５ｅＶである。
また、Ｉｎ若しくはＧａを含む酸化物膜３１の伝導帯の下端をＥｃ＿３１とし、酸化物半導体膜３２の伝導帯の下端をＥｃ＿３２とし、Ｉｎ若しくはＧａを含む酸化物膜３３の伝導帯の下端をＥｃ＿３３とする。また、ゲート絶縁膜１７の伝導帯の下端をＥｃ＿１７とし、酸化物絶縁膜２４の伝導帯の下端をＥｃ＿２４とする。
図６（Ａ）に示すように、多層膜３４において、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との界面近傍における伝導帯の下端、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍における伝導帯の下端が連続的に変化している。即ち、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との界面近傍、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍における障壁が無く、なだらかに変化している。このような伝導帯の下端を有する構造を、Ｕ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造とも呼べる。Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との間、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との間で酸素が相互的に移動することでこのような形状となる。また、多層膜３４において、酸化物半導体膜３２における伝導帯の下端Ｅｃ＿３２のエネルギーが最も低く、当該領域がチャネル領域となる。
ここで、トランジスタ６０において、キャリアである電子の流れる様子について、図６（Ｂ）を用いて説明する。なお、図６（Ｂ）において、酸化物半導体膜３２における電子の流れを破線矢印の大きさで表す。
ゲート絶縁膜１７とＩｎ若しくはＧａを含む酸化物膜３１との界面近傍において、不純物及び欠陥によりトラップ準位３６が形成される。また、Ｉｎ若しくはＧａを含む酸化物膜３３と酸化物絶縁膜２４との界面近傍において、同様にトラップ準位３７が形成される。本実施の形態に示すトランジスタ６０においては、図６（Ｂ）に示すように、ゲート絶縁膜１７と酸化物半導体膜３２との間にＩｎ若しくはＧａを含む酸化物膜３１が設けられており、酸化物半導体膜３２とトラップ準位３６との間には隔たりがある。また、酸化物半導体膜３２と酸化物絶縁膜２４との間にＩｎ若しくはＧａを含む酸化物膜３３が設けられており、酸化物半導体膜３２とトラップ準位３７との間には隔たりがある。
これらの結果、酸化物半導体膜３２を流れる電子がトラップ準位３６、３７に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位３６、３７に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜３２とトラップ準位３６、３７との間それぞれに隔たりがあるため、トラップ準位３６、３７における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との界面近傍における伝導帯の下端のエネルギー差ΔＥ２、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との伝導帯の下端の界面近傍におけるエネルギー差ΔＥ３がそれぞれ小さいと、酸化物半導体膜３２を流れるキャリアが、Ｉｎ若しくはＧａを含む酸化物膜３１の伝導帯の下端、及びＩｎ若しくはＧａを含む酸化物膜３３の伝導帯の下端それぞれを乗り越え、トラップ準位３６、３７に捕獲されてしまう。このため、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との伝導帯の下端のエネルギー差ΔＥ２、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との伝導帯の下端のエネルギー差ΔＥ３をそれぞれ、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることが好ましい。
なお、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との界面近傍におけるエネルギー差ΔＥ２と比較して、酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍におけるエネルギー差ΔＥ３を小さくすることで、酸化物半導体膜３２と、一対の電極２１，２２との間の抵抗を低減できると共に、トラップ準位３６における電子の捕獲量を低減できるため、トランジスタのオン電流をより増大させると共に、電界効果移動度をより高めることができる。
なお、ここでは、エネルギー差ΔＥ２よりエネルギー差ΔＥ３の方が小さいが、トランジスタの電気特性にあわせて、エネルギー差ΔＥ２及びエネルギー差ΔＥ３が同じ、又はエネルギー差ΔＥ２よりエネルギー差ΔＥ３が大きくなるように、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３の構成元素及び組成を適宜選択することができる。
また、多層膜３４のバックチャネル（多層膜３４において、ゲート電極１５と対向する面と反対側の面）側に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４（図５参照。）が設けられている。このため、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４に含まれる酸素を、多層膜３４に含まれる酸化物半導体膜３２に移動させることで、当該酸化物半導体膜３２の酸素欠損を低減することができる。
また、一対の電極２１、２２を形成するエッチングによって、多層膜３４はダメージを受け、多層膜３４のバックチャネル側に酸素欠損が生じるが、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４に含まれる酸素によって、当該酸素欠損を修復することができる。これにより、トランジスタ６０の信頼性を向上させることができる。
以上のことから、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３を有する多層膜３４と、且つ多層膜３４上に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４とを有することで、多層膜３４における酸素欠損を低減することが可能である。また、ゲート絶縁膜１７と酸化物半導体膜３２との間に、Ｉｎ若しくはＧａを含む酸化物膜３１が設けられており、酸化物半導体膜３２と酸化物絶縁膜２４との間に、Ｉｎ若しくはＧａを含む酸化物膜３３が設けられているため、Ｉｎ若しくはＧａを含む酸化物膜３１と酸化物半導体膜３２との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜３２におけるシリコンや炭素の濃度、又はＩｎ若しくはＧａを含む酸化物膜３３と酸化物半導体膜３２との界面近傍におけるシリコンや炭素の濃度を低減することが可能である。これらの結果、多層膜３４において、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満となり、局在準位密度が極めて低い。
このような構造を有するトランジスタ６０は、酸化物半導体膜３２を含む多層膜３４において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験によってしきい値電圧が変動しない、又はプラス方向若しくはマイナス方向への変動量が１．０Ｖ以下、好ましくは０．５Ｖ以下であり、信頼性が高い。
＜変形例１＞
本実施の形態に示す図５（Ａ）乃至図５（Ｃ）に示す多層膜３４の代わりに、図５（Ｄ）及び図５（Ｅ）に示すように、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、Ｉｎ若しくはＧａを含む酸化物膜３３、及びＩｎ若しくはＧａを含む酸化物膜３５を有する多層膜３４ａを用いることができる。なお、図５（Ｄ）は、図５（Ｂ）に示す多層膜３４の近傍の拡大図に相当し、図５（Ｅ）は、図５（Ｃ）に示す多層膜３４近傍の拡大図に相当する。
Ｉｎ若しくはＧａを含む酸化物膜３５は、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、Ｉｎ若しくはＧａを含む酸化物膜３３それぞれの側面に設けられる。即ち、酸化物半導体膜３２がＩｎ若しくはＧａを含む酸化物膜で囲まれている。
Ｉｎ若しくはＧａを含む酸化物膜３５は、Ｉｎ若しくはＧａを含む酸化物膜３１、３３と同様の金属酸化物で形成される。即ち、酸化物半導体膜３２と比較して、Ｉｎ若しくはＧａを含む酸化物膜３５のバンドギャップが大きいため、多層膜３４ａとゲート絶縁膜１７の界面近傍のトラップ準位、または多層膜３４ａと酸化物絶縁膜２３との界面近傍のトラップ準位における電子の捕獲を低減することが可能である。この結果、トランジスタの信頼性が向上する。
なお、Ｉｎ若しくはＧａを含む酸化物膜３５は、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３を形成するドライエッチング工程において発生する反応生成物が、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、及びＩｎ若しくはＧａを含む酸化物膜３３の側面に付着することで、形成される。ドライエッチングの条件は、例えば、エッチングガスとして三塩化ホウ素ガスおよび塩素ガスを用い、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）電力および基板バイアス電力を印加して行えばよい。
また、トランジスタ６０において、ゲート絶縁膜１７及び酸化物絶縁膜２４に、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を用いる場合、チャネル幅方向の断面構造（図５（Ｅ）を参照。）は、Ｉｎ若しくはＧａを含む酸化物膜３１、３３、３５によって覆われた酸化物半導体膜３２を、さらに、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜で覆う構造である。
当該断面構造を有することで、酸化物半導体膜３２の側面を流れるリーク電流を低減することができ、オフ電流の増大を抑制することができると共にストレス試験によるしきい値電圧の変動量を低減することができ、信頼性を高めることできる。また、ゲート絶縁膜１７及び酸化物絶縁膜２４から酸化物半導体膜３２に効率的に酸素を移動させることが可能となり、酸化物半導体膜３２の酸素欠損の含有量を低減させることができる。
＜変形例２＞
本実施の形態に示すトランジスタ６０において、多層膜３４及び一対の電極２１、２２の積層構造は適宜変更することができる。例えば、変形例として図７に示すようなトランジスタ６５とすることができる。
トランジスタ６５の上面図を図７（Ａ）に示す。図７（Ａ）において、一点鎖線Ａ−Ｂ間の断面図を図７（Ｂ）に示し、一点鎖線Ｃ−Ｄ間の断面図を図７（Ｃ）に示す。なお、図７（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２、保護膜２６などを省略している。
トランジスタ６５は、トランジスタ６０と比較して、一対の電極２１、２２の一部が酸化物半導体膜３２及びＩｎ若しくはＧａを含む酸化物膜３３で囲まれている点で異なる。具体的には、トランジスタ６５は、Ｉｎ若しくはＧａを含む酸化物膜３１上に酸化物半導体膜３２が設けられており、酸化物半導体膜３２上に一対の電極２１、２２が設けられており、酸化物半導体膜３２及び一対の電極２１、２２に接してＩｎ若しくはＧａを含む酸化物膜３３が設けられている。なお、トランジスタ６５において、その他の構成要素の積層構造はトランジスタ６０の積層構造と同じである。
トランジスタ６５は、一対の電極２１、２２が酸化物半導体膜３２と接していることから、トランジスタ６０と比較して、多層膜３４と一対の電極２１、２２との接触抵抗が低く、トランジスタ６０よりもオン電流が向上したトランジスタである。
また、トランジスタ６５は、一対の電極２１、２２が酸化物半導体膜３２と接していることから、多層膜３４と一対の電極２１、２２との接触抵抗を増大させずに、Ｉｎ若しくはＧａを含む酸化物膜３３を厚くすることができる。このようにすることで、保護膜２６を形成する際のプラズマダメージ又は保護膜２６の構成元素が混入するなどで生じるトラップ準位が、酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍に形成されることを抑制できる。つまり、トランジスタ６５はオン電流の向上としきい値電圧の変動の低減を両立することができる。
トランジスタ６５の作製方法を図８を用いて説明する。まず、図３（Ａ）と同様にして、基板１１上にゲート電極及びゲート絶縁膜１７を形成する（図８（Ａ）を参照。）。
次に、Ｉｎ若しくはＧａを含む酸化物膜３１となるＩｎ若しくはＧａを含む酸化物膜４４、及び酸化物半導体膜３２となる酸化物半導体膜４５を連続的に形成し、その後、一対の電極２１、２２を形成する（図８（Ｂ）を参照。）。当該Ｉｎ若しくはＧａを含む酸化物膜４４は、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１９と同様の材料及び形成方法を適宜用いることができる。当該酸化物半導体膜４５は、実施の形態１に示す酸化物半導体膜１８と同様の材料及び形成方法を適宜用いることができる。また、一対の電極２１、２２は、図３（Ｃ）と同様にして形成することができる。なお、一対の電極２１、２２は、当該酸化物半導体膜４５上に形成される。
次に、酸化物半導体膜３２となる酸化物半導体膜４５及び一対の電極２１、２２を覆うようにして、Ｉｎ若しくはＧａを含む酸化物膜３３となるＩｎ若しくはＧａを含む酸化物膜を形成する。当該Ｉｎ若しくはＧａを含む酸化物膜は実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１９と同様の材料及び形成方法を適宜用いることができる。
その後、Ｉｎ若しくはＧａを含む酸化物膜３１となるＩｎ若しくはＧａを含む酸化物膜４４、酸化物半導体膜３２となる酸化物半導体膜４５、及びＩｎ若しくはＧａを含む酸化物膜３３となるＩｎ若しくはＧａを含む酸化物膜のそれぞれ一部をエッチングして、Ｉｎ若しくはＧａを含む酸化物膜３１、酸化物半導体膜３２及びＩｎ若しくはＧａを含む酸化物膜３３を有する多層膜３４を形成する（図８（Ｃ）を参照。）。なお、当該エッチングは、Ｉｎ若しくはＧａを含む酸化物膜３３となるＩｎ若しくはＧａを含む酸化物膜上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いることで実施できる。
次に、ゲート絶縁膜１７、多層膜３４及び一対の電極２１、２２を覆うようにして、保護膜２６を形成する。保護膜２６は、実施の形態１と同様にして形成することができる（図８（Ｄ）を参照）。また、トランジスタ６５の作製方法において、実施の形態１を適宜参照して加熱処理を行うことができる。
また、一対の電極２１、２２を形成するエッチングによって、酸化物半導体膜３２となる酸化物半導体膜に酸素欠損などの欠陥が生じ、キャリア密度が増大する場合があるため、Ｉｎ若しくはＧａを含む酸化物膜３３となるＩｎ若しくはＧａを含む酸化物膜を形成する前に、当該酸化物半導体膜を酸素雰囲気で発生させたプラズマに曝し、当該酸化物半導体膜に酸素を供給することが好ましい。このようにすることで、トランジスタ６５において、酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍にトラップ準位が形成されることを抑制でき、しきい値電圧の変動を低減することができる。又は、トランジスタ６５において、多層膜３４のうち、酸化物半導体膜３２の側面近傍を流れるリーク電流を低減することができ、オフ電流の増大を抑制することができる。
また、一対の電極２１、２２を形成するエッチングによって、多層膜３４はダメージを受け、多層膜３４のバックチャネル側に酸素欠損が生じるが、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４に含まれる酸素によって、当該酸素欠損を修復することができる。これにより、トランジスタ６５の信頼性を向上させることができる。
＜変形例３＞
本実施の形態に示すトランジスタ６０において、多層膜３４及び一対の電極２１、２２の積層構造は適宜変更することができる。例えば、変形例として図９に示すようなトランジスタ６６とすることができる。
トランジスタ６６の上面図を図９（Ａ）に示す。図９（Ａ）において、一点鎖線Ａ−Ｂ間の断面図を図９（Ｂ）に示し、一点鎖線Ｃ−Ｄ間の断面図を図９（Ｃ）に示す。なお、図９（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、保護膜２６などを省略している。
トランジスタ６６は、トランジスタ６０と比較して、Ｉｎ若しくはＧａを含む酸化物膜３３がゲート絶縁膜１７、一対の電極２１、２２、及び酸化物半導体膜３２上に形成されている点で異なる。具体的には、トランジスタ６６は、Ｉｎ若しくはＧａを含む酸化物膜３１上に酸化物半導体膜３２が設けられており、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２を覆うように一対の電極２１、２２が設けられており、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２並びに一対の電極２１、２２を覆うようにＩｎ若しくはＧａを含む酸化物膜３３が設けられている。なお、トランジスタ６６において、その他の構成要素の積層構造はトランジスタ６０の積層構造と同じである。
トランジスタ６６は、トランジスタ６０と比較して、一対の電極２１、２２の酸化物半導体膜３２と接している面積が広いことから、多層膜３４と一対の電極２１、２２との接触抵抗が低く、トランジスタ６０よりもオン電流が向上したトランジスタである。
また、トランジスタ６６は、一対の電極２１、２２が酸化物半導体膜３２と大面積において接していることから、多層膜３４と一対の電極２１、２２との接触抵抗を増大させずに、Ｉｎ若しくはＧａを含む酸化物膜３３を厚くすることができる。このようにすることで、保護膜２６を形成する際のプラズマダメージ又は保護膜２６の構成元素が混入するなどで生じるトラップ準位が、酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍に形成されることを抑制できる。つまり、トランジスタ６６はオン電流の向上としきい値電圧の変動の低減を両立することができる。
トランジスタ６６の作製方法を図１０を用いて説明する。まず、図３（Ａ）と同様にして、基板１１上にゲート電極及びゲート絶縁膜１７を形成する（図１０（Ａ）を参照。）。
次に、Ｉｎ若しくはＧａを含む酸化物膜３１となるＩｎ若しくはＧａを含む酸化物膜、及び酸化物半導体膜３２となる酸化物半導体膜を連続的に形成し、当該酸化物半導体膜上にフォトリソグラフィ工程によってマスクを設け、当該マスクを用いてエッチングしてＩｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２を形成する。その後、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２の端部を覆うようにして一対の電極２１、２２を形成する（図１０（Ｂ）を参照。）。なお、当該Ｉｎ若しくはＧａを含む酸化物膜は、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１９と同様の材料及び形成方法を適宜用いることができる。当該酸化物半導体膜は、実施の形態１に示す酸化物半導体膜１８と同様の材料及び形成方法を適宜用いることができる。また、一対の電極２１、２２は、図３（Ｃ）と同様にして形成することができる。
次に、酸化物半導体膜３２及び一対の電極２１、２２を覆うようにして、Ｉｎ若しくはＧａを含む酸化物膜３３を形成し、多層膜３４を形成する（図１０（Ｃ）を参照。）。当該Ｉｎ若しくはＧａを含む酸化物膜は実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１９と同様の材料及び形成方法を適宜用いることができる。なお、図７（Ｂ）のように、Ｉｎ若しくはＧａを含む酸化物膜３３は、フォトリソグラフィ工程などで形成したマスクを用いたエッチングなどで加工してもよいし、成膜したままの状態としてもよい。
次に、ゲート絶縁膜１７、Ｉｎ若しくはＧａを含む酸化物膜３３上に保護膜２６を形成する。保護膜２６は、実施の形態１と同様にして形成することができる（図１０（Ｄ）を参照）。また、トランジスタ６６の作製方法において、実施の形態１を適宜参照して加熱処理を行うことができる。
また、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２を形成するエッチングによって、酸化物半導体膜３２の側面に酸素欠損などの欠陥が生じ、キャリア密度が増大する場合がある。そして、一対の電極２１、２２を形成するエッチングによって、酸化物半導体膜３２の表面に酸素欠損などの欠陥が生じ、キャリア密度が増大する場合がある。それゆえ、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２を形成した後、及び一対の電極２１、２２を形成した後の一方又は双方において、酸化物半導体膜３２を酸素雰囲気で発生させたプラズマに曝し、酸化物半導体膜３２に酸素を供給することが好ましい。
また、一対の電極２１、２２を形成するエッチングによって、多層膜３４はダメージを受け、多層膜３４のバックチャネル側に酸素欠損が生じるが、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜２４に含まれる酸素によって、当該酸素欠損を修復することができる。これにより、トランジスタ６６の信頼性を向上させることができる。
このようにすることで、トランジスタ６６において、酸化物半導体膜３２の側面、及び酸化物半導体膜３２とＩｎ若しくはＧａを含む酸化物膜３３との界面近傍にトラップ準位が形成されることを抑制でき、しきい値電圧の変動を低減することができる。
また、トランジスタ６６は、Ｉｎ若しくはＧａを含む酸化物膜３３がＩｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２の側面（チャネル長方向の側面）を覆うようにして設けられている（図９（Ｃ）を参照。）。それゆえ、酸化物半導体膜３２の側面を流れるリーク電流を低減することができ、オフ電流の増大を抑制することができる。
また、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２を形成する際（図９（Ｂ）を参照。）、酸化物半導体膜３２が形成された後、Ｉｎ若しくはＧａを含む酸化物膜３１を形成するエッチング工程において、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２の側面に反応生成物が付着し、Ｉｎ若しくはＧａを含む酸化物膜（図５（Ｄ）に示すＩｎ若しくはＧａを含む酸化物膜３５に相当）が形成される場合がある。この場合、Ｉｎ若しくはＧａを含む酸化物膜３３は、酸化物半導体膜３２の側面を覆うＩｎ若しくはＧａを含む酸化物膜をさらに覆うようにして形成される。
＜変形例４＞
本実施の形態に示すトランジスタ６０において、多層膜３４及び一対の電極２１、２２の積層構造は適宜変更することができる。例えば、変形例として図１１に示すようなトランジスタ６７とすることができる。
トランジスタ６７の上面図を図１１（Ａ）に示す。図１１（Ａ）において、一点鎖線Ａ−Ｂ間の断面図を図１１（Ｂ）に示し、一点鎖線Ｃ−Ｄ間の断面図を図１１（Ｃ）に示す。なお、図１１（Ａ）では、明瞭化のため、基板１１、ゲート絶縁膜１７、保護膜２６などを省略している。
トランジスタ６７は、図９（Ｂ）に示すトランジスタ６６において、Ｉｎ若しくはＧａを含む酸化物膜３３が、一対の電極２１、２２を覆うようにして設けられると共に、Ｉｎ若しくはＧａを含む酸化物膜３３の端部が一対の電極２１、２２上に位置する。なお、トランジスタ６７において、その他の構成要素の積層構造はトランジスタ６６の積層構造と同じである。
トランジスタ６７は、図１１（Ｃ）に示すように、Ｉｎ若しくはＧａを含む酸化物膜３３が、チャネル幅方向と交差する側面において、Ｉｎ若しくはＧａを含む酸化物膜３１及び酸化物半導体膜３２の側面を覆うようにして設けられている。それゆえ、酸化物半導体膜３２の側面を流れるリーク電流を低減することができ、オフ電流の増大を抑制することができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造のトランジスタについて、図１２を用いて説明する。本実施の形態に示すトランジスタ７０は、酸化物半導体膜を介して対向する複数のゲート電極を有することを特徴とする。
図１２に示すトランジスタ７０は、基板１１上に設けられるゲート電極１５を有する。また、基板１１及びゲート電極１５上に、ゲート絶縁膜１７が形成され、ゲート絶縁膜１７を介して、ゲート電極１５と重なる多層膜２０と、多層膜２０に接する一対の電極２１、２２と、を有する。なお、多層膜２０は、酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９を有する。また、ゲート絶縁膜１７、多層膜２０、及び一対の電極２１、２２上には、酸化物絶縁膜２４、及び窒化物絶縁膜２５で構成される保護膜２６が形成される。また、保護膜２６を介して多層膜２０と重畳するゲート電極６１を有する。
ゲート電極６１は、実施の形態１に示すゲート電極１５と同様に形成することができる。
本実施の形態に示すトランジスタ７０は、多層膜２０を介して対向するゲート電極１５及びゲート電極６１を有する。ゲート電極１５とゲート電極６１に異なる電位を印加することで、トランジスタ７０のしきい値電圧を制御することができる。
また、酸素欠損量が低減された酸化物半導体膜１８を有する多層膜２０を有することで、トランジスタの電気特性を向上させることが可能である。また、しきい値電圧の変動量が少なく、信頼性の高いトランジスタとなる。
上記実施の形態で開示された酸化物半導体膜はスパッタ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法で、これまでに記載した実施形態に開示された酸化物半導体膜を形成することができ、例えば、ＭＯＣＶＤＶ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、（ＣＨ３）３Ｉｎである。また、トリメチルガリウムの化学式は、（ＣＨ３）３Ｇａである。また、ジエチル亜鉛の化学式は、（ＣＨ３）２Ｚｎである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式（Ｃ２Ｈ５）３Ｇａ）を用いることもでき、ジエチル亜鉛に代えてジメチル亜鉛（化学式（Ｃ２Ｈ５）２Ｚｎ）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体とすることができる。また、酸化物半導体膜は、結晶部分を有する酸化物半導体（ＣＡＡＣ−ＯＳ）で構成されていてもよい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）又は上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状又は六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面又は上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、又は加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜の形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１５０℃以上５００℃以下、好ましくは１５０℃以上４５０℃以下、さらに好ましくは２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳは、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被形成面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被形成面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被形成面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の被形成面の温度を高めることで、平板状又はペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被形成面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被形成面に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末、及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、３：１：２、１：３：２、１：６：４、又は１：９：６である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図１３及び図１４を用いて説明する。なお、図１４（Ａ）及び図１４（Ｂ）は、図１３（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
図１３（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図１３（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８から供給されている。
図１３（Ｂ）及び図１３（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図１３（Ｂ）及び図１３（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３が実装されている。図１３（Ｂ）及び図１３（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また、図１３（Ｂ）及び図１３（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、又はワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１３（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図１３（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図１３（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図１４（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図１４（Ｂ）に、表示素子として発光素子を用いた発光表示装置の例を示す。
図１４（Ａ）及び図１４（Ｂ）で示すように、表示装置は接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図１４（Ａ）及び図１４（Ｂ）では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。図１４（Ａ）では、トランジスタ９１０及びトランジスタ９１１上には、絶縁膜９２４が設けられ、図１４（Ｂ）では、絶縁膜９２４の上にさらに平坦化膜９２１が設けられている。なお、トランジスタ９１０及びトランジスタ９１１において酸化物半導体膜を有する多層膜９２６は、実施の形態１に示す酸化物半導体膜を有する多層膜２０、又は実施の形態２に示す酸化物半導体膜を有する多層膜３４を適宜用いることができる。絶縁膜９２４は、実施の形態１に示す保護膜２６を適宜用いることができる。絶縁膜９２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態で示したトランジスタを適宜適用することができる。トランジスタ９１０及びトランジスタ９１１として、実施の形態１乃至実施の形態３のいずれか一に示すトランジスタを用いることで、高画質な表示装置を作製することができる。
また、図１４（Ｂ）では、平坦化膜９２１上において、駆動回路用のトランジスタ９１１の多層膜９２６のチャネル領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を多層膜９２６のチャネル領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていても良く、導電膜を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、フローティング状態、又は駆動回路の最低電位（Ｖｓｓ、例えばソース電極の電位を基準とする場合、ソース電極の電位）と同電位若しくはそれと同等電位であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図１４（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、スイッチング特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部又は画素部を作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができる。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す。）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図１４（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお、発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
隔壁９６０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１及び隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場合、図１４（Ｂ）に示すように、絶縁膜９２４上にフリットガラスを設けることで密着性を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極９３０及び第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、タッチセンサ（接触検出装置）を設けた表示装置（タッチパネルともいう。）について、以下に説明する。
図２４は、表示装置９００の画素部の構成例を示す上面図である。図２５は図２４の一点鎖線ＯＰ間の断面図である。なお、図２４において、明瞭化のため、構成要素の一部を省略している。また、本実施の形態では、実施の形態５で用いた符号を適宜用いて説明する。
当該画素部は、少なくとも、トランジスタ９１０と、ゲート電極９７２を含む走査線と、一対の電極９７４、９７５の一方の電極９７４を含む信号線と、画素電極として機能する第１の電極９３０と、共通電極として機能する第２の電極９３１と、スペーサ９３５とを有する（図２４を参照。）。
トランジスタ９１０は、ゲート電極９７２と、ゲート絶縁膜９７６と、多層膜９２６と、一対の電極９７４、９７５と、絶縁膜９２４とを有する。ゲート電極９７２は、第１の基板９０１上の下地膜として機能する絶縁膜９２３上に設けられている。ゲート絶縁膜９７６は、ゲート電極９７２上に設けられており、多層膜９２６は、ゲート電極９７２と重畳してゲート絶縁膜９７６上に設けられており、一対の電極９７４、９７５は、多層膜９２６上に設けられており、絶縁膜９２４は、多層膜９２６及び一対の電極９７４、９７５上に設けられている（図２５を参照。）。
また、絶縁膜９２４上には有機樹脂膜９４５が設けられている。有機樹脂膜９４５上には第２の電極９３１が設けられている。有機樹脂膜９４５及び第２の電極９３１上には絶縁膜９３７が設けられている。絶縁膜９２４、絶縁膜９３７、有機樹脂膜９４５には電極９７５に達する開口が設けられており、当該開口及び絶縁膜９３７上には第１の電極９３０が設けられている（図２５を参照。）。つまり、第１の電極９３０は一対の電極９７４、９７５の一方と電気的に接続されている。
また、絶縁膜９３７及び第１の電極９３０上には配向膜として機能する絶縁膜９３２が設けられている。第２の基板９０６の第１の基板９０１と対向する面には配向膜として機能する絶縁膜９３３が設けられており、絶縁膜９３２及び絶縁膜９３３の間には液晶層９０８が設けられている。なお、以上の構成要素に加えて適宜光学部材を設けてもよい。例えば、第１の基板９０１及び第２の基板９０６の外側には偏光板を設けることができる。
また、表示装置９００は、タッチセンサとして静電容量式のセンサを備えている。第２の基板９０６の外側に電極９４１が設けられている。なお、第２の基板９０６の外側に設ける偏光板は、電極９４１と第２の基板９０６との間に設ける。
第１の基板９０１側の第２の電極９３１は、画素の共通電極及びタッチセンサの容量素子の一方の電極として機能する。電極９４１は、タッチセンサの容量素子の他方の電極として機能する。また、表示装置９００の画素部はＦＦＳモードの画素構造を採用していることから、第２の基板９０６側に導電膜が形成されていないので、第２の基板９０６の帯電防止用の導電体として電極９４１が機能する。
トランジスタ９１０は、実施の形態１に記載したトランジスタ５０と同様の材料及び同様の作製方法で形成できる。つまり、ゲート電極９７２、ゲート絶縁膜９７６、多層膜９２６、一対の電極９７４、９７５及び絶縁膜９２４のそれぞれは、実施の形態１に記載したトランジスタ５０のゲート電極１５、ゲート絶縁膜１７、多層膜２０、一対の電極２１、２２、保護膜２６のそれぞれと同様の材料及び方法を用いることで形成できる。
また、トランジスタ９１０の作製工程を利用して表示装置９００の信号線駆動回路及び走査線駆動回路の一方又は双方を作製することができる。例えば、信号線駆動回路及び走査線駆動回路の一方又は双方に含まれるトランジスタ及びダイオード、並びにＦＰＣなどと接続される端子部に設けられる引き回し配線を作製することができる。
有機樹脂膜９４５は、実施の形態５で説明した平坦化膜９２１又は隔壁９６０に適用できる材料及び作製方法を用いて形成することができる。絶縁膜９３７は、トランジスタ９１０に含まれる絶縁膜（ゲート絶縁膜９７６又は絶縁膜９２４など）に適用できる材料及び作製方法を用いて形成することができる。
また、一対の電極９７４、９７５のうち一方の電極である電極９７５と、第１の電極９３０とは、絶縁膜９２４、絶縁膜９３７及び有機樹脂膜９４５に設けられた開口で接している。当該開口は、フォトリソグラフィ工程などによってレジストマスクを形成し、当該レジストマスクを用いてエッチングすることによって形成できる。具体的には、絶縁膜９２４及び有機樹脂膜９４５の一部をエッチングする工程と、絶縁膜９３７の一部をエッチングする工程によって形成される。
図２６（Ａ）に、一対の電極９７４、９７５と電気的に接続される配線９７７と、第２の電極９３１とが接続されている接続構造の一例の断面図を示す。配線９７７及び第２の電極９３１は絶縁膜９２４及び有機樹脂膜９４５に設けられた開口で接している。このようにすることで、配線９７７に電位を供給することで第２の電極９３１に電位を供給することができる。なお、配線９７７は、一対の電極９７４、９７５の作製工程を利用して形成することができる。
また、図２６（Ｂ）に、ＦＰＣなどと接続される端子部における配線の接続構造の一例の断面図を示す。電極９７９は、絶縁膜９２４及び有機樹脂膜９４５に設けられた開口で配線９７７と接しており、ゲート絶縁膜９７６、絶縁膜９２４及び有機樹脂膜９４５に設けられた開口で配線９７８と接している。このようにすることで、配線９７８に電位を供給することで配線９７７に電位を供給することができる。なお、配線９７８はゲート電極９７２の作製工程を利用して形成することができる。
図２６（Ｂ）のように電極９７９により、配線９７７と配線９７８とを接続するようにすることで、配線９７７と配線９７８とが直接接する接続部を作製する場合よりも、フォトマスクを１枚少なくすることができる。それは、配線９７７と配線９７８とが直接接するような接続構造とするには、一対の電極９７４、９７５を形成する前に、ゲート絶縁膜９７６にコンタクトホールを形成するためのフォトマスクが必要であるが、図２６（Ｂ）の接続構造には、当該フォトマスクが不要であるからである。
また、図２５に示すトランジスタ９１０の代わりに、多階調マスクを用いて図２７に示すトランジスタ９１２を作製することで、フォトマスク枚数を削減することが可能である。多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域、及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。具体的には、多層膜９２７及び一対の電極９２８、９２９の形成工程において、多階調マスクを用いることで、フォトマスクを１枚削減することができる。なお、多階調マスクを用いることで、一対の電極９２８、９２９の端部の外側に多層膜９２７の端部が位置する。
図２８は、表示装置９００の第２の電極９３１、及び電極９４１の構成例を示す平面図である。図２８に示すように、第２の電極９３１及び電極９４１はストライプ状の形状を有し、第２の電極９３１と電極９４１は平面において直交するように配置されている。各第２の電極９３１は、引き回し配線９５１により、基板９０１に取り付けられたＦＰＣ９５４に接続され、各電極９４１は、引き回し配線９５２により基板９０６に取り付けられたＦＰＣ９５５に接続されている。
図２９（Ａ）は、図２８の一点鎖線Ｑ−Ｒによる断面図であり、図２９（Ｂ）は、図２８の領域９５３における平面図である。図２９（Ａ）に示すように、第２の電極９３１は、複数の画素に共通に設けられており、第１の電極９３０は画素ごとに設けられており、トランジスタ９１０に接続されている。第２の電極９３１と電極９４１が交差している領域にタッチセンサの静電容量素子が形成される。静電容量素子は、第２の電極９３１と、電極９４１と、第２の電極９３１及び電極９４１の間に設けられる誘電体とで構成される。第２の電極９３１は、静電容量素子に電位を供給するための電極である。電極９４１は、容量素子を流れる電流を取り出すための電極である。
表示装置９００の動作は、画素に映像信号を入力する表示動作と、接触を検出するセンシング動作に大別できる。表示動作時は、第２の電極９３１の電位はローレベルに固定されている。センシング期間には、各第２の電極９３１にパルス信号が順次印加され、その電位がハイレベルとされる。このとき、指が表示装置９００に接触していると、指の接触により形成された容量がタッチセンサの静電容量素子に付加されるため、容量素子を流れる電流が変化し、電極９４１の電位が変化する。電極９４１を順次走査して、電極９４１の電位の変化を検出することで、指の接触位置が検出される。
上述したように、液晶素子を有する表示装置において、表示装置９００の静電容量を構成する電極として、ＦＦＳモードの液晶表示装置に元々設けられていた帯電防止用の導電体と、画素の共通電極を用いることができるため、軽量、薄型で、かつ高表示品位のタッチパネルを提供することが可能である。
なお、ここでは、第２の電極９３１が第１の電極９３０の下側（第１の基板９０１側）に設けられている例を示したが、第２の電極９３１を第１の電極９３０の上側に設けることもできる。
なお、表示装置の構造は、本実施の形態で示した表示装置９００以外の構造を用いてもよい。例えば、静電容量を形成しタッチパネル基板を液晶表示装置又は発光表示装置の第１の基板９０１又は第２の基板９０６側に取り付ける外付け方式のタッチパネルとすることもできる。また、第１の基板９０１又は第２の基板９０６の外側に取り付ける帯電防止用の導電膜を用いて、表面容量（ｓｕｒｆａｃｅ ｃａｐａｃｉｔｉｖｅ）型のタッチセンサを構成することもできる。以下、図３０及び図３１を用いて、外付け型のタッチパネルに適用されるタッチセンサの構成例を説明する。
図３０（Ａ）は、タッチセンサの構成例を示す分解斜視図であり、図３０（Ｂ）は、タッチセンサの電極９８１の構成例を示す平面図であり、図３０（Ｃ）は、タッチセンサの電極９８２の構成例を示す平面図である。
図３０（Ａ）乃至図３０（Ｃ）に示すように、タッチセンサ９８０は、基板９８６上に、Ｘ軸方向に配列された複数の電極９８１と、Ｘ軸方向と交差するＹ軸方向に配列された複数の電極９８２とが形成されている。
電極９８１及び電極９８２はそれぞれ、複数の四辺形状の導電膜が接続された構造を有している。複数の電極９８１及び複数の電極９８２は、導電膜の四辺形状の部分の位置が重ならないように、配置されている。電極９８１と電極９８２の交差する部分には、電極９８１と電極９８２が接触しないように間に絶縁膜が設けられている。
図３１（Ａ）は、電極９８１及び電極９８２それぞれの接続構造の一例を説明する断面図であり、電極９８１と９８２が交差する部分の断面図を一例として示す。図３１（Ｂ）は、電極９８１と電極９８２との交差部分の等価回路図である。図３１（Ｂ）に示すように、電極９８１と電極９８２の交差する部分には、容量９８３が形成される。
図３１（Ａ）に示すように、センサ部９８９において、電極９８１は、１層目の導電膜９８１ａ及び導電膜９８１ｂ、並びに絶縁膜９８５上の２層目の導電膜９８１ｃにより構成される。導電膜９８１ａと導電膜９８１ｂとは、導電膜９８１ｃにより接続されている。電極９８２は、１層目の導電膜により形成される。電極９８１、電極９８２、及び電極９８４、並びに絶縁膜９８５を覆って絶縁膜９９１が形成されている。絶縁膜９８５及び絶縁膜９９１として、例えば、酸化シリコン膜、酸化窒化シリコン膜等を形成すればよい。なお、基板９８６と電極９８１及び電極９８４の間に下地絶縁膜を形成してもよい。下地絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜等を形成することができる。
電極９８１及び電極９８２は、可視光に対して透光性を有する導電材料で形成される。例えば、透光性を有する導電材料として、酸化シリコンを含む酸化インジウムスズ、酸化インジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等がある。
導電膜９８１ａは、端子部９９０において電極９８４に接続されている。電極９８４は、ＦＰＣとの接続用端子を構成する。電極９８２も、電極９８１と同様に他の電極９８４に接続される。電極９８４は、例えばタングステン膜から形成することができる。
電極９８４とＦＰＣとを電気的に接続するために、電極９８４上の絶縁膜９８５及び絶縁膜９９１には開口が形成されている。絶縁膜９９１上には、基板９８７が接着剤又は接着フィルム等により貼り付けられている。接着剤又は接着フィルムにより基板９８６を表示装置の第１の基板９０１又は第２の基板９０６に取り付けることで、タッチパネルが構成される。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、表示装置の消費電力を低減するための駆動方法について説明する。本実施の形態の駆動方法により、画素に酸化物半導体トランジスタを適用した表示装置の更なる低消費電力化を図ることができる。以下、図３３及び図３４を用いて、表示装置の一例である液晶表示装置の低消費電力化について説明する。
図３３は、本実施の形態の液晶表示装置の構成例を示すブロック図である。図３３に示すように、液晶表示装置５００は、表示モジュールとして液晶パネル５０１を有し、更に、制御回路５１０及びカウンタ回路を有する。
液晶表示装置５００には、デジタルデータである画像信号（Ｖｉｄｅｏ）、及び液晶パネル５０１の画面の書き換えを制御するための同期信号（ＳＹＮＣ）が入力される。同期信号としては、例えば水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）、及び基準クロック信号（ＣＬＫ）等がある。
液晶パネル５０１は、表示部５３０、走査線駆動回路５４０、及びデータ線駆動回路５５０を有する。表示部５３０は、複数の画素５３１を有する。同じ行の画素５３１は、共通の走査線５４１により走査線駆動回路５４０に接続され、同じ列の画素５３１は共通のデータ線５５１によりデータ線駆動回路５５０に接続されている。
液晶パネル５０１には、コモン電圧（以下、Ｖｃｏｍと呼ぶ。）、並びに電源電圧として高電源電圧（ＶＤＤ）及び低電源電圧（ＶＳＳ）が供給される。コモン電圧（Ｖｃｏｍ）は、表示部５３０の各画素５３１に供給される。
データ線駆動回路５５０は、入力された画像信号を処理し、データ信号を生成し、データ線５５１にデータ信号を出力する。走査線駆動回路５４０は、データ信号が書き込まれる画素５３１を選択する走査信号を走査線５４１に出力する。
画素５３１は、走査信号により、データ線５５１との電気的接続が制御されるスイッチング素子を有する。スイッチング素子がオンとなると、データ線５５１から画素５３１にデータ信号が書き込まれる。
Ｖｃｏｍが印加される電極が共通電極に相当する。
制御回路５１０は、液晶表示装置５００全体を制御する回路であり、液晶表示装置５００を構成する回路の制御信号を生成する回路を備える。
制御回路５１０は、同期信号（ＳＹＮＣ）から、走査線駆動回路５４０及びデータ線駆動回路５５０の制御信号を生成する制御信号生成回路を有する。走査線駆動回路５４０の制御信号として、スタートパルス（ＧＳＰ）、クロック信号（ＧＣＬＫ）等があり、データ線駆動回路５５０の制御信号として、スタートパルス（ＳＳＰ）、クロック信号（ＳＣＬＫ）等がある。例えば、制御回路５１０は、クロック信号（ＧＣＬＫ、ＳＣＬＫ）として、周期が同じで位相がシフトされた複数のクロック信号を生成する。
また、制御回路５１０は、液晶表示装置５００外部から入力される画像信号（Ｖｉｄｅｏ）のデータ線駆動回路５５０への出力を制御する。
データ線駆動回路５５０は、デジタル／アナログ変換回路（以下、Ｄ−Ａ変換回路５５２と呼ぶ。）を有する。Ｄ−Ａ変換回路５５２は、画像信号をアナログ変換し、データ信号を生成する。
なお、液晶表示装置５００に入力される画像信号がアナログ信号である場合は、制御回路５１０でデジタル信号に変換し、液晶パネル５０１へ出力する。
画像信号は、フレーム毎の画像データでなる。制御回路５１０は、画像信号を画像処理し、その処理で得られた情報を元に、データ線駆動回路５５０への画像信号の出力を制御する機能を有する。そのため、制御回路５１０は、フレーム毎の画像データから動きを検出する動き検出部５１１を備える。動き検出部５１１おいて、動きが無いと判定されると、制御回路５１０はデータ線駆動回路５５０への画像信号の出力を停止し、また動きが有ると判定すると画像信号の出力を再開する。
動き検出部５１１で行う動き検出のための画像処理としては、特段の制約は無い。例えば、動き検出方法としては、例えば、連続する２つフレーム間の画像データから差分データを得る方法がある。得られた差分データから動きの有無を判断することができる。また、動きベクトルを検出する方法等もある。
また、液晶表示装置５００は、入力された画像信号を補正する画像信号補正回路を設けることができる。例えば、画像信号の階調に対応する電圧よりも高い電圧が画素５３１に書き込まれるように、画像信号を補正する。このような補正を行うことで液晶素子の応答時間を短くすることができる。このように画像信号を補正処理して制御回路５１０を駆動する方法は、オーバードライブ駆動と呼ばれている。また、画像信号のフレーム周波数の整数倍で液晶表示装置５００を駆動する倍速駆動を行う場合には、制御回路５１０で２つのフレーム間を補間する画像データを作成する、或いは２つのフレーム間で黒表示を行うための画像データを生成すればよい。
以下、図３４に示すタイミングチャートを用いて、動画像のように動きのある画像と、静止画のように動きの無い画像を表示するための液晶表示装置５００の動作を説明する。図３４には、垂直同期信号（Ｖｓｙｎｃ）、及びデータ線駆動回路５５０からデータ線５５１に出力されるデータ信号（Ｖｄａｔａ）の信号波形を示す。
図３４は、３ｍフレーム期間の液晶表示装置５００のタイミングチャートである。ここでは、はじめのｋフレーム期間及び終わりのｊフレーム期間の画像データには動きがあり、その他のフレーム期間の画像データには動きが無いとする。なお、ｋ、ｊはそれぞれ１以上ｍ−２以下の整数である。
最初のｋフレーム期間は、動き検出部５１１において、各フレームの画像データに動きがあると判定される。制御回路５１０では、動き検出部５１１の判定結果に基づき、データ信号（Ｖｄａｔａ）をデータ線５５１に出力する。
そして、動き検出部５１１では、動き検出のための画像処理を行い、第ｋ＋１フレームの画像データに動きが無いと判定すると、制御回路５１０では、動き検出部５１１の判定結果に基づき、第ｋ＋１フレーム期間に、データ線駆動回路５５０への画像信号（Ｖｉｄｅｏ）の出力を停止する。よって、データ線駆動回路５５０からデータ線５５１へのデータ信号（Ｖｄａｔａ）の出力が停止される。さらに、表示部５３０の書換えを停止するため、走査線駆動回路５４０及びデータ線駆動回路５５０への制御信号（スタートパルス信号、クロック信号等）の供給を停止する。そして、制御回路５１０では、動き検出部５１１で、画像データに動きがあるとの判定結果が得られるまで、データ線駆動回路５５０への画像信号の出力、走査線駆動回路５４０及びデータ線駆動回路５５０への制御信号の出力を停止し、表示部５３０の書換えを停止する。
なお、本明細書において、液晶パネルに信号を「供給しない」とは、当該信号を供給する配線へ回路を動作させるための所定の電圧とは異なる電圧を印加すること、又は当該配線を電気的に浮遊状態にすることを指すこととする。
表示部５３０の書換えを停止すると、液晶素子に同じ方向の電界が印加され続けることになり、液晶素子の液晶が劣化するおそれがある。このような問題が顕在化する場合は、動き検出部５１１の判定結果に関わらず、所定のタイミングで、制御回路５１０から走査線駆動回路５４０及びデータ線駆動回路５５０へ信号を供給し、極性を反転させたデータ信号をデータ線５５１に書き込み、液晶素子に印加される電界の向きを反転させるとよい。
なお、データ線５５１に入力されるデータ信号の極性はＶｃｏｍを基準に決定される。その極性は、データ信号の電圧がＶｃｏｍより高い場合は正の極性であり、低い場合は負の極性である。
具体的には、図３４に示すように、第ｍ＋１フレーム期間になると、制御回路５１０は、走査線駆動回路５４０及びデータ線駆動回路５５０へ制御信号を出力し、データ線駆動回路５５０へ画像信号Ｖｉｄｅｏを出力する。データ線駆動回路５５０は、第ｋフレーム期間においてデータ線５５１に出力されたデータ信号（Ｖｄａｔａ）に対して極性が反転したデータ信号（Ｖｄａｔａ）をデータ線５５１に出力する。よって、画像データに動きが検出されない期間である第ｍ＋１フレーム期間、及び第２ｍ＋１フレーム期間に、極性が反転されたデータ信号（Ｖｄａｔａ）がデータ線５５１に書き込まれる。画像データに変化が無い期間は、表示部５３０の書換えが間欠的に行われるため、書換えによる電力消費を削減しつつ、液晶素子の劣化を防止することができる。
そして、動き検出部５１１において、第２ｍ＋１フレーム以降の画像データに動きがあると判定すると、制御回路５１０は、走査線駆動回路５４０及びデータ線駆動回路５５０を制御し、表示部５３０の書換えを行う。
以上述べたように、図３４の駆動方法によると、画像データ（Ｖｉｄｅｏ）の動きの有無に関わらず、データ信号（Ｖｄａｔａ）は、ｍフレーム期間毎に極性が反転される。他方、表示部５３０の書換えについては、動きを含む画像の表示期間は、１フレーム毎に表示部５３０が書き換えられ、動きがない画像の表示期間は、ｍフレーム毎に表示部５３０が書き換えられることになる。その結果、表示部の書換えに伴う電力消費を削減することができる。よって、駆動周波数及び画素数の増加による電力消費の増加の抑えることができる。
上述したように、液晶表示装置５００では、動画を表示するモードと、静止画を表示するモードで、液晶表示装置の駆動方法を異ならせることで、液晶の劣化を抑制して表示品位を維持しつつ、省電力な液晶表示装置を提供することが可能になる。
また、静止画を表示する場合、１フレーム毎に画素を書換えると、人の目は画素の書換えをちらつきとして感じることがあり、それが疲れ目の原因となる。本実施の形態の液晶表示装置は、静止画の表示期間では画素の書換え頻度が少ないので、疲れ目の軽減に有効である。
従って、酸化物半導体トランジスタでバックプレーンを形成した液晶パネルを用いることで、携帯用電子機器に非常に適した、高精細、低消費電力の中小型液晶表示装置を提供することが可能である。
なお、液晶の劣化を防ぐため、データ信号の極性反転の間隔（ここでは、ｍフレーム期間）は２秒以下とし、好ましくは１秒以下とするとよい。
また、画像データの動き検出を制御回路５１０の動き検出部５１１で行ったが、動き検出は動き検出部５１１のみで行う必要は無い。動きの有無のデータを液晶表示装置５００の外部から制御回路５１０へ入力するようにしてもよい。
また、画像データに動きが無いと判定する条件は連続する２つのフレーム間の画像データによるものではなく、判定に必要なフレーム数は、液晶表示装置５００の使用形態により、適宜決定することができる。例えば、連続するｍフレームの画像データに動きが無い場合に、表示部５３０の書換えを停止させてもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態８）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む。）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図１５に示す。
図１５（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図１５（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図１５（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図１５（Ｃ）はコンピュータ９２００であり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータ９２００の表示品位を向上させることができる。
表示部９２０３は、タッチ入力機能を有しており、コンピュータ９２００の表示部９２０３に表示された表示ボタンを指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。
図１６（Ａ）及び図１６（Ｂ）は２つ折り可能なタブレット型端末である。図１６（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図１６（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図１６（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図１６（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図１６（Ａ）及び図１６（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができるため好適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図１６（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１６（Ｃ）にブロック図を示し説明する。図１６（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１６（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、トランジスタのＶｇ−Ｉｄ特性、及び光ＢＴストレス試験の測定結果について説明する。
はじめに、試料１に含まれるトランジスタの作製工程について説明する。本実施例では図３を参照して説明する。
まず、図３（Ａ）に示すように、基板１１としてガラス基板を用い、基板１１上にゲート電極１５を形成した。
スパッタリング法で厚さ１００ｎｍのタングステン膜を形成し、フォトリソグラフィ工程により該タングステン膜上にマスクを形成し、該マスクを用いて該タングステン膜の一部をエッチングし、ゲート電極１５を形成した。
次に、ゲート電極１５上にゲート絶縁膜１７を形成した。
ゲート絶縁膜として、厚さ５０ｎｍの第１の窒化シリコン膜、厚さ３００ｎｍの第２の窒化シリコン膜、厚さ５０ｎｍの第３の窒化シリコン膜、及び厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成した。
第１の窒化シリコン膜は、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して形成した。
次に、第１の窒化シリコン膜の原料ガスの条件において、アンモニアの流量を２０００ｓｃｃｍに変更して、第２の窒化シリコン膜を形成した。
次に、流量２００ｓｃｃｍのシラン及び流量５０００ｓｃｃｍの窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、第３の窒化シリコン膜を形成した。
次に、流量２０ｓｃｃｍのシラン、流量３０００ｓｃｃｍの一酸化二窒素を原料ガスとしてプラズマＣＶＤ装置の処理室に供給し、処理室内の圧力を４０Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて１００Ｗの電力を供給して、酸化窒化シリコン膜を形成した。
なお、第１の窒化シリコン膜乃至第３の窒化シリコン膜及び酸化窒化シリコン膜の成膜工程において、基板温度を３５０℃とした。
次に、ゲート絶縁膜１７を介してゲート電極１５に重なる多層膜２０を形成した。
ここでは、ゲート絶縁膜１７上に酸化物半導体膜１８として厚さ３５ｎｍの第１のＩｎ−Ｇａ−Ｚｎ酸化物膜をスパッタリング法で形成した後、酸化物半導体膜１８上にＩｎ若しくはＧａを含む酸化物膜１９として厚さ２０ｎｍの第２のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成した。次に、フォトリソグラフィ工程によりＩｎ若しくはＧａを含む酸化物膜１９上にマスクを形成し、該マスクを用いて酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９の一部をエッチングした。その後、エッチングされた酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９に加熱処理を行い、多層膜２０を形成した。
第１のＩｎ−Ｇａ−Ｚｎ酸化物膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量５０ｓｃｃｍのアルゴン及び流量５０ｓｃｃｍの酸素スパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第１のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する際の基板温度を１７０℃とした。
第２のＩｎ−Ｇａ−Ｚｎ酸化物膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：３：２（原子数比）のターゲットとし、スパッタリングガスとして流量９０ｓｃｃｍのＡｒと流量１０ｓｃｃｍの酸素をスパッタリング装置の処理室内に供給し、処理室内の圧力を０．３Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、第２のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する際の基板温度を２５℃とした。
加熱処理は、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、４５０℃、１時間の加熱処理を行った。
ここまでの工程で得られた構成は図３（Ｂ）を参照できる。
次に、ゲート絶縁膜１７の一部をエッチングしてゲート電極を露出した後（図示しない。）、図３（Ｃ）に示すように、多層膜２０に接する一対の電極２１、２２を形成した。
ここでは、ゲート絶縁膜１７及び多層膜２０上に導電膜を形成した。該導電膜として、厚さ５０ｎｍのタングステン膜上に厚さ４００ｎｍのアルミニウム膜を形成し、該アルミニウム膜上に厚さ１００ｎｍのチタン膜を形成した。次に、フォトリソグラフィ工程により該導電膜上にマスクを形成し、該マスクを用いて該導電膜の一部をエッチングし、一対の電極２１、２２を形成した。
次に、減圧された処理室に基板を移動し、２２０℃で加熱した後、一酸化二窒素が充填された処理室に基板を移動させた。次に、処理室に設けられる上部電極に２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を供給して、一酸化二窒素の分解により発生した酸素プラズマに多層膜２０を曝した。
次に、多層膜２０及び一対の電極２１，２２上に保護膜２６を形成した（図３（Ｄ）参照）。ここでは、保護膜２６として、酸化物絶縁膜２４及び窒化物絶縁膜２５を形成した。
まず、上記プラズマ処理の後、大気に曝すことなく、連続的に酸化物絶縁膜２４を形成した。酸化物絶縁膜２４として厚さ４００ｎｍの酸化窒化シリコン膜を形成した。
酸化物絶縁膜２４は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。当該条件により、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜を形成することができる。
次に、加熱処理を行い、酸化物絶縁膜２４から水、窒素、水素等を脱離させた。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行った。
次に、減圧された処理室に基板を移動し、３５０℃で加熱した後、酸化物絶縁膜２４上に窒化物絶縁膜２５を形成した。ここでは、窒化物絶縁膜２５として、厚さ１００ｎｍの窒化シリコン膜を形成した。
窒化物絶縁膜２５は、流量５０ｓｃｃｍのシラン、流量５０００ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を１００Ｐａ、基板温度を３５０℃とし、１０００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
次に、図示しないが、酸化物絶縁膜２４及び窒化物絶縁膜２５の一部をエッチングして、一対の電極２１、２２の一部を露出する開口部を形成した。
次に、窒化物絶縁膜２５上に平坦化膜を形成した（図示しない）。ここでは、組成物を窒化物絶縁膜２５上に塗布した後、露光及び現像を行って、一対の電極の一部を露出する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ１．５μｍのアクリル樹脂を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を２５０℃とし、窒素を含む雰囲気で１時間行った。
次に、一対の電極の一部に接続する導電膜を形成した（図示しない）。ここでは、スパッタリング法により厚さ１００ｎｍの酸化シリコンを含むＩＴＯを形成した。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、トランジスタを有する試料１を作製した。
また、試料１のトランジスタにおいて、Ｉｎ若しくはＧａを含む酸化物膜１９を形成しないトランジスタを有する試料を試料２として作製した。なお、一対の電極２１、２２を形成した後、８５％のリン酸を１００倍に希釈したリン酸水溶液で酸化物半導体膜１８の表面に洗浄処理を行った。
次に、試料１及び試料２に含まれるトランジスタの初期特性としてＶｇ−Ｉｄ特性を測定した。ここでは、基板温度を２５℃とし、ソース−ドレイン間の電位差（以下、ドレイン電圧という。）を１Ｖ、または１０Ｖとし、ソース−ゲート電極間の電位差（以下、ゲート電圧という。）を−２０Ｖ〜＋１５Ｖまで変化させたときのソース−ドレイン間に流れる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
図１７（Ａ）及び図１７（Ｂ）にそれぞれの試料に含まれるトランジスタのＶｇ−Ｉｄ特性を示す。図１７において、横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄを表す。また、実線はそれぞれ、ドレイン電圧Ｖｄが１Ｖ、１０ＶのときのＶｇ−Ｉｄ特性であり、破線はドレイン電圧Ｖｄを１０Ｖとしたときのゲート電圧に対する電界効果移動度を表す。なお、当該電界効果移動度は各試料の飽和領域における結果である。
なお、各トランジスタは、チャネル長（Ｌ）が６μｍ、チャネル幅（Ｗ）が５０μｍである。また、各試料において、基板内に同じ構造のトランジスタを２０個作製した。
図１７（Ｂ）より、試料２に含まれるトランジスタのＶｇ−Ｉｄ特性において、ドレイン電圧Ｖｄが１Ｖでのオン電流が流れ始めるゲート電圧（立ち上がりゲート電圧ともいう（Ｖｇ）。）と、１０Ｖのオン電流の立ち上がりゲート電圧が異なっている。また、試料２に含まれる各トランジスタ間のＶｇ−Ｉｄ特性のばらつきも大きい。一方、図１７（Ａ）より、試料１に含まれるトランジスタのＶｇ−Ｉｄ特性は、ドレイン電圧Ｖｄが１Ｖ、１０Ｖのオン電流の立ち上がりゲート電圧（Ｖｇ）が略同一である。そして、試料１に含まれる各トランジスタ間のＶｇ−Ｉｄ特性のばらつきが小さい。このことから、酸化物半導体膜１８と酸化物絶縁膜２４とが直接接しない構造とすること、具体的には、酸化物半導体膜１８及び酸化物絶縁膜２４の間にＩｎ若しくはＧａを含む酸化物膜１９を設けることで、トランジスタの初期特性が向上することがわかる。
次に、試料１及び試料２のＢＴストレス試験及び光ＢＴストレス試験を行った。ここでは、ＢＴストレス試験として、基板温度を８０℃、ゲート絶縁膜に印加する電界強度を０．６６ＭＶ／ｃｍ、印加時間を２０００秒とし、ゲート電極に所定の電圧を印加するＢＴストレス試験を行った。なお、ＢＴストレス試験は露点温度が１２℃の大気雰囲気で行った。
また、上記ＢＴストレス試験と同様の条件を用い、３０００ｌｘの白色ＬＥＤ光をトランジスタに照射しながらゲート電極に所定の電圧を印加する光ＢＴストレス試験を行った。なお、光ＢＴストレス試験は露点温度が−３０℃の乾燥空気雰囲気で行った。
ここで、ＢＴストレス試験の測定方法について説明する。はじめに、上記のようにトランジスタのＶｇ−Ｉｄ特性の初期特性を測定した。
次に、基板温度を８０℃まで上昇させた後、トランジスタのソース及びドレインの電位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が０．６６ＭＶ／ｃｍとなるようにゲート電極に電圧を印加し、２０００秒保持した。
なお、マイナスＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）では、ゲート電極に−３０Ｖを印加した。また、プラスＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）では、ゲート電極に３０Ｖを印加した。また、光マイナスＢＴストレス試験（Ｐｈｏｔｏ −ＧＢＴ）では、３０００ｌｘの白色ＬＥＤ光を照射しつつ、ゲート電極に−３０Ｖを印加した。また、光プラスＢＴストレス試験（Ｐｈｏｔｏ ＋ＧＢＴ）では、３０００ｌｘの白色ＬＥＤ光を照射しつつ、ゲート電極に３０Ｖを印加した。
次に、ゲート電極、ソース及びドレインに電圧を印加したまま、基板温度を２５℃まで下げた。基板温度が２５℃になった後、ゲート電極、ソース及びドレインへの電圧の印加を終了させた。
また、試料１及び試料２に含まれるトランジスタの初期特性のしきい値電圧とＢＴストレス試験後のしきい値電圧の差（即ち、しきい値電圧の変動量（ΔＶｔｈ））を図１８に示す。図１８において、プラスＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）、マイナスＢＴストレス試験（Ｄａｒｋ −ＧＢＴ）、光プラスＢＴストレス試験（Ｐｈｏｔｏ ＋ＧＢＴ）、光マイナスＢＴストレス試験（Ｐｈｏｔｏ −ＧＢＴ）それぞれのしきい値電圧の変動量ΔＶｔｈを示す。
なお、本明細書において、しきい値電圧（Ｖｔｈ）は、ゲート電圧（Ｖｇ［Ｖ］）を横軸、ドレイン電流の平方根（Ｉｄ１／２［Ａ］）を縦軸としてプロットした曲線（図示せず）において、最大傾きであるＩｄ１／２の接線を外挿したときの、接線とＶｇ軸との交点のゲート電圧で定義する。
また、図１８より、試料１に含まれるトランジスタのしきい値電圧の変動量の絶対値は、試料２に含まれるトランジスタのしきい値電圧の変動量（ΔＶｔｈ）の絶対値に比べて減少していることがわかる。特に、プラスＢＴストレス試験（Ｄａｒｋ ＋ＧＢＴ）によるしきい値電圧の変動量（ΔＶｔｈ）は顕著に減少している。このことから、酸化物半導体膜１８と酸化物絶縁膜２４の間に、Ｉｎ若しくはＧａを含む酸化物膜１９を設けることで、トランジスタの信頼性が向上することがわかる。
以上より、酸化物半導体膜１８と酸化物絶縁膜２４の間に、Ｉｎ若しくはＧａを含む酸化物膜１９を設けることで、トランジスタの電気特性を向上させることができる。具体的には、初期特性を向上させつつ、信頼性も向上させることができる。また、Ｉｎ若しくはＧａを含む酸化物膜１９は、チャネル領域である酸化物半導体膜１８に酸化物絶縁膜２４に含まれる元素（例えば、窒素など）が混入することを抑制すると言うことができる。又は、Ｉｎ若しくはＧａを含む酸化物膜１９は、電力密度が高いプラズマＣＶＤ法で酸化物絶縁膜２４を形成する際にチャネル領域である酸化物半導体膜１８がプラズマダメージを受けることを抑制すると言うことができる。
本実施例では、実施例１の試料１及び試料２に含まれるトランジスタの酸化物半導体膜１８に含まれる酸素欠損の量について説明する。本実施例では、実施例１の試料１及び試料２に含まれるトランジスタの積層構造と同じ構造の試料を作製し、酸化物半導体膜１８に含まれる酸素欠損の量を評価するためにＥＳＲ（電子スピン共鳴）法分析を行った。
まず、測定した試料について説明する。試料３は、石英上に酸化物半導体膜１８を３５ｎｍ形成し、酸化物半導体膜１８上にＩｎ若しくはＧａを含む酸化物膜１９を２０ｎｍ形成し、Ｉｎ若しくはＧａを含む酸化物膜１９上に酸化物絶縁膜２４を４００ｎｍ形成した。
試料３の酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９、並びに酸化物絶縁膜２４は、実施例１の試料１と同様の条件で形成した。
試料４は、酸化物半導体膜１８を３５ｎｍ形成し、酸化物半導体膜１８上に酸化物絶縁膜２４を４００ｎｍ形成した。
試料４の酸化物半導体膜１８及び酸化物絶縁膜２４は、実施例１の試料２と同様の条件で形成した。
次に、試料３及び試料４についてＥＳＲ法分析を行った。ＥＳＲ測定は、所定の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０を用いてｇ値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。ＥＳＲ法分析において、マイクロ波電力（９．０６ＧＨｚ）は２０ｍＷ、磁場の向きは試料３及び試料４の膜表面と平行とし、測定温度を室温とした。
図１９にＥＳＲ分析結果を示す。図１９について、横軸は試料名を示し、縦軸は酸化物半導体膜１８及びＩｎ若しくはＧａを含む酸化物膜１９に含まれる酸素欠損密度に由来するｇ値＝１．９３のスピン密度を示している。
図１９より、試料３及び試料４を比較すると、試料３のほうがスピン密度は小さい。つまり、酸化物半導体膜１８と酸化物絶縁膜２４との間にＩｎ若しくはＧａを含む酸化物膜１９を設けることで、酸化物絶縁膜２４を形成する際のプラズマダメージによって酸素欠損が酸化物半導体膜１８に生成されることを抑制できるといえる。
また、図示していないが、試料３においてＩｎ若しくはＧａを含む酸化物膜１９を５０ｎｍ設けることで、上記スピン密度は検出下限以下となった。本実施例において、スピン密度の検出下限は１．０ｅ＋１７ｓｐｉｎｓ／ｃｍ３である。従って、酸素欠損を低減するという観点からＩｎ若しくはＧａを含む酸化物膜１９を５０ｎｍ設けることで酸化物絶縁膜２４を形成する際のプラズマダメージを大きく低減できる。
以上より、Ｉｎ若しくはＧａを含む酸化物膜１９を設けることで、電力密度が高いプラズマＣＶＤ法で酸化物絶縁膜２４を形成する場合でも電気特性の良好なトランジスタ、及び該トランジスタを有する半導体装置を作製することができる。
本実施例では、本発明の一態様であるトランジスタに含まれる多層膜の局在準位について説明する。ここでは、当該多層膜をＣＰＭ測定で評価した結果について説明する。
まず、ＣＰＭ測定した試料について説明する。
ガラス基板上に厚さ３０ｎｍのＩｎ若しくはＧａを含む第１の酸化物膜を形成し、第１のＩｎ若しくはＧａを含む酸化物膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、酸化物半導体膜上に厚さ３０ｎｍのＩｎ若しくはＧａを含む第２の酸化物膜を形成することで多層膜を形成した。
本実施例において、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
以上のようにして作製した試料を試料５とする。
次に、試料５についてＣＰＭ測定を行った。具体的には、試料５の多層膜に接して設けた第１の電極及び第２の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、所望の波長の範囲において照射光量から吸収係数を導出した。
図２０に、分光光度計によって測定した吸収係数（太点線）と、ＣＰＭ測定で導出した吸収係数（太実線）とを、多層膜に含まれる各層のエネルギーギャップ以上のエネルギー範囲において、フィッティングした結果を示す。なお、ＣＰＭ測定によって得られた吸収係数のカーブにおいて、アーバックテール（細点線）の傾きであるアーバックエネルギーは７８．７ｍｅＶであった。図２０（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭ測定で導出した吸収係数からアーバックテール（細点線）の吸収係数分を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した（図２０（Ｂ）参照。）。その結果、本試料の吸収係数は、２．０２×１０−４ｃｍ−１であることがわかった。
以上より、試料５の多層膜の局在準位は、不純物や欠陥に起因する準位と考察できる。従って、多層膜は、不純物や欠陥に起因する準位密度が極めて低いことがわかった。即ち、多層膜を用いたトランジスタは安定した電気特性を有することがわかる。
本実施例では、本発明の一態様であるトランジスタに含まれる多層膜のシリコン濃度について説明する。ここでは、当該多層膜をＳＩＭＳ測定で評価した結果について説明する。
まず、ＳＩＭＳ測定した試料について説明する。
シリコンウエハＳｉ上に厚さ１０ｎｍのＩｎ若しくはＧａを含む酸化物膜８１を形成し、Ｉｎ若しくはＧａを含む酸化物膜８１上に厚さ１０ｎｍの酸化物半導体膜８２を形成し、酸化物半導体膜８２上に厚さ１０ｎｍのＩｎ若しくはＧａを含む酸化物膜８３を形成することで多層膜を形成した。
本実施例において、Ｉｎ若しくはＧａを含む酸化物膜８１は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物半導体膜８２は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、Ｉｎ若しくはＧａを含む酸化物膜８３は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
多層膜を形成した後、加熱処理を行わない試料と、４５０℃にて２時間の加熱処理を行った試料を準備した。加熱処理を行わない試料を試料６とし、加熱処理を行った試料を試料７とした。
試料６及び試料７について、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｍｅｔｒｙ）を行い、深さ方向のＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を測定した。図２１（Ａ）に、試料６における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示し、図２１（Ｂ）に試料７における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示す。
図２１（Ａ）及び図２１（Ｂ）より、シリコンウエハとＩｎ若しくはＧａを含む酸化物膜８１との界面、及びＩｎ若しくはＧａを含む酸化物膜８３の上面において、Ｓｉ濃度が高くなることがわかった。また、酸化物半導体膜８２のＳｉ濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０１８ａｔｏｍｓ／ｃｍ３程度であることがわかった。これは、Ｉｎ若しくはＧａを含む酸化物膜８１及びＩｎ若しくはＧａを含む酸化物膜８３が設けられることにより、シリコンウエハや表面汚染などに起因したシリコンが酸化物半導体膜８２にまで影響することがなくなるためであると考察できる。
また、図２１（Ａ）及び図２１（Ｂ）に示す結果より、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
以上より、本実施例に示すような多層膜を用いることで、安定した電気特性を有するトランジスタを作製することができる。
（参考例１）
ここでは、上記実施例で説明したトランジスタの酸化物絶縁膜２４として、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化窒化シリコン膜について説明する。
化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離することを評価するために、ＴＤＳ測定を行って酸素の脱ガス量を測定した。
まず、測定をしたサンプル構造について説明する。参考試料１は、シリコンウエハ上に以下の条件で厚さ４００ｎｍの酸化窒化シリコン膜を形成した。当該条件は、流量１６０ｓｃｃｍのシラン及び流量４０００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃とし、１５００Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により形成した。
参考試料２は、シリコンウエハ上に以下の条件で厚さ４００ｎｍの酸化窒化シリコンを成膜した参考試料である。当該条件は、参考試料１の条件において、シランを流量２００ｓｃｃｍに変更した条件であり、その他の条件は参考試料１と同じである。
参考試料１及び参考試料２のＴＤＳ測定の結果を図２２（Ａ）及び図２２（Ｂ）に示す。図２２（Ａ）及び図２２（Ｂ）において、参考試料１及び参考試料２ともに、酸素の質量数に相当するＭ／ｚ＝３２のピークが観察された。従って、参考試料１及び参考試料２の酸化窒化シリコン膜は、加熱によって膜中に含まれている酸素の一部が脱離するといえる。
なお、加熱されることで脱離する酸素の量は、酸素分子に換算した値（単位面積あたり）を用いて評価できる。参考試料１は３．２×１０１４分子／ｃｍ２であった。参考試料２は１．９×１０１４分子／ｃｍ２であった。なお、参考試料１の脱離する酸素の量を酸素原子に換算した値（単位体積あたり）は１．６×１０１９原子／ｃｍ３であり、参考試料２の脱離する酸素の量を酸素原子に換算した値（単位体積あたり）は９．５×１０１８原子／ｃｍ３であった。
以上より、参考試料１及び参考試料２の条件で形成した酸化窒化シリコン膜を酸化物半導体膜と重畳する領域に設けた後、加熱処理を行うことで、酸化物半導体膜中の酸素欠損を修復することができ、電気特性が良好なトランジスタを作製できる。
（参考例２）
参考例１の参考試料１及び参考試料２で用いた酸化物絶縁膜の欠陥密度について説明する。ここでは、当該酸化物絶縁膜の欠陥量について、ＥＳＲ（電子スピン共鳴）法分析結果を用いて説明する。
まず、評価した試料の構造について説明する。
参考試料３及び参考試料４は、石英基板上に形成された厚さ１００ｎｍの酸化物半導体膜と、酸化物半導体膜上に形成された厚さ４００ｎｍの酸化物絶縁膜とを有する。
参考試料３及び参考試料４の酸化物半導体膜は、スパッタリングターゲットをＩｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）のターゲットとし、流量５０ｓｃｃｍのアルゴン及び流量５０ｓｃｃｍの酸素スパッタリングガスとしてスパッタリング装置の処理室内に供給し、処理室内の圧力を０．６Ｐａに制御し、５ｋＷの直流電力を供給して形成した。なお、酸化物半導体膜を形成する際の基板温度を１７０℃とした。
次に、窒素雰囲気で、４５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、４５０℃、１時間の加熱処理を行った。
次に、酸化物半導体膜上に酸化物絶縁膜を形成した。当該酸化物絶縁膜を、参考試料１の酸化窒化シリコン膜と同様の条件を用いて形成した試料を、参考試料３とする。
酸化物半導体膜上に形成された酸化物絶縁膜を、参考試料２の酸化窒化シリコン膜と同様の条件を用いて形成した試料を、参考試料４とする。
次に、参考試料３及び参考試料４についてＥＳＲ法分析を行った。ここでは、下記の条件でＥＳＲ法分析を行った。測定温度を−１７０℃とし、９．１ＧＨｚの高周波電力（マイクロ波パワー）を１ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。
シリコンのダングリングボンドに由来するｇ（ｇ値）＝２．００１に現れる信号のスピン密度を図２３に示す。
スピン密度は、参考試料３と比較して参考試料４の方が低減しているとわかる。即ち、酸化物絶縁膜の成膜条件において、シラン流量を２００ｓｃｃｍ、一酸化二窒素の流量を４０００ｓｃｃｍとすることで、欠陥の少ない酸化窒化シリコン膜、代表的には、ＥＳＲ法分析により、ｇ＝２．００１に現れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下の酸化窒化シリコン膜を形成することができる。
以上より、上記条件によって酸化物絶縁膜を形成することでシランの流量を多くすることによって、形成した酸化物絶縁膜中の欠陥密度を低減することができる。
（参考例３）
ここでは、酸化物半導体膜のエネルギーギャップ内に生成される欠陥準位の定量化について説明する。本参考例では、高輝度硬Ｘ線を用いた光電子分光法であるＨＡＸＰＥＳ（Ｈａｒｄ Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定結果について説明する。
ＨＡＸＰＥＳ測定を行った試料について説明する。
シリコンウエハ上に厚さ１００ｎｍの酸化窒化シリコン膜を形成し、当該酸化窒化シリコン膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該酸化物半導体膜上に厚さ５ｎｍの酸化シリコン膜を形成した試料（試料８）を作製した。
試料８において、酸化窒化シリコン膜は、流量１ｓｃｃｍのシラン及び流量８００ｓｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を４０Ｐａ、基板温度を４００℃とし、１５０Ｗの高周波電力（６０ＭＨｚ）を平行平板電極に供給したプラズマＣＶＤ法により形成した。
試料８において、酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加する、スパッタリング法で形成した。
試料８において、酸化シリコン膜は、シリコンを含むターゲットを用いて、成膜ガスとして酸素ガスを５０ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を１００℃とし、ＤＣ電力を１．５ｋＷ印加する、スパッタリング法で形成した。なお、当該酸化シリコン膜は、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化シリコン膜である。
また、シリコンウエハ上に厚さ１００ｎｍの酸化物半導体膜を形成した試料（試料９）を作製した。また、シリコンウエハ上に厚さ１００ｎｍの酸化窒化シリコン膜を形成し、当該酸化窒化シリコン膜上に厚さ１００ｎｍの酸化物半導体膜を形成した試料（試料１０）を作製した。
試料９及び試料１０において、酸化物半導体膜及び酸化窒化シリコン膜は、試料８と同様の方法で作製した。また、試料８乃至試料１０において、各試料とも酸化物半導体膜を形成した後に、窒素及び酸素雰囲気下で４５０℃の加熱処理を行った。また、試料８については、さらに酸化シリコン膜を形成した後に酸素雰囲気下で３００℃の加熱処理を行った。
次に、試料８乃至試料１０においてＨＡＸＰＥＳ測定を行った。ＨＡＸＰＥＳ測定は、励起Ｘ線として硬Ｘ線（６〜８ｋｅＶ程度）を用いた光電子分光法である。
図３５に、各試料についてのＨＡＸＰＥＳ測定によって得られた価電子帯スペクトルを示す。図３５において、横軸は結合エネルギー（Ｂｉｎｄｉｎｇ Ｅｎｅｒｇｙ）を示し、縦軸はスペクトル強度（Ｉｎｔｅｎｓｉｔｙ）を示している。横軸の０ｅＶの位置は酸化物半導体膜の伝導帯とみなすことができ、横軸の値が３ｅＶ付近の位置は酸化物半導体膜の価電子帯と見なすことができる。つまり、横軸の０ｅＶの位置から３ｅＶ付近の位置を酸化物半導体膜のエネルギーギャップとみなすことができる。
また、価電子帯スペクトルの強度は、酸化物半導体膜のエネルギーギャップ内に生成される欠陥準位に起因する。例えば、欠陥準位が存在すると価電子帯スペクトルの強度は高くなる。
また、ＨＡＸＰＥＳ測定の原理を踏まえると、ＨＡＸＰＥＳ測定で検出される信号は、試料の表面近くの欠陥を反映していると考えることができる。図３５の試料９及び試料１０の結果から、酸化物半導体膜のエネルギーギャップ内に生成される欠陥準位は、酸化物半導体膜の表面近傍に存在する欠陥に対応するものであると考察できる。
図３５の横軸０ｅＶ〜３ｅＶの範囲において、試料８のスペクトルは、試料９及び試料１０のスペクトルよりも強度が低いことが確認できた。従って、試料８のように、加熱により酸素の一部が脱離する酸化シリコン膜を酸化物半導体膜に接して設け、加熱処理をすることによって、酸化物半導体膜の表面近傍（酸化物半導体膜と酸化シリコン膜との界面近傍）に存在する欠陥を修復できることが確認できた。そして、上記欠陥準位は酸化物半導体膜に含まれる酸素欠損に対応するものであると考察できる。つまり、加熱により酸素の一部が脱離する酸化シリコン膜を酸化物半導体膜に接して設け、加熱処理をすることによって、酸化物半導体膜の表面近傍の酸素欠損を修復できるといえる。
ここでは、酸化物半導体膜上に設けた酸化シリコン膜をスパッタリング法で形成しているが、当該酸化シリコン膜は、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化シリコン膜であれば、プラズマＣＶＤ法で形成した酸化シリコン膜であっても酸化物半導体膜の表面近傍に存在する欠陥を修復できると考察できる。従って、実施の形態１など、本明細書に記載した方法で形成した酸化シリコン膜であれば、酸化物半導体膜の表面近傍に存在する欠陥を修復できると考察できる。
（参考例４）
ここでは、酸化物半導体を用いたトランジスタのソース及びドレイン間のエネルギー障壁について説明する。
チャネル領域となる酸化物半導体膜として真性または実質的に真性の酸化物半導体膜を用いた場合、当該酸化物半導体膜を有するトランジスタにおいて、酸化物半導体膜のエネルギーギャップの半分程度の障壁が、ソース電極及びドレイン電極である一対の電極と酸化物半導体膜との間で形成されると考えられる。ところが、実際には、酸化物半導体膜を用いたトランジスタは、Ｖｇ−Ｉｄ特性において、ゲート電圧が０Ｖ付近からドレイン電流が流れ始めるため、このような考えに問題があると示唆される。
そこで、図３６（Ａ）に示すように、ゲート絶縁膜ＧＩと、ゲート絶縁膜ＧＩ上の酸化物半導体膜ＯＳと、酸化物半導体膜ＯＳ上に設けられたソース電極Ｓ及びドレイン電極Ｄとを有する構造のトランジスタを仮定し、該トランジスタのチャネル長（Ｌ）を変更した場合の一点鎖線Ｈ１−Ｈ２におけるバンド構造を計算により導出した。なお、図３６（Ａ）では、ソース電極Ｓ及びドレイン電極Ｄと接する酸化物半導体膜ＯＳの領域にｎ型化された低抵抗領域ｎを設けている。つまり、当該酸化物半導体膜ＯＳには低抵抗領域ｎと、真性または実質的に真性な領域ｉとが含まれる。なお、当該計算において、酸化物半導体膜ＯＳは厚さ３５ｎｍ、ゲート絶縁膜ＧＩは厚さ４００ｎｍであるとして計算した。
ポアソン方程式を解くことによりバンドの曲がり幅を見積もると、バンドの曲がり幅は、デバイの遮蔽長λＤで特徴付けられる長さであることがわかった。なお、デバイの遮蔽長λＤは下式で表すことができ、下式においてｋＢはボルツマン定数である。
Figure 2014103389
上式において、酸化物半導体膜ＯＳの真性キャリア密度ｎｉを６．６×１０−９ｃｍ−３とし、酸化物半導体膜ＯＳの比誘電率εを１５とし、温度を３００Ｋとすると、デバイの遮蔽長λＤは、５．７×１０１０μｍと、非常に大きな値であることがわかった。従って、チャネル長がデバイの遮蔽長λＤの２倍である１．１４×１０１１μｍよりも大きければ低抵抗領域ｎと、真性または実質的に真性な領域ｉとのエネルギー障壁は、酸化物半導体膜ＯＳのエネルギーギャップの半分となることがわかる。
図３７は、チャネル長が０．０３μｍ、０．３μｍ、１μｍ、１０μｍ、１００μｍ及び１×１０１２μｍのときのバンド構造の計算結果を示す。ただし、ソース電極及びドレイン電極の電位はＧＮＤ（０Ｖ）に固定されている。なお、図３７中の、ｎは低抵抗領域を示し、ｉは低抵抗領域に挟まれた真性または実質的に真性な領域を示し、一点鎖線は酸化物半導体膜のフェルミエネルギーを示し、破線は酸化物半導体膜のｍｉｄ ｇａｐを示す。
図３７より、チャネル長が十分大きい１×１０１２μｍの場合、低抵抗領域と真性または実質的に真性な領域の電子エネルギーの差が、酸化物半導体膜のエネルギーギャップの半分となることがわかった。ところが、チャネル長を小さくしていくと、徐々に低抵抗領域と真性または実質的に真性な領域の電子エネルギーの差が小さくなり、チャネル長が１μｍ以下ではほとんどエネルギー障壁がないことがわかった。なお、低抵抗領域の電子エネルギーはソース電極及びドレイン電極である一対の電極によって固定される。
上述したように、チャネル長が小さいとき、低抵抗領域と、真性または実質的に真性な領域とのエネルギー障壁は十分小さくなることがわかる。
ここで、チャネル長が小さいとき、低抵抗領域と、真性または実質的に真性な領域とのエネルギー障壁は十分小さくなる理由について考察する。
酸化物半導体膜の模式図と、酸化物半導体膜におけるバンド構造について、図３８を用いて説明する。図３８（Ａ）に、真性または実質的に真性な領域６０１と、低抵抗領域６０２、６０３とを有する酸化物半導体膜６００のチャネル長中央における伝導帯の下端Ｅｃ＿０を示す。また、酸化物半導体膜６００のチャネル長をＬ＿０とする。図３８（Ａ）において、Ｌ＿０＞２λＤである。
図３８（Ｂ）は、図３８（Ａ）よりもチャネル長の小さい酸化物半導体膜、及びそのバンド構造を示す。図３８（Ｂ）に、真性または実質的に真性な領域６１１と、低抵抗領域６１２、６１３とを有する酸化物半導体膜６１０のチャネル長中央における伝導帯の下端Ｅｃ＿１を示す。また、酸化物半導体膜６１０のチャネル長をＬ＿１とする。図３８（Ｂ）において、チャネル長Ｌ＿１＜Ｌ＿０であり、Ｌ＿１＜２λＤである。
。
図３８（Ｃ）は、図３８（Ａ）及び図３８（Ｂ）に示す酸化物半導体膜よりもチャネル長の小さい酸化物半導体膜、及びそのバンド構造を示す。図３８（Ｃ）に、真性または実質的に真性な領域６２１と、低抵抗領域６２２、６２３とを有する酸化物半導体膜６２０のチャネル長中央における伝導帯の下端Ｅｃ＿２を示す。また、酸化物半導体膜６２０のチャネル長をＬ＿２とする。チャネル長Ｌ＿２＜Ｌ＿１であり、Ｌ＿２＜＜２λＤである。
図３８（Ａ）において、フェルミ準位Ｅｆと伝導帯の下端Ｅｃ＿０のエネルギー差をエネルギー障壁ΔＨ＿０と示し、図３８（Ｂ）において、フェルミ準位Ｅｆと伝導帯の下端Ｅｃ＿１のエネルギー差をエネルギー障壁ΔＨ＿１と示し、図３８（Ｃ）において、フェルミ準位Ｅｆと伝導帯の下端Ｅｃ＿２のエネルギー差をエネルギー障壁ΔＨ＿２と示す。
酸化物半導体膜において、一対の電極と接する領域は低抵抗領域となる。このため、真性または実質的に真性な領域と低抵抗領域との接合部が近づく程、伝導帯の下端のエネルギーが低下し、湾曲する。図３８（Ａ）に示すように、チャネル長Ｌ＿０が十分大きい場合は、エネルギー障壁ΔＨ＿０は、Ｅｇ（バンドギャップ）／２に相当する。
一方、図３８（Ｂ）及び図３８（Ｃ）に示すように、チャネル長が小さくなると、伝導帯の下端Ｅｃ＿１、Ｅｃ＿２の湾曲している部分が重なるため、エネルギー障壁ΔＨ＿１、ΔＨ＿２が、Ｅｇ／２より低くなると考えられる。このように、チャネル長が小さくなることにより、真性または実質的に真性な領域における伝導帯の下端の低下が生じることを、本明細書ではＣＢＬ効果（Ｃｏｎｄｕｃｔｉｏｎ Ｂａｎｄ Ｌｏｗｅｒｉｎｇ Ｅｆｆｅｃｔ）という。
次に、図３６（Ａ）に示した構造においてゲート絶縁膜ＧＩの下にゲート電極ＧＥを設けた、ボトムゲート構造のトランジスタを仮定し、該トランジスタのチャネル長（Ｌ）を変更した場合の一点鎖線Ｈ１−Ｈ２におけるバンド構造を計算により導出した。当該計算に用いたトランジスタの構造を図３６（Ｂ）に示す。なお、当該計算において、酸化物半導体膜ＯＳは厚さ３５ｎｍ、ゲート絶縁膜ＧＩは厚さ４００ｎｍであるとして計算した。
図３９は、当該構造のトランジスタにおいて、チャネル長を１μｍ、１０μｍ、５０μｍ、１００μｍ、１×１０５μｍ及び１×１０１２μｍのときのバンド構造の計算結果を示す。ただし、ソース電極、ドレイン電極、及びゲート電極の電位はＧＮＤ（０Ｖ）に固定されている。なお、図３９中の、ｎは低抵抗領域を示し、ｉは酸化物半導体膜において、低抵抗領域に挟まれた真性または実質的に真性な領域を示し、一点鎖線は酸化物半導体膜のフェルミエネルギーを示し、破線は酸化物半導体膜のｍｉｄ ｇａｐを示す。
図３９に示したバンド構造は、図３６（Ａ）に示した構造において行った計算と同様の計算をして得られた結果である。しかし、図３６（Ｂ）の構造のようにゲート電極を設けた場合、チャネル長（Ｌ）が１μｍよりも大きい場合でも、低抵抗領域と、真性または実質的に真性な領域とのエネルギー障壁は、チャネル長（Ｌ）に依存せず、おおよそ一定の値となることがわかる。
図４０に、図３６（Ａ）及び図３６（Ｂ）の各構造の、チャネル長（Ｌ長）に対するエネルギー障壁の高さを示す。
図４０より、ゲート電極を設けていない図３６（Ａ）の構造では、チャネル長が大きくなるにつれて、エネルギー障壁の高さは単調に増加し、チャネル長が１×１０１２μｍのときには、酸化物半導体膜のエネルギーギャップの半分（１．６ｅＶ）となることがわかる。一方、ゲート電極を設けた図３６（Ｂ）の構造では、チャネル長が１μｍよりも大きい場合でも、エネルギー障壁の高さはチャネル長に依存しないことがわかる。
上記より、真性または実質的に真性の酸化物半導体膜を用いたトランジスタは、ＣＢＬ効果によって、エネルギー障壁が酸化物半導体膜のエネルギーギャップの半分の値よりも低くなることから、Ｖｇ−Ｉｄ特性においてゲート電圧が０Ｖ付近からドレイン電流が流れ始めると考察できる。また、ある程度のチャネル長（１μｍ）よりも大きいトランジスタのエネルギー障壁は、チャネル長に依存せず一定の値となることから、真性または実質的に真性の酸化物半導体膜を用いたトランジスタは、Ｖｇ−Ｉｄ特性においてゲート電圧が０Ｖ付近からドレイン電流が流れ始めると考察できる。
本発明の一態様のトランジスタに含まれる多層膜は、真性または実質的に真性の酸化物半導体膜を有するため、当該多層膜を有するトランジスタは、Ｖｇ−Ｉｄ特性においてゲート電圧が０Ｖ付近からドレイン電流が流れ始めると考察できる。

Claims (10)

  1. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極と重なる多層膜と、
    前記多層膜に接する一対の電極と、を有するトランジスタと、
    前記ゲート絶縁膜、前記多層膜、及び前記一対の電極を覆う酸化物絶縁膜と、を備え、
    前記多層膜は、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を有し、
    前記酸化物絶縁膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜であり、
    前記トランジスタは、バイアス温度ストレス試験によってしきい値電圧が変動しない、又はプラス方向若しくはマイナス方向への変動量が１．０Ｖ以下であることを特徴とする半導体装置。
  2. 請求項１において、前記酸化物半導体膜は、Ｉｎ若しくはＧａを含むことを特徴とする半導体装置。
  3. 請求項１又は請求項２において、前記Ｉｎ若しくはＧａを含む酸化物膜の伝導帯の下端のエネルギー準位が、前記酸化物半導体膜の伝導帯の下端のエネルギー準位よりも真空準位に近いことを特徴とする半導体装置。
  4. 請求項３において、前記Ｉｎ若しくはＧａを含む酸化物膜の伝導帯の下端のエネルギー準位と、前記酸化物半導体膜の伝導帯の下端のエネルギー準位との差は０．０５ｅＶ以上２ｅＶ以下であることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記酸化物半導体膜及び前記Ｉｎ若しくはＧａを含む酸化物膜が、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）であり、
    前記酸化物半導体膜と比較して、前記Ｉｎ若しくはＧａを含む酸化物膜に含まれる前記Ｍの原子数比が大きいことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記多層膜は、エネルギーが１．５ｅＶ以上２．３ｅＶ以下の範囲において、一定光電流測定法で導出された吸収係数が、１×１０−３／ｃｍ未満であることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記酸化物半導体膜と前記Ｉｎ若しくはＧａを含む酸化物膜との間におけるシリコン濃度が、２×１０１８原子／ｃｍ３未満であることを特徴とする半導体装置。
  8. 基板上にゲート電極及びゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜を有する多層膜を形成し、
    前記多層膜に接する一対の電極を形成し、
    前記多層膜、及び前記一対の電極上に、酸化物絶縁膜を形成し、
    前記酸化物絶縁膜は、真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下に保持し、前記処理室に原料ガスを導入して前記処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、前記処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下の高周波電力を供給することによって形成することを特徴とする半導体装置の作製方法。
  9. 請求項８において、
    前記酸化物絶縁膜として、シリコンを含む堆積性気体及び酸化性気体を原料ガスに用いて、酸化シリコン膜又は酸化窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
  10. 請求項８又は請求項９において、
    前記酸化物絶縁膜として、シラン及び一酸化二窒素を原料ガスに用いて、酸化窒化シリコン膜を形成することを特徴とする半導体装置の作製方法。
JP2013219871A 2012-10-24 2013-10-23 半導体装置 Expired - Fee Related JP6266297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013219871A JP6266297B2 (ja) 2012-10-24 2013-10-23 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012234616 2012-10-24
JP2012234616 2012-10-24
JP2013219871A JP6266297B2 (ja) 2012-10-24 2013-10-23 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2017043400A Division JP6145237B2 (ja) 2012-10-24 2017-03-08 トランジスタ及びその作製方法
JP2017243987A Division JP6630336B2 (ja) 2012-10-24 2017-12-20 半導体装置

Publications (3)

Publication Number Publication Date
JP2014103389A true JP2014103389A (ja) 2014-06-05
JP2014103389A5 JP2014103389A5 (ja) 2016-11-10
JP6266297B2 JP6266297B2 (ja) 2018-01-24

Family

ID=50484545

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2013219871A Expired - Fee Related JP6266297B2 (ja) 2012-10-24 2013-10-23 半導体装置
JP2017043400A Active JP6145237B2 (ja) 2012-10-24 2017-03-08 トランジスタ及びその作製方法
JP2017243987A Active JP6630336B2 (ja) 2012-10-24 2017-12-20 半導体装置
JP2019221354A Active JP6832414B2 (ja) 2012-10-24 2019-12-06 トランジスタ
JP2021014484A Active JP7022852B2 (ja) 2012-10-24 2021-02-01 表示装置
JP2022016832A Active JP7390416B2 (ja) 2012-10-24 2022-02-07 半導体装置

Family Applications After (5)

Application Number Title Priority Date Filing Date
JP2017043400A Active JP6145237B2 (ja) 2012-10-24 2017-03-08 トランジスタ及びその作製方法
JP2017243987A Active JP6630336B2 (ja) 2012-10-24 2017-12-20 半導体装置
JP2019221354A Active JP6832414B2 (ja) 2012-10-24 2019-12-06 トランジスタ
JP2021014484A Active JP7022852B2 (ja) 2012-10-24 2021-02-01 表示装置
JP2022016832A Active JP7390416B2 (ja) 2012-10-24 2022-02-07 半導体装置

Country Status (3)

Country Link
US (2) US9530892B2 (ja)
JP (6) JP6266297B2 (ja)
KR (2) KR102279459B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007390A (ko) * 2014-07-11 2016-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2017191934A (ja) * 2016-04-08 2017-10-19 株式会社半導体エネルギー研究所 トランジスタ、およびその作製方法
WO2018011648A1 (ja) * 2016-07-11 2018-01-18 株式会社半導体エネルギー研究所 金属酸化物、および当該金属酸化物を有する半導体装置
JP2023002738A (ja) * 2018-06-08 2023-01-10 株式会社半導体エネルギー研究所 金属酸化物の作製方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102197397B1 (ko) * 2009-12-18 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI505164B (zh) * 2013-09-26 2015-10-21 Ye Xin Technology Consulting Co Ltd 觸控裝置
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR20220069118A (ko) 2014-07-15 2022-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20160087469A (ko) * 2015-01-13 2016-07-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US20170205909A1 (en) * 2016-01-19 2017-07-20 Shenzhen China Star Optoelectronics Technology Co., Ltd. Touch Panel and Method of Fabricating the Same
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017199128A1 (en) * 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
KR102174384B1 (ko) * 2018-12-10 2020-11-04 충북대학교 산학협력단 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR102245154B1 (ko) * 2019-06-20 2021-04-26 충북대학교 산학협력단 다적층 구조 izo 박막 트랜지스터 및 그 제조 방법
KR102290124B1 (ko) * 2019-06-20 2021-08-31 충북대학교 산학협력단 Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법
KR102386990B1 (ko) 2020-03-24 2022-04-15 한양대학교 산학협력단 수소확산방지막을 포함하는 소자, 및 그 제조방법
EP3885042A1 (en) * 2020-03-24 2021-09-29 Imec VZW Method for fabricating a microfluidic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
US20110212570A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US20110309411A1 (en) * 2010-06-16 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US20120043541A1 (en) * 2010-08-20 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20120229805A1 (en) * 2011-03-08 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor

Family Cites Families (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) * 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101460869B1 (ko) * 2009-09-04 2014-11-11 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR20130026404A (ko) * 2009-09-24 2013-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
WO2011043206A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20190102090A (ko) 2010-02-19 2019-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 이를 이용한 표시 장치
US8890555B2 (en) * 2010-04-28 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for measuring transistor
JP5797449B2 (ja) 2010-05-13 2015-10-21 株式会社半導体エネルギー研究所 半導体装置の評価方法
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101969B4 (de) * 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
TWI562285B (en) * 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6010291B2 (ja) 2010-11-05 2016-10-19 株式会社半導体エネルギー研究所 表示装置の駆動方法
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012145797A (ja) 2011-01-13 2012-08-02 Panasonic Liquid Crystal Display Co Ltd 液晶パネル
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6023461B2 (ja) 2011-05-13 2016-11-09 株式会社半導体エネルギー研究所 発光素子、発光装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP5972065B2 (ja) 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same
JP2011124360A (ja) * 2009-12-10 2011-06-23 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20110212570A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011199273A (ja) * 2010-02-26 2011-10-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011228689A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012023352A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 電界効果トランジスタ
US20110309411A1 (en) * 2010-06-16 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
US20120043541A1 (en) * 2010-08-20 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012064932A (ja) * 2010-08-20 2012-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012059860A (ja) * 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120138922A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2012134475A (ja) * 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
JP2012160679A (ja) * 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US20120229805A1 (en) * 2011-03-08 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Defect evaluation method for semiconductor
JP2012198201A (ja) * 2011-03-08 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体の欠陥評価方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160007390A (ko) * 2014-07-11 2016-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2016028423A (ja) * 2014-07-11 2016-02-25 株式会社半導体エネルギー研究所 半導体装置
KR102392498B1 (ko) 2014-07-11 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2017191934A (ja) * 2016-04-08 2017-10-19 株式会社半導体エネルギー研究所 トランジスタ、およびその作製方法
JP2022033861A (ja) * 2016-04-08 2022-03-02 株式会社半導体エネルギー研究所 トランジスタ
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP7270711B2 (ja) 2016-04-08 2023-05-10 株式会社半導体エネルギー研究所 半導体装置
WO2018011648A1 (ja) * 2016-07-11 2018-01-18 株式会社半導体エネルギー研究所 金属酸化物、および当該金属酸化物を有する半導体装置
JP2023002738A (ja) * 2018-06-08 2023-01-10 株式会社半導体エネルギー研究所 金属酸化物の作製方法

Also Published As

Publication number Publication date
JP6832414B2 (ja) 2021-02-24
JP6630336B2 (ja) 2020-01-15
JP2020043367A (ja) 2020-03-19
US20140110708A1 (en) 2014-04-24
JP6145237B2 (ja) 2017-06-07
JP2018064116A (ja) 2018-04-19
JP7022852B2 (ja) 2022-02-18
JP2024022597A (ja) 2024-02-16
JP2022078045A (ja) 2022-05-24
US9530892B2 (en) 2016-12-27
JP2021090063A (ja) 2021-06-10
KR20140052870A (ko) 2014-05-07
US20170110588A1 (en) 2017-04-20
US9972718B2 (en) 2018-05-15
KR20210090152A (ko) 2021-07-19
JP6266297B2 (ja) 2018-01-24
JP7390416B2 (ja) 2023-12-01
KR102427228B1 (ko) 2022-07-28
JP2017103495A (ja) 2017-06-08
KR102279459B1 (ko) 2021-07-19

Similar Documents

Publication Publication Date Title
KR102427228B1 (ko) 반도체 장치 및 그 제작 방법
KR102497122B1 (ko) 반도체 장치와 그 제작 방법
US11355648B2 (en) Semiconductor device and method for manufacturing the same
JP6630334B2 (ja) 半導体装置
JP7581466B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6266297

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees