JP7461325B2 - 酸化ガリウム系半導体基板の表面処理方法および半導体装置 - Google Patents

酸化ガリウム系半導体基板の表面処理方法および半導体装置 Download PDF

Info

Publication number
JP7461325B2
JP7461325B2 JP2021148753A JP2021148753A JP7461325B2 JP 7461325 B2 JP7461325 B2 JP 7461325B2 JP 2021148753 A JP2021148753 A JP 2021148753A JP 2021148753 A JP2021148753 A JP 2021148753A JP 7461325 B2 JP7461325 B2 JP 7461325B2
Authority
JP
Japan
Prior art keywords
gallium oxide
semiconductor substrate
dry etching
bias
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021148753A
Other languages
English (en)
Other versions
JP2023041394A (ja
Inventor
克博 朽木
恵太 片岡
大悟 菊田
裕樹 三宅
周平 市川
喜隆 長里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2021148753A priority Critical patent/JP7461325B2/ja
Priority to US17/890,795 priority patent/US20230081110A1/en
Priority to DE102022122718.9A priority patent/DE102022122718A1/de
Priority to CN202211103102.7A priority patent/CN115810544A/zh
Publication of JP2023041394A publication Critical patent/JP2023041394A/ja
Application granted granted Critical
Publication of JP7461325B2 publication Critical patent/JP7461325B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示する技術は、酸化ガリウム系半導体基板の表面処理方法、および、酸化ガリウム系半導体基板を用いた半導体装置に関する。
非特許文献1には、酸化ガリウム基板を用いて作製したショットキーバリアダイオードのデバイス構造が開示されている。
W. Li et al., "2.44 kV Ga2O3 vertical trench Schottky barrier diodes with very low reverse leakage current", IEEE International Electron Devices Meeting Tech. Dig., 2018, pp. 193-196.
酸化ガリウム系半導体基板の表面の界面準位を抑制することで、デバイス特性を向上させることが要求されている。例えば、ショットキー接合を形成する場合には、界面準位密度が高くなると、ショットキー障壁高さΦBが低くなることによりリーク電流が増大してしまう。
本明細書に開示する酸化ガリウム系半導体基板の表面処理方法の一実施形態は、150V以上のセルフバイアスでドライエッチングすることで、酸化ガリウム系半導体基板の表面を平坦化する平坦化工程を備える。酸化ガリウム系半導体基板の表面処理方法は、平坦化工程が行われた酸化ガリウム系半導体基板の表面をHSOを含んだ薬液で洗浄することで、表面にステップテラス構造を表出させる工程を備える。
酸化ガリウム系半導体基板の表面に、変質層の薄膜が形成されている場合がある。ドライエッチング時に、変質層が除去できない領域が存在すると、変質層がマスクとなってエッチングが進まないため、表面の粗さが大きくなってしまう。本発明者らは、ドライエッチングのセルフバイアスを150V以上にすることで、この変質層を適切に除去できることを見出した。これにより、エッチング後の平坦性を高めることができる。また本発明者らは、ドライエッチング後の表面をHSOを含んだ薬液で洗浄することで、表面にステップテラス構造を表出させることができることを見出した。これにより、平坦度が高いとともに界面層が存在しない、理想的な表面状態を実現できるため、界面準位の発生を抑制することが可能となる。デバイス特性を向上させることが可能となる。
平坦化工程では、塩素を含んだガスを用いてドライエッチングを実行してもよい。
平坦化工程は、ボロンおよび塩素を含んだガスを用いてドライエッチングを実行する第1工程を備えていてもよい。平坦化工程は、第1工程の後に、ボロンを含まずに塩素を含んだガスを用いてドライエッチングを実行する第2工程を備えていてもよい。平坦化工程は、第2工程の後に、ボロンおよび塩素を含んだガスを用いてドライエッチングを実行する第3工程を備えていてもよい。
第1工程ではBClを含んだガスが用いられてもよい。第2工程ではClを含んだガスが用いられてもよい。第3工程ではBClを含んだガスが用いられてもよい。
酸化ガリウム系半導体基板は、インジウム、アルミニウム、亜鉛の少なくとも一つを含んだ混晶の酸化ガリウム基板であってもよい。
本明細書に開示する半導体装置の一実施形態は、酸化ガリウム系半導体基板を備える。半導体装置は、酸化ガリウム系半導体基板の表面に配置された金属膜を備える。酸化ガリウム系半導体基板と金属膜との界面において、酸化ガリウム系半導体基板の表面にステップテラス構造が表出している。
本明細書に開示する半導体装置の一実施形態は、酸化ガリウム系半導体基板を備える。半導体装置は、酸化ガリウム系半導体基板の表面に配置された絶縁膜を備える。半導体装置は、絶縁膜の表面に配置された電極を備える。酸化ガリウム系半導体基板と絶縁膜との界面において、酸化ガリウム系半導体基板の表面にステップテラス構造が表出している。
半導体装置1の断面概略図である。 ドライエッチング装置30の概略図である。 半導体装置1の製造方法について説明するフローチャートである。 平坦化工程の実施前における、表面12s近傍の断面図である。 平坦化工程の実施後における、表面12s近傍の断面図である。 ナノカラムNCのSEM観察画像である。 アンテナパワーとセルフバイアスの相関グラフである。 バイアスパワーとセルフバイアスの相関グラフである。 ドライエッチング後の表面12sのAFM観察像である。 洗浄後の表面12sのAFM観察像である。
(半導体装置1の構成)
図1に、本施例に係る半導体装置1の断面概略図を示す。半導体装置1は、ショットキーバリアダイオードである。半導体装置1は、半導体基板10を備えている。半導体基板10は、n型の酸化ガリウム基板11に、n型の酸化ガリウム層12が積層した構造を有している。酸化ガリウム層12は、HVPE法でエピタキシャル成長させた層である。酸化ガリウム基板11および酸化ガリウム層12の表面は、(001)面である。半導体基板10の裏面には、カソード電極21が配置されている。カソード電極21は、チタン(Ti)と金(Au)が積層された構造を有している。半導体基板10の表面12sには、アノード電極22が配置されている。アノード電極22は、ニッケル(Ni)である。
(ドライエッチング装置30およびセルフバイアス)
図2に、本実施例で用いたドライエッチング装置30の概略図を示す。ドライエッチング装置30は、誘導結合性プラズマ(Inductively coupled plasma: ICP)エッチング装置である。チャンバ31内は真空ポンプ32で減圧される。チャンバ31内には、バイアス電極34およびウェハ35が格納されている。バイアス電極34には、バイアスRF電源33が接続されている。チャンバ31の上部には、誘導コイル37が配置されている。誘導コイル37には、アンテナRF電源38が接続されている。チャンバ内には、ガス供給管36を介してエッチングガスが供給される。本実施例では、BClおよびClが切り替え可能に供給される。
誘導コイル37にアンテナパワーを印加すると、コイル直下にプラズマPLが生成される。またバイアス電極34にバイアスパワーを印加することで、負の直流電圧であるセルフバイアスVdsを発生させることができる。プラズマPLとウェハ35の間には、シースSHが発生する。シースSHで発生している強い電界により、イオンをウェハ35に向かって加速させることができる。
セルフバイアスは、シースSHの電圧である。換言すると、セルフバイアスは、プラズマPLとウェハ35との間の電位差である。セルフバイアスは、バイアスRF電源33およびアンテナRF電源38のパワーや、エッチングガス種など、様々なパラメータによって定まる電圧である。セルフバイアスは、何れのドライエッチング装置においても測定することができる。またセルフバイアスは、エッチング中にモニタすることができる。よってセルフバイアスは、エッチング条件を規定するための、一般的かつ汎用性のある指標である。
(半導体装置1の製造方法)
図3のフローチャートを参照して、半導体装置1の製造方法について説明する。ステップS0において、半導体基板10をドライエッチング装置30のチャンバ31内にセットする。
ステップS1~S3において、半導体基板10の表面12sを平坦化する平坦化工程が行われる。平坦化工程は、第1~第3工程を備えている。平坦化工程では、150V以上のセルフバイアスでドライエッチングが行われる。これにより、エッチングレートを維持しつつ、平坦な凹凸のない表面を形成することができる。また塩素を含んだガスを用いてドライエッチングを実行する。本実施例では、アンテナRF電源38のパワーを800W、チャンバ31内の圧力を1Pa、トータル流量を30sccm、エッチング時間を10分、とした。以下に、第1~第3工程の各々を説明する。
ステップS1において、BClガスを用いて、150V以上のセルフバイアスでドライエッチングを実行する第1工程が行われる。半導体基板10の表面12sに、変質層の薄膜が形成されている場合がある。第1工程では、ボロン原子が酸化ガリウムの酸素原子と結合することで、この変質層を効果的に除去することができる。
ステップS2において、Clガスを用いて、150V以上のセルフバイアスでドライエッチングを実行する第2工程が行われる。ボロンが含まれていないため、ボロン原子と酸素原子との結合が発生しない。このため、エッチングレートは低下するが、加工平坦度を高めることができる。
ステップS3において、BClガスを用いて、150V以上のセルフバイアスでドライエッチングを実行する第3工程が行われる。チャンバ31内や大気中には、微量のシリコン原子が存在している。このシリコン原子が酸化ガリウムの酸素原子の吸着サイトに吸着すると、酸化ガリウムの抵抗が上昇してしまう。そこで、ボロンを含んだエッチングガスで仕上げを行うことにより、酸素の吸着サイトをボロン原子で終端させることができる。酸素原子の吸着サイトにシリコン原子が吸着することを抑制することが可能となる。
なお、ステップS1~S3は、エッチングガスを切り替えることで連続的に実行することができる。
ステップS4において、平坦化工程が行われた半導体基板10をチャンバ31から取り出す。そして、半導体基板10の表面12sを硫酸(HSO)を含んだ薬液で洗浄する。これにより、半導体基板10の表面12sにステップテラス構造(すなわち、原子レベルで平坦な表面)を表出させることができる。本実施例では、硫酸と過酸化水素水とを混合したSPM(Sulfuric Acid Hydrogen Peroxide Mixture)処理を行った。
また、半導体基板10の表面12sに塩素が存在すると、表面準位を形成してしまう。その結果、ショットキー障壁高さΦBが低下するため、逆方向リークの発生要因となってしまう。そこでステップS4の洗浄を実施することにより、半導体基板10の表面12sに残留している塩素を除去することができる。表面準位の形成を抑制することが可能となる。
ステップS5において、表面12sに金属層(アノード電極22)を形成する。本実施例では、ニッケル層を形成した。これにより、図1に示す半導体装置1が完成する。
(セルフバイアスの決定方法)
150V以上のセルフバイアスが必要とされる理由を説明する。図4に、平坦化工程(ステップS1~S3)の実施前における、酸化ガリウム層12の表面12s近傍の断面図を示す。表面12sに、変質層12aの薄膜が形成されている場合がある。変質層12aは、様々な元素が吸着することや、加工時のダメージによって、酸化ガリウムから変質している層である。ステップS1~S3のドライエッチング時に、変質層12aが除去できない領域が存在すると、残存した変質層12aがマスクとなってエッチングが停止してしまう。その結果、図5に示すように、残存した変質層12aの部分にナノカラムNC(柱状の異物)が形成されてしまう。
また図6に、ナノカラムNCのSEM観察画像を示す。ナノカラムNCが形成されると、表面12sの平坦度が極端に悪化するため、問題である。
そこで本発明者らは、ナノカラムNCが形成されないセルフバイアスの範囲を、実験により求めた。図7および図8に、実験結果を示す。図7の横軸はアンテナRF電源38のアンテナパワーであり、縦軸はセルフバイアスである。図7の実験では、バイアスRF電源33のバイアスパワーは30Wで固定した。図8の横軸はバイアスパワーであり、縦軸はセルフバイアスである。図8の実験では、アンテナパワーは800Wで固定した。なお、図7および図8の実験では、エッチングガスにBCl3を使用し、トータル圧力を1Paとしている。
図7および図8の各プロットに示す条件において、平坦化工程(ステップS1~S3)を実施した。そしてナノカラムNCの発生の有無を確認した。図中の白丸はナノカラムNCが形成されなかった条件を示しており、黒丸はナノカラムNCが形成された条件を示している。
図7に示すように、アンテナパワーを低下させることに応じて、セルフバイアスが上昇することが分かる。そして、セルフバイアスが150V以上の領域で、ナノカラムNCが形成されないことが分かる(領域R1参照)。また図8に示すように、バイアスパワーを上昇させることに応じて、セルフバイアスが上昇することが分かる。そして、セルフバイアスが150V以上の領域で、ナノカラムNCが形成されないことが分かる(領域R2参照)。
以上より本発明者らは、ドライエッチングのセルフバイアスを150V以上にすることで、変質層12a(図4および図5参照)を適切に除去できることを見出した。これにより、ナノカラムNCの形成を防止できるため、エッチング後の平坦性を高めることが可能となる。酸化ガリウム層12の表面12sとアノード電極22との接合界面の平坦度を高めることができるため、電界を抑制することができる。リーク電流を抑制することが可能となる。
(洗浄工程の効果)
図9および図10に、酸化ガリウム層12の表面12sのAFM観察像を示す。面方位は(001)面である。図9は、ステップS3のドライエッチング後の像である。図10は、ステップS4の洗浄後の像である。図9および図10は同一倍率である。
図9のドライエッチング後の表面の算術平均粗さRaは、0.30nmであった。一方、図10の洗浄後の表面の算術平均粗さRaは、0.17nmであった。これにより、洗浄工程によって表面粗さを小さくすることができることが分かる。
図9では、表面に規則性が観察されない。一方、図10では、ステップテラス構造が観察されている。ステップテラス構造は、1原子以上の段差部位であるステップSTと、原子レベルで平坦なテラスTEとが繰り返される構造である。
以上により本発明者らは、ドライエッチング後の酸化ガリウム層の表面をHSOを含んだ薬液で洗浄することで、表面12sにステップテラス構造を表出させることができることを見出した。ステップテラス構造が表出している表面は、平坦度が極めて高いとともに界面層が存在しない、理想的な表面状態である。これにより、界面準位の発生を抑制することができるため、ショットキー障壁高さΦBの低下を抑制可能となる(ドライエッチング後:1.09eV、洗浄後:1.15eV)。リーク電流の抑制が可能となる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
(変形例)
本明細書の技術は、ショットキーバリアダイオードに限られず、様々なデバイス構造に適用可能である。例えば、絶縁膜を用いたFET構造に適用してもよい。この場合、酸化ガリウム層表面に、絶縁膜を介して電極が配置される。酸化ガリウム層と絶縁膜との界面において、酸化ガリウム層の表面にステップテラス構造が表出している構造を実現できる。これにより、界面準位の発生を抑制することができるため、リーク電流の抑制やオン抵抗の抑制などが可能となる。デバイス特性を改善することができる。
ステップS1およびS3で用いられるエッチングガスは、BClに限られない。ボロンおよび塩素を含んだガスであれば、ガス種類はいずれでもよい。ステップS2で用いられるエッチングガスは、Clに限られない。ボロンを含まずに塩素を含んだガスであれば、ガス種類はいずれでもよい。
酸化ガリウム層12のステップテラス構造は様々であってよい。α型、β型の何れであっても本明細書の技術を適用可能である。
酸化ガリウム層12は、インジウム、アルミニウム、亜鉛の少なくとも一つを含んだ混晶の酸化ガリウムであってもよい。例えば、(InAlGa)、(AlGa)、InGaO(ZnO)、などが挙げられる。
1:半導体装置 10:半導体基板 11:酸化ガリウム基板 12:酸化ガリウム層 12a:変質層 12s:表面 22:アノード電極 30:ドライエッチング装置 33:バイアスRF電源 34:バイアス電極 35:ウェハ 37:誘導コイル 38:アンテナRF電源 NC:ナノカラム SH:シース PL:プラズマ

Claims (5)

  1. 酸化ガリウム系半導体基板の表面処理方法であって、
    150V以上のセルフバイアスでドライエッチングすることで、前記酸化ガリウム系半導体基板の表面を平坦化する平坦化工程と、
    前記平坦化工程が行われた前記酸化ガリウム系半導体基板の表面をHSOを含んだ薬液で洗浄することで、表面にステップテラス構造を表出させる工程と、
    を備える、酸化ガリウム系半導体基板の表面処理方法。
  2. 前記平坦化工程では、塩素を含んだガスを用いて前記ドライエッチングを実行する、請求項1に記載の酸化ガリウム系半導体基板の表面処理方法。
  3. 前記平坦化工程は、
    ボロンおよび塩素を含んだガスを用いて前記ドライエッチングを実行する第1工程と、
    前記第1工程の後に、ボロンを含まずに塩素を含んだガスを用いて前記ドライエッチングを実行する第2工程と、
    前記第2工程の後に、ボロンおよび塩素を含んだガスを用いて前記ドライエッチングを実行する第3工程と、
    を備える、請求項2に記載の酸化ガリウム系半導体基板の表面処理方法。
  4. 前記第1工程ではBClを含んだガスが用いられ、
    前記第2工程ではClを含んだガスが用いられ、
    前記第3工程ではBClを含んだガスが用いられる、請求項3に記載の酸化ガリウム系半導体基板の表面処理方法。
  5. 前記酸化ガリウム系半導体基板は、インジウム、アルミニウム、亜鉛の少なくとも一つを含んだ混晶の酸化ガリウム基板である、請求項1~4の何れか1項に記載の酸化ガリウム系半導体基板の表面処理方法。
JP2021148753A 2021-09-13 2021-09-13 酸化ガリウム系半導体基板の表面処理方法および半導体装置 Active JP7461325B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021148753A JP7461325B2 (ja) 2021-09-13 2021-09-13 酸化ガリウム系半導体基板の表面処理方法および半導体装置
US17/890,795 US20230081110A1 (en) 2021-09-13 2022-08-18 Surface treatment method for gallium oxide-based semiconductor substrate and semiconductor device
DE102022122718.9A DE102022122718A1 (de) 2021-09-13 2022-09-07 Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung
CN202211103102.7A CN115810544A (zh) 2021-09-13 2022-09-09 用于基于氧化镓的半导体衬底的表面处理方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021148753A JP7461325B2 (ja) 2021-09-13 2021-09-13 酸化ガリウム系半導体基板の表面処理方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2023041394A JP2023041394A (ja) 2023-03-24
JP7461325B2 true JP7461325B2 (ja) 2024-04-03

Family

ID=85284876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021148753A Active JP7461325B2 (ja) 2021-09-13 2021-09-13 酸化ガリウム系半導体基板の表面処理方法および半導体装置

Country Status (4)

Country Link
US (1) US20230081110A1 (ja)
JP (1) JP7461325B2 (ja)
CN (1) CN115810544A (ja)
DE (1) DE102022122718A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008303119A (ja) 2007-06-08 2008-12-18 Nippon Light Metal Co Ltd 高機能性Ga2O3単結晶膜及びその製造方法
JP2013056802A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ga2O3単結晶膜の製造方法及び結晶積層構造体
US20150179445A1 (en) 2013-12-24 2015-06-25 Tamura Corporation Method of Forming Ga2O3-Based Crystal Film and Crystal Multilayer Structure
JP2016013934A (ja) 2014-06-30 2016-01-28 株式会社タムラ製作所 β−Ga2O3系単結晶基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008303119A (ja) 2007-06-08 2008-12-18 Nippon Light Metal Co Ltd 高機能性Ga2O3単結晶膜及びその製造方法
JP2013056802A (ja) 2011-09-08 2013-03-28 Tamura Seisakusho Co Ltd β−Ga2O3単結晶膜の製造方法及び結晶積層構造体
US20150179445A1 (en) 2013-12-24 2015-06-25 Tamura Corporation Method of Forming Ga2O3-Based Crystal Film and Crystal Multilayer Structure
JP2015120620A (ja) 2013-12-24 2015-07-02 株式会社タムラ製作所 Ga2O3系結晶膜の成膜方法、及び結晶積層構造体
JP2016013934A (ja) 2014-06-30 2016-01-28 株式会社タムラ製作所 β−Ga2O3系単結晶基板の製造方法

Also Published As

Publication number Publication date
US20230081110A1 (en) 2023-03-16
DE102022122718A1 (de) 2023-03-16
JP2023041394A (ja) 2023-03-24
CN115810544A (zh) 2023-03-17

Similar Documents

Publication Publication Date Title
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
US20070015333A1 (en) Method for manufacturing silicon carbide semiconductor devices
CN110120425B (zh) 垂直型的高压mosfet器件及制作方法
CN102637726A (zh) MS栅GaN基增强型高电子迁移率晶体管及制作方法
JP5999687B2 (ja) SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2008227073A (ja) 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
JP2023017101A (ja) 半導体装置の製造方法
JP2013049609A (ja) SiCエピタキシャルウエハおよびそれを用いたSiC半導体素子
CN107785258B (zh) 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
CN102646705A (zh) MIS栅GaN基增强型HEMT器件及制作方法
JP7461325B2 (ja) 酸化ガリウム系半導体基板の表面処理方法および半導体装置
CN116013989A (zh) 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法
CN107293587A (zh) 一种GaN/AlGaN栅槽低损伤刻蚀的方法
CN101350311A (zh) AlGaN/GaN MISHEMT器件的制备方法
JP2010067670A (ja) ウェル構造,その形成方法および半導体デバイス
WO2011158558A1 (ja) 炭化珪素半導体の洗浄方法および炭化珪素半導体の洗浄装置
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
WO2019009111A1 (ja) 半導体装置およびその製造方法
CN114725220A (zh) 一种异质结沟槽t型栅功率mosfet器件及其制备方法
JP4575745B2 (ja) GaN系半導体層に上部層が積層されている半導体装置の製造方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
JP2009194081A (ja) 窒化物半導体装置の製造方法
JP5709630B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240322

R150 Certificate of patent or registration of utility model

Ref document number: 7461325

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150