DE102022122718A1 - Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung - Google Patents

Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung Download PDF

Info

Publication number
DE102022122718A1
DE102022122718A1 DE102022122718.9A DE102022122718A DE102022122718A1 DE 102022122718 A1 DE102022122718 A1 DE 102022122718A1 DE 102022122718 A DE102022122718 A DE 102022122718A DE 102022122718 A1 DE102022122718 A1 DE 102022122718A1
Authority
DE
Germany
Prior art keywords
gallium oxide
semiconductor substrate
based semiconductor
bias
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022122718.9A
Other languages
English (en)
Inventor
Katsuhiro KUTSUKI
Keita KATAOKA
Daigo Kikuta
Hiroki Miyake
Shuhei ICHIKAWA
Yoshitaka NAGASATO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Mirise Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Mirise Technologies Corp filed Critical Denso Corp
Publication of DE102022122718A1 publication Critical patent/DE102022122718A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bei einem Oberflächenbehandlungsverfahren für ein Halbleitersubstrat (10) auf Galliumoxidbasis wird eine Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis durch Trockenätzen mit einer Eigenvorspannung von 150 V oder mehr abgeflacht. Nach dem Abflachen der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis wird die Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis mit einer chemischen Lösung gewaschen, die H2SO4enthält, um eine Stufen-Terrassen-Struktur auf der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis freizulegen.

Description

  • Die vorliegende Offenbarung betrifft ein Oberflächenbehandlungsverfahren für ein Halbleitersubstrat auf Galliumoxidbasis und eine Halbleitervorrichtung unter Verwendung eines Halbleitersubstrats auf Galliumoxidbasis.
  • Eine Vorrichtungsstruktur einer Schottky-Barriere-Diode, hergestellt unter Verwendung eines Galliumoxidsubstrats, ist in W. Li et al., „2.44 kV Ga2O3 vertical trench Schottky barrier diodes with very low reverse leakage current“, IEEE International Electron Devices Meeting Tech . Dig., 2018, Seiten 193-196 offenbart.
  • Es wurde gefordert, die Vorrichtungseigenschaften durch Unterdrückung eines Grenzflächenzustands einer Oberfläche eines Halbleitersubstrats auf Galliumoxidbasis zu verbessern. Beispielsweise wird in einem Fall des Ausbildens eines Schottky-Übergangs, wenn eine Grenzflächenzustandsdichte hoch wird, eine Schottky-Barrierenhöhe ΦB niedrig, so dass ein Leckstrom zunimmt.
  • Ein Oberflächenbehandlungsverfahren für ein Halbleitersubstrat auf Galliumoxidbasis gemäß einem ersten Aspekt der vorliegenden Offenbarung beinhaltet Abflachen einer Oberfläche des Halbleitersubstrats auf Galliumoxidbasis durch Trockenätzen mit einer Eigenvorspannung von 150 V oder mehr und Freilegen einer Stufen-Terrassen-Struktur auf der Oberfläche des Halbleitersubstrats auf Galliumoxidbasis durch Waschen der Oberfläche des Halbleitersubstrats auf Galliumoxidbasis mit einer chemischen Lösung, die H2SO4 enthält, nachdem die Oberfläche des Halbleitersubstrats auf Galliumoxidbasis abgeflacht ist.
  • Auf der Oberfläche des Halbleitersubstrats auf Galliumoxidbasis kann sich ein dünner Film einer veränderten Schicht ausbilden. Wenn es eine Region gibt, in der die veränderte Schicht während des Trockenätzens nicht entfernt werden kann, wirkt die veränderte Schicht als eine Maske und das Ätzen fährt nicht fort, was zu einer großen Oberflächenrauheit führt. Die vorliegenden Erfinder haben herausgefunden, dass die veränderte Schicht angemessen entfernt werden kann, indem die Eigenvorspannung des Trockenätzens auf 150 V oder mehr festgelegt wird. Dementsprechend kann die Ebenheit nach dem Ätzen verbessert werden. Die vorliegenden Erfinder haben ferner herausgefunden, dass eine Stufen-Terrassen-Struktur auf einer Oberfläche freigelegt werden kann, indem die Oberfläche nach dem Trockenätzen mit der chemischen Lösung gewaschen wird, die H2SO4 enthält. Dadurch kann ein idealer Oberflächenzustand realisiert werden, bei dem die Ebenheit hoch ist und keine Grenzflächenschicht vorhanden ist, so dass die Erzeugung des Grenzflächenzustands unterdrückt werden kann. Somit ist es möglich, die Vorrichtungseigenschaften zu verbessern.
  • Eine Halbleitervorrichtung gemäß einem zweiten Aspekt der vorliegenden Offenbarung beinhaltet ein Halbleitersubstrat auf Galliumoxidbasis und eine Metallschicht, die auf einer Oberfläche des Halbleitersubstrats auf Galliumoxidbasis angeordnet ist. An einer Grenzfläche zwischen dem Halbleitersubstrat auf Galliumoxidbasis und der Metallschicht ist eine Stufen-Terrassen-Struktur auf der Oberfläche des Halbleitersubstrats auf Galliumoxidbasis freigelegt.
  • Eine Halbleitervorrichtung gemäß einem dritten Aspekt der vorliegenden Offenbarung beinhaltet ein Halbleitersubstrat auf Galliumoxidbasis, einen Isolierfilm, der auf einer Oberfläche des Halbleitersubstrats auf Galliumoxidbasis angeordnet ist, und eine Elektrode, die auf einer Oberfläche des Isolierfilms angeordnet ist. An einer Grenzfläche zwischen dem Halbleitersubstrat auf Galliumoxidbasis und dem Isolierfilm ist eine Stufen-Terrassen-Struktur auf der Oberfläche des Halbleitersubstrats auf Galliumoxidbasis freigelegt.
  • Weitere Aufgaben und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung in Zusammenschau mit den Zeichnungen ersichtlicher. Es zeigen:
    • 1 eine schematische Querschnittsansicht einer Halbleitervorrichtung gemäß einer Ausführungsform;
    • 2 eine schematische Ansicht einer Trockenätzvorrichtung;
    • 3 ein Ablaufdiagramm, das ein Herstellungsverfahren der Halbleitervorrichtung illustriert;
    • 4 eine Querschnittsansicht der Nähe einer Vorderseitenoberfläche einer Galliumoxidschicht, bevor eine Abflachungsverarbeitung ausgeführt wird;
    • 5 eine Querschnittsansicht der Nähe der Vorderseitenoberfläche der Galliumoxidschicht, nachdem eine Abflachungsverarbeitung ausgeführt wird;
    • 6 ein Rasterelektronenmikroskop (REM) -Beobachtungsbild von Nanosäulen;
    • 7 ein Korrelationsdiagramm einer Antennenleistung und Eigenvorspannung;
    • 8 ein Korrelationsdiagramm einer Vorspannungsleistung und Eigenvorspannung;
    • 9 ein Rasterkraftmikroskop (AFM) -Beobachtungsbild der Vorderseitenoberfläche der Galliumoxidschicht nach dem Trockenätzen; und
    • 10 ein AFM-Beobachtungsbild der Vorderseitenoberfläche der Galliumoxidschicht nach dem Waschen.
  • 1 zeigt eine schematische Querschnittsansicht einer Halbleitervorrichtung 1 gemäß einer Ausführungsform. Die Halbleitervorrichtung 1 ist eine Schottky-Barriere-Diode. Die Halbleitervorrichtung 1 beinhaltet ein Halbleitersubstrat 10. Das Halbleitersubstrat 10 weist eine Struktur auf, bei der eine Galliumoxidschicht 12 mit n-Leitfähigkeit auf ein Galliumoxidsubstrat 11 mit n-Leitfähigkeit auflaminiert ist. Das Halbleitersubstrat 10 ist ein Beispiel für ein Halbleitersubstrat auf Galliumoxidbasis. Die Galliumoxidschicht 12 ist eine durch ein Hydrid-Dampfphasenepitaxie-Verfahren (HVPE) epitaktisch gewachsene Schicht. Vorderseitenoberflächen des Galliumoxidsubstrats 11 und der Galliumoxidschicht 12 sind (001)-Ebenen. Auf einer Rückseitenoberfläche des Halbleitersubstrats 10 ist eine Kathodenelektrode 21 angeordnet. Die Kathodenelektrode 21 weist eine Struktur auf, in der Titan (Ti) und Gold (Au) laminiert sind. Auf einer Vorderseitenoberfläche 12a des Halbleitersubstrats 10 ist eine Anodenelektrode 22 angeordnet. Die Anodenelektrode 22 ist aus Nickel (Ni) gefertigt.
  • 2 zeigt eine schematische Ansicht einer in der vorliegenden Ausführungsform verwendeten Trockenätzvorrichtung 30. Die Trockenätzvorrichtung 30 ist eine Ätzvorrichtung für induktiv gekoppeltes Plasma (ICP). Das Innere einer Kammer 31 wird durch eine Vakuumpumpe 32 drucklos gemacht. In der Kammer 31 sind eine Vorspannelektrode 34 und ein Wafer 35 aufgenommen. Die Vorspannelektrode 34 ist mit einer Vorspannungs-Hochfrequenz (HF) -Stromversorgung 33 verbunden. In einem oberen Teil der Kammer 31 ist eine Induktionsspule 37 angeordnet. Die Induktionsspule 37 ist mit einer Antennen-HF-Stromversorgung 38 verbunden. In die Kammer 31 wird Ätzgas über eine Gaszufuhrleitung 36 zugeführt. In der vorliegenden Ausführungsform werden BCl3 und Cl2 schaltbar zugeführt.
  • Bei Anlegen von Antennenleistung an die Induktionsspule 37 wird Plasma PL direkt unter der Induktionsspule 37 erzeugt. Wenn an die Vorspannelektrode 34 eine Vorspannungsleistung angelegt wird, kann eine Eigenvorspannung Vds erzeugt werden, bei der es sich um eine negative Gleichspannung (DC) handelt. Zwischen dem Plasma PL und dem Wafer 35 wird eine Hülle SH erzeugt. Das in der Hülle SH erzeugte starke elektrische Feld kann Ionen in Richtung des Wafers 35 beschleunigen.
  • Die Eigenvorspannung ist die Spannung der Hülle SH. In anderen Worten ist die Eigenvorspannung die Potentialdifferenz zwischen dem Plasma PL und dem Wafer 35. Die Eigenvorspannung ist eine Spannung, die durch verschiedene Parameter wie die Leistung der Vorspannungs-HF-Stromversorgung 33 und der Antennen-HF-Stromversorgung 38 und den Typ des Ätzgases bestimmt wird. Die Eigenvorspannung kann in jeder Trockenätzvorrichtung gemessen werden. Die Eigenvorspannung kann auch während des Ätzens überwacht werden. Daher ist die Eigenvorspannung ein allgemeiner und vielseitiger Index zur Definition von Ätzbedingungen.
  • Als nächstes wird ein Oberflächenbehandlungsverfahren für das Halbleitersubstrat 10 in der Halbleitervorrichtung 1 gemäß dem Ablaufdiagramm von 3 beschrieben.
  • Bei S0 wird das Halbleitersubstrat 10 in die Kammer 31 der Trockenätzvorrichtung 30 gesetzt.
  • In S1 bis S3 wird eine Abflachungsverarbeitung zum Abflachen der Vorderseitenoberfläche 12s des Halbleitersubstrats 10 ausgeführt. Der Abflachungsverarbeitung beinhaltet eine erste bis dritte Verarbeitung. In der Abflachungsverarbeitung wird das Trockenätzen mit einer Eigenvorspannung von 150 V oder mehr ausgeführt. Dementsprechend ist es möglich, eine flache Oberfläche ohne Unebenheiten unter Beibehaltung einer Ätzrate auszubilden. Das Trockenätzen wird unter Verwendung eines Gases, das Chlor enthält, durchgeführt. In der vorliegenden Ausführungsform beträgt die Leistung der Antennen-HF-Stromversorgung 38 800 W, der Druck in der Kammer 31 beträgt 1 Pa, die Gesamtdurchflussrate 30 sccm und die Ätzzeit beträgt 10 Minuten. Jede der ersten bis dritten Verarbeitung wird nachfolgend beschrieben.
  • Bei S1 wird das erste Verfahren zum Ausführen des Trockenätzens mit einer Eigenvorspannung von 150 V oder mehr unter Verwendung von BCl3 ausgeführt. Auf der Vorderseitenoberfläche 12s des Halbleitersubstrats 10 kann sich ein dünner Film einer veränderten Schicht ausbilden. Im ersten Verfahren kann die veränderte Schicht effektiv entfernt werden, indem Boratome mit Sauerstoffatomen von Galliumoxid verbunden werden.
  • Bei S2 wird das zweite Verfahren zum Ausführen des Trockenätzens mit einer Eigenvorspannung von 150 V oder mehr unter Verwendung von Cl2-Gas ausgeführt. Da das Ätzgas kein Bor enthält, findet keine Bindung zwischen Boratomen und Sauerstoffatomen statt. Daher kann, obwohl die Ätzrate verringert wird, die Verarbeitungsebenheit verbessert werden.
  • Bei S3 wird das dritte Verfahren zum Ausführen des Trockenätzens mit einer Eigenvorspannung von 150 V oder mehr unter Verwendung von BCl3 ausgeführt. Eine kleine Menge an Siliziumatomen ist in der Kammer 31 und in der Atmosphäre vorhanden. Wenn die Siliziumatome an Adsorptionsstellen der Sauerstoffatome des Galliumoxids adsorbiert werden, erhöht sich der Widerstand von Galliumoxid. Durch die Beendigung mit dem Ätzgas, das Bor enthält, können daher die Sauerstoffadsorptionsstellen mit Boratomen abgeschlossen werden. Es ist möglich, die Adsorption von Siliziumatomen an den Adsorptionsstellen der Sauerstoffatome zu unterdrücken.
  • Es ist zu beachten, dass S1 bis S3 kontinuierlich ausgeführt werden können, indem das Ätzgas umgeschaltet wird.
  • Bei S4 wird das Halbleitersubstrat 10, an dem die Abflachungsverarbeitung ausgeführt wurde, aus der Kammer 31 herausgenommen. Dann wird die Vorderseitenoberfläche 12s des Halbleitersubstrats 10 mit einer chemischen Lösung, die Schwefelsäure (H2SO4) enthält, gewaschen. Dementsprechend kann auf der Vorderseitenoberfläche 12s des Halbleitersubstrats 10 eine Stufen-Terrassen-Struktur (d.h. eine flache Oberfläche auf atomarer Ebene) freigelegt werden. In der vorliegenden Ausführungsform wird eine Behandlung mit Schwefelsäurewasserstoffperoxidgemisch (SPM) durchgeführt, bei der Schwefelsäure und Wasserstoffperoxidlösung gemischt werden.
  • Wenn Chlor auf der Vorderseitenoberfläche 12s des Halbleitersubstrats 10 vorhanden ist, wird ein Oberflächenzustand ausgebildet. In einem solchen Fall wird die Schottky-Barrierenhöhe ΦB abgesenkt, was eine umgekehrtes Lecken verursacht. In der vorliegenden Ausführungsform wird auf der Vorderseitenoberfläche 12s des Halbleitersubstrats 10 verbliebenes Chlor durch die Waschverarbeitung bei S4 entfernt. Daher ist es möglich, die Bildung eines Oberflächenzustands zu unterdrücken.
  • Bei S5 wird auf der Vorderseitenoberfläche 12s eine Metallschicht (Anodenelektrode 22) ausgebildet. In der vorliegenden Ausführungsform wird eine Nickelschicht ausgebildet. Demzufolge ist die in 1 gezeigte Halbleitervorrichtung 1 fertiggestellt.
  • Der Grund, warum eine Eigenvorspannung von 150 V oder mehr erforderlich ist, wird erläutert. 4 zeigt eine Querschnittsansicht der Nähe der Vorderseitenoberfläche 12s der Galliumoxidschicht 12, bevor die Abflachungsverarbeitung (S1 bis S3) ausgeführt wird. Auf der Vorderseitenoberfläche 12s kann sich ein dünner Film aus einer veränderten Schicht 12a ausbilden. Die veränderte Schicht 12a ist eine Schicht, die durch Adsorption unterschiedlicher Elemente und Beschädigung während der Verarbeitung von Galliumoxid verändert wurde. Wenn es eine Region gibt, wo die veränderte Schicht 12a während Trockenätzens von S1 bis S3 nicht entfernt werden kann, wird die verbleibende veränderte Schicht 12a zu einer Maske und stoppt Ätzen. Demzufolge werden, wie in 5 dargestellt, Nanosäulen NC (säulenförmige Fremdkörper) an Abschnitten der verbleibenden veränderten Schicht 12a ausgebildet.
  • 6 zeigt ein REM-Beobachtungsbild der Nanosäulen NC. Bei der Bildung der Nanosäulen NC wird die Ebenheit der Vorderseitenoberfläche 12s extrem verschlechtert.
  • Daher haben die vorliegenden Erfinder experimentell den Bereich der Eigenvorspannung bestimmt, in dem keine Nanosäule NC gebildet wird. 7 und 8 zeigen experimentelle Ergebnisse. Die horizontale Achse in 7 ist die Antennenleistung der Antennen-HF-Stromversorgung 38, und die vertikale Achse ist die Eigenvorspannung. Im Experiment von 7 wurde die Vorspannungsleistung der Vorspannungs-HF-Stromversorgung 33 auf 30 W fixiert. Die horizontale Achse in 8 ist die Vorspannungsleistung und die vertikale Achse ist die Eigenvorspannung. Im Experiment von 8 wurde die Antennenleistung auf 800 W fixiert. In den Experimenten von 7 und 8 wurde BCl3 als das Ätzgas verwendet und der Gesamtdruck auf 1 Pa festgelegt.
  • Die Abflachungsverarbeitung (S1 bis S3) wurde unter Bedingungen durchgeführt, die in den Diagrammen von 7 und 8 gezeigt sind. Dann wurde bestätigt, ob oder nicht Nanosäulen NC erzeugt wurden. Die weißen Kreise in 7 und 8 zeigen die Bedingungen an, unter denen Nanosäulen NC nicht gebildet wurden, und die gepunkteten Kreise zeigen die Bedingungen an, unter denen Nanosäulen NC gebildet wurden.
  • Wie in 7 gezeigt ist, ist zu sehen, dass die Eigenvorspannung mit abnehmender Antennenleistung zunimmt und die Nanosäulen NC nicht in einer Region gebildet wurden, in der die Eigenvorspannung 150 V oder mehr beträgt (siehe Region R1). Ferner, wie in 8 gezeigt ist, ist zu sehen, dass die Eigenvorspannung mit zunehmender Vorspannungsleistung zunimmt und die Nanosäulen NC nicht in einer Region gebildet wurden, in der die Eigenvorspannung 150 V oder mehr beträgt (siehe Region R2).
  • Aus dem Vorstehenden haben die vorliegenden Erfinder herausgefunden, dass die veränderte Schicht 12a (vgl. 4 und 5) angemessen entfernt werden kann, indem die Eigenvorspannung des Trockenätzens auf 150 V oder mehr festgelegt wird. Demzufolge kann die Bildung von Nanosäulen NC verhindert werden, so dass die Ebenheit nach dem Ätzen verbessert werden kann. Da die Ebenheit der Übergangsgrenzfläche zwischen der Vorderseitenoberfläche 12s der Galliumoxidschicht 12 und der Anodenelektrode 22 erhöht werden kann, kann das elektrische Feld unterdrückt werden. Somit ist es möglich, den Leckstrom zu unterdrücken.
  • 9 und 10 zeigen AFM-Beobachtungsbilder der Vorderseitenoberfläche 12s der Galliumoxidschicht 12. Die Ebenenausrichtung ist die (001)-Ebene. 9 ist ein Bild nach dem Trockenätzen bei S3. 10 zeigt ein Bild nach dem Waschen bei S4. 9 und 10 haben dieselbe Vergrößerung.
  • Die arithmetische mittlere Rauheit Ra der Oberfläche nach dem Trockenätzen in 9 betrug 0,30 nm. Andererseits betrug die arithmetische mittlere Rauheit Ra der Oberfläche nach dem Waschen in 10 0,17 nm. Aus diesen Ergebnissen ist ersichtlich, dass die Oberflächenrauheit durch die Waschverarbeitung reduziert werden kann.
  • In 9 wird keine Regelmäßigkeit auf der Oberfläche beobachtet. Andererseits wird in 10 die Stufen-Terrassen-Struktur beobachtet. Die Stufen-Terrassen-Struktur ist eine Struktur, in der ST, das ein abgestufter Abschnitt eines oder mehrerer Atome ist, und Terrasse TE, die auf atomarer Ebene flach ist, wiederholt werden.
  • Basierend auf dem Vorstehenden haben die vorliegenden Erfinder herausgefunden, dass die Stufen-Terrassen-Struktur auf der Vorderseitenoberfläche 12s freigelegt werden kann, indem die Vorderseitenoberfläche 12s der Galliumoxidschicht 12 nach dem Trockenätzen mit einer chemischen Lösung gewaschen wird, die H2SO4 enthält. Die Oberfläche, auf der die Stufen-Terrassen-Struktur freigelegt wird, befindet sich in einem idealen Oberflächenzustand mit extrem hoher Ebenheit und ohne Grenzflächenschicht. Demzufolge kann die Erzeugung des Grenzflächenzustands unterdrückt werden, so dass die Abnahme der Schottky-Barrierenhöhe ΦB unterdrückt werden kann (nach Trockenätzen: 1,09 eV, nach Waschen: 1,15 eV). Somit ist es möglich, den Leckstrom zu unterdrücken.
  • Obwohl spezifische Beispiele der vorliegenden Offenbarung vorstehend detailliert beschrieben wurden, sind diese lediglich Beispiele und beschränken den Umfang der Ansprüche nicht. Die in der vorliegenden Beschreibung beschriebenen Techniken beinhalten unterschiedliche Modifikationen und Modifikationen der vorstehend illustrierten spezifischen Beispiele. Außerdem weisen die in der vorliegenden Beschreibung oder den Zeichnungen beschriebenen technischen Elemente allein oder in verschiedenen Kombinationen technische Nützlichkeit auf und sind nicht auf die in der vorliegenden Beschreibung zum Zeitpunkt der Einreichung beschriebenen Kombinationen beschränkt. Außerdem können die in der vorliegenden Beschreibung oder den Zeichnungen veranschaulichten Techniken mehrere Zwecke gleichzeitig erfüllen, und das Erreichen eines der Zwecke selbst ist technisch nützlich.
  • (Modifikationen)
  • Die in der vorliegenden Beschreibung offenbarten Techniken können auf unterschiedliche Vorrichtungsstrukturen angewendet werden, die nicht auf die Schottky-Barriere-Diode beschränkt sind. Beispielsweise können die Techniken unter Verwendung eines Isolierfilms auf einer Feldeffekttransistor (FET) -Struktur angewendet werden. In diesem Fall sind Elektroden mittels eines Isolierfilms oberhalb der Vorderseitenoberfläche 12c der Galliumoxidschicht 12 angeordnet. An einer Grenzfläche zwischen der Galliumoxidschicht 12 und dem Isolierfilm kann eine Struktur realisiert werden, bei der eine Stufen-Terrassen-Struktur auf der Vorderseitenoberfläche 12c der Galliumoxidschicht 12 freigelegt ist. Demzufolge kann die Erzeugung eines Grenzflächenzustands unterdrückt werden, so dass ein Leckstrom unterdrückt und ein Einschaltwiderstand unterdrückt werden kann. Daher können die Vorrichtungseigenschaften verbessert werden.
  • Das bei S1 und S3 verwendete Ätzgas ist nicht auf BCl3 beschränkt. Jedes Gas darf verwendet werden, solange es Bor und Chlor enthält. Das bei S2 verwendete Ätzgas ist nicht auf Cl2 beschränkt. Jede Gasart kann verwendet werden, solange es sich um ein Gas handelt, das Chlor enthält und kein Bor enthält.
  • Die Stufen-Terrassen-Struktur der Galliumoxidschicht 12 kann variieren. Die Techniken der vorliegenden Spezifikation können auf jeden eines α-Typs und β-Typs angewendet werden.
  • Die Galliumoxidschicht 12 kann ein gemischkristallines Galliumoxid sein, das mindestens eines aus Indium, Aluminium und Zink enthält. In anderen Worten kann die Galliumoxidschicht 12 ein zumindest Indium enthaltendes gemischkristallines Galliumoxid, ein zumindest Aluminium enthaltendes gemischkristallines Galliumoxid oder ein zumindest Zink enthaltendes gemischkristallines Galliumoxid sein. Beispiele für gemischkristallines Galliumoxid sind (InAlGA)2O3, (AlGa)2O3, InGaO3(Zn0) und dergleichen.

Claims (9)

  1. Oberflächenbehandlungsverfahren für ein Halbleitersubstrat (10) auf Galliumoxidbasis, umfassend: Abflachen einer Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis durch Trockenätzen mit einer Eigenvorspannung von 150 V oder mehr; und Freilegen einer Stufen-Terrassen-Struktur auf der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis durch Waschen der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis mit einer chemischen Lösung, die H2SO4 enthält, nachdem die Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis abgeflacht ist.
  2. Oberflächenbehandlungsverfahren gemäß Anspruch 1, wobei das Abflachen Ausführen des Trockenätzens unter Verwendung eines Gases, das Chlor enthält, beinhaltet.
  3. Oberflächenbehandlungsverfahren gemäß Anspruch 2, wobei das Abflachen beinhaltet: ein erstes Verfahren zum Ausführen des Trockenätzens unter Verwendung eines Gases, das Bor und Chlor enthält; ein zweites Verfahren zum Ausführen des Trockenätzens unter Verwendung eines Gases, das Chlor enthält und kein Bor enthält, nach dem ersten Verfahren; und ein drittes Verfahren zum Ausführen des Trockenätzens unter Verwendung eines Gases, das Bor und Chlor enthält, nach der zweiten Verarbeitung.
  4. Oberflächenbehandlungsverfahren gemäß Anspruch 3, wobei das erste Verfahren das Gas verwendet, das BCl3 enthält, das zweite Verfahren das Gas verwendet, das Cl2 enthält, und das dritte Verfahren das Gas verwendet, das BCl3 enthält.
  5. Oberflächenbehandlungsverfahren gemäß einem der Ansprüche 1 bis 4, wobei das Halbleitersubstrat (10) auf Galliumoxidbasis ein gemischkristallines Galliumoxidsubstrat ist, das mindestens eines aus Indium, Aluminium und Zink enthält.
  6. Halbleitervorrichtung (1), aufweisend: ein Halbleitersubstrat (10) auf Galliumoxidbasis; und eine Metallschicht (22), die auf einer Oberfläche (12s) des Halbleitersubstrats auf Galliumoxidbasis angeordnet ist, wobei an einer Grenzfläche zwischen dem Halbleitersubstrat (10) auf Galliumoxidbasis und der Metallschicht (22) eine Stufen-Terrassen-Struktur auf der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis freigelegt ist.
  7. Halbleitervorrichtung (1) gemäß Anspruch 6, wobei das Halbleitersubstrat (10) auf Galliumoxidbasis ein gemischkristallines Galliumoxidsubstrat ist, das mindestens eines aus Indium, Aluminium und Zink enthält.
  8. Halbleitervorrichtung (1), aufweisend: ein Halbleitersubstrat (10) auf Galliumoxidbasis; einen Isolierfilm, der auf einer Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis angeordnet ist; und eine Elektrode (22), die auf einer Oberfläche des Isolierfilms angeordnet ist, wobei an einer Grenzfläche zwischen dem Halbleitersubstrat (10) auf Galliumoxidbasis und dem Isolierfilm eine Stufen-Terrassen-Struktur auf der Oberfläche (12s) des Halbleitersubstrats (10) auf Galliumoxidbasis freigelegt ist.
  9. Halbleitervorrichtung (1) gemäß Anspruch 8, wobei das Halbleitersubstrat (10) auf Galliumoxidbasis ein gemischkristallines Galliumoxidsubstrat ist, das mindestens eines aus Indium, Aluminium und Zink enthält.
DE102022122718.9A 2021-09-13 2022-09-07 Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung Pending DE102022122718A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-148753 2021-09-13
JP2021148753A JP7461325B2 (ja) 2021-09-13 2021-09-13 酸化ガリウム系半導体基板の表面処理方法および半導体装置

Publications (1)

Publication Number Publication Date
DE102022122718A1 true DE102022122718A1 (de) 2023-03-16

Family

ID=85284876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022122718.9A Pending DE102022122718A1 (de) 2021-09-13 2022-09-07 Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230081110A1 (de)
JP (1) JP7461325B2 (de)
CN (1) CN115810544A (de)
DE (1) DE102022122718A1 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008303119A (ja) 2007-06-08 2008-12-18 Nippon Light Metal Co Ltd 高機能性Ｇａ２Ｏ３単結晶膜及びその製造方法
JP5866727B2 (ja) 2011-09-08 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３単結晶膜の製造方法及び結晶積層構造体
JP5892495B2 (ja) 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP5865440B2 (ja) 2014-06-30 2016-02-17 株式会社タムラ製作所 β−Ｇａ２Ｏ３系単結晶基板の製造方法

Also Published As

Publication number Publication date
JP2023041394A (ja) 2023-03-24
JP7461325B2 (ja) 2024-04-03
CN115810544A (zh) 2023-03-17
US20230081110A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
DE102007063781B3 (de) Verfahren zur Herstellung eines Halbleiterwafers
DE112016005022T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE69414898T2 (de) Licht emittierende Vorrichtung und Verfahren zu ihrer Herstellung
DE102019008579A1 (de) ELEKTRONISCHE VORRICHTUNG EINSCHLIEßLICH EINES HEMT MIT EINEM VERGRABENEN BEREICH
DE202013012603U1 (de) Siliziumkarbid-Substrat und Halbleitervorrichtung
DE3786046T2 (de) Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten.
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102018200237A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE202010018325U1 (de) Halbleitervorrichtung
DE102019004466A1 (de) PROZESS ZUM BILDEN EINER ELEKTRONISCHEN VORRICHTUNG EINSCHLIEßLICH EINES ZUGANGSBEREICHS
DE112017001490T5 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE3610890C2 (de)
DE19712796A1 (de) Epitaktischer SiC-Wafer, Verfahren zu seiner Herstellung und Halbleiter-Vorrichtung, die diesen verwendet
DE10335102B4 (de) Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen
DE102015101966B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Schottkykontakt und Halbleiterbauelement
DE112016005025T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102020202321B4 (de) Epitaktischer SiC-Wafer und dessen Verwendung in einer Halbleitervorrichtung und in einem Leistungswandler
DE102022122718A1 (de) Oberflächenbehandlungsverfahren für halbleitersubstrat auf galliumoxidbasis und halbleitervorrichtung
DE112011105130T5 (de) Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen
DE102018217628A1 (de) Halbleiterbauelement und Halbleiterscheibe
DE10253895A1 (de) Herstellung von Bipolartransistoren, die eine Silicium-Germanium/Silicium-Heterojunction enthalten
DE102020210937A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication