JPH0228336A - ダイ取り付け方法 - Google Patents

ダイ取り付け方法

Info

Publication number
JPH0228336A
JPH0228336A JP63250010A JP25001088A JPH0228336A JP H0228336 A JPH0228336 A JP H0228336A JP 63250010 A JP63250010 A JP 63250010A JP 25001088 A JP25001088 A JP 25001088A JP H0228336 A JPH0228336 A JP H0228336A
Authority
JP
Japan
Prior art keywords
die
package
temperature
vacuum
torr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63250010A
Other languages
English (en)
Inventor
Kakihana Sanehiko
サネヒコ　カキハナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eneos Corp
Menlo Industries Inc
Original Assignee
Nippon Mining Co Ltd
Menlo Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mining Co Ltd, Menlo Industries Inc filed Critical Nippon Mining Co Ltd
Publication of JPH0228336A publication Critical patent/JPH0228336A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 鼓！」 本発明は、半導体装置のパッケージの分野に関するもの
であって、更に詳細には、ダイをパッケージへ取付ける
技術に関するものである。
従来技瞬 個別的半導体装置のみならず集積回路装置のパッケージ
において、主要な問題の１つは、ダイとそのダイか取付
けられるパッケージとの間に良好な熱的結合を与えるこ
とである。ダイをパッケージへ取付ける一般的に使用さ
れている方法は、ダイを取付けるべきパッケージの表面
を、通常プリフォームと呼称される、加熱された場合に
溶融してダイをパッケージに固着させる金属組成物でコ
ーティングする。第４図は、前述した方法によってパッ
ケージしたＧａＡｓ装置の一部の断面を概略示している
。第４図を参照して理解される如く。
このタイプのダイ取り付は方法における主要な問題は、
空洞１２が形成されることであり、即ち例えば空気が導
入されることにより、プリフォーム１３とダイ１４の隣
接側部との間に不完全なボンディングが発生することで
ある。又、ガスがプリフォーム１３内に捕獲されること
があり、それもプリフォーム１３内に空洞１５を発生さ
せることとなる。この様な不完全なボンディングは、ダ
イ１６からパッケージ１７への良好な熱の流れを阻止し
且つ「ホットスポット」と呼称されるものを発生する。
更に詳細に説明すると、プリフォーム物質とダイの隣接
表面との間に空気がトラップされた個所においては良好
な熱伝達が行なわれず、特に、高パワー装置の場合には
、壊滅的な故障が発生する場合がある。この様な問題は
、１ワツトの出力パワーに対して２ワツトのＤＣパワー
散逸を有することがたまではないパワーＧ　ａ　Ａ　ｓ
マイクロ波モノリシック集積回路の場合には特に深刻で
ある。この様な空洞を発生させる一般的な原因の１つは
、ダイ取り付は時のプリフォーム合金からのガス流出及
び爾後の空気気泡のトラッピングである。
パッケージへＧ　ａ　Ａ　ｓマイクロ波モノリシック集
積回路を取付ける作業は、そのタイプの装置が。
ダイ１６の正面側上の電界効果トランジスタソースへ開
口される裏側貫通孔１７を有しているので、更に複雑化
されている。この孔は、通常、鍍金されているが、平坦
化されてはおらず、従って、ダイ取り付は中に容易に空
気をトラップすることが可能であり、その際にビア即ち
貫通導体内に空洞乃至は空隙を形成するばかりか、貫通
導体孔区域の近傍にてダイ取り付けの品質に影響を与え
る。
パッケージへのダイの取り付けにおいて空洞を最小とさ
せる従来の試みは、プリフォーム物質が最小のガス流出
特性を持つものである様にプリフォーム物質を選択し且
つ温度の観点から取り付は作業を厳密に制御することを
包含するものであった。
１回 本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、空洞を発生すること
のないパッケージヘダイを取付ける方法を提供すること
を目的とする。本発明の別の目的とするところは、パラ
メータに対する広範な余裕を持っておりその際にダイ取
り付けのコストを低下させることを可能とする空洞を発
生させることなしにダイをパッケージへ取付ける方法を
提供することである。
構成 本発明の１特徴によれば、パッケージの表面へ半導体物
質からなるダイを取付ける方法が提供され、該方法は、
前記ダイを取付けるべき前記パッケージの表面へ溶融可
能な物質を付与し、前記ダイを前記物質上に位置決めし
、前記ダイ及びパッケージを真空に露呈し、前記ダイ及
びパンケージを前記物質の融点未満の第１温度へ加熱し
、前記ダイ及びパッケージを前記物質を溶融するのに十
分であり且つ前記物質が流動し且つ前記ダイの隣接する
表面と実質的に完全なコンタクトを形成することを可能
とする第２温度へ加熱し、且つ前記ダイ及びパッケージ
の温度を前記物質の溶融温度未満へ低下させる、上記各
ステップを有することを特徴としている。
本発明の別の特徴によれば、前述した溶融可能物質が、
８０％の金と２０％の錫とを有する金属半田組成物を有
することを特徴としている。
本発明の更に別の特徴によれば、上記方法のダイ及びパ
ッケージは、１０−３トール乃至１０−４トールの範囲
内の真空に露呈させることを特徴とする。
本発明の別の特徴によれば、上述した方法を実施する場
合に、前記第１温度が１００℃乃至１５０℃の間の範囲
内であり、且つ前記第２温度が２５０℃乃至３００℃の
間の範囲内であることを特徴とする。
本発明の更に別の特徴によれば、前述した方法を実施す
る場合に、前記ダイ及びパッケージが少なくとも３分の
間前記第２温度に維持されることを特徴とする。
本発明の更に別の特徴によれば、前述した方法を実施し
、且つ前記第２温度レベルで前記流動を起させるステッ
プに続いて、約３０℃／分を越えることのない冷却速度
で前記ダイ及びパッケージを冷却するステップを有する
ことを特徴とする方法が提供される。
犬１−匠 以下、添付の図面を参考に、本発明の具体的実施の態様
について詳細に説明する。
第１図を参照すると、パッケージ１が示されており、そ
の上にダイ２を取付けることが所望されており、ダイ２
は表面３上に配置されており且つプリフォーム物質４上
に載置されている。第１図に示したパッケージ、ダイ及
びブイフオーム物質に関して、ダイをパッケージに取り
付ける従来の方法では、プリフォーム物質をダイとパッ
ケージの表面との間の溶融可能なインターフェースとし
て使用している。然し乍ら、従来技術に関して前述した
如く、これまでのところ、従来試みられていた解決法は
完全に満足のいくものではなく、−六本発明はこのよう
な従来技術の問題点を解消するものである。本発明を説
明する為に、プリフォーム４及びパッケージ１のみなら
ず、ダイ２内に包含される装置の一部を著しく拡大して
示してあり、この様な図を第２図に示しである。第１図
における点線５は、第２図に示した部分の大体の位置を
示している。
第２図を参照すると、パッケージへ取付けるべき装置の
最も困難なタイプの１つは基板を貫通しての貫通導体孔
を具備するＧａＡｓマイクロ波モノリシック集積回路で
あるので、第１図において参照番号５で示した部分を第
２図に示してこの取り付は区域の困難性に付いて説明す
る。第２図は、著しく誇張した形態で、Ｇ　ａ　Ａ　ｓ
マイクロ波モノリシック集積回路の断面を示しており、
該回路は基板６を有しており、基板６は第２図において
は示していないが集積回路用の活性装置を具備する上部
表面７を有している。然し乍ら、第２図にはソースメタ
リゼーシ目ン８を示してあり、それは該ダイに設けられ
ている電界効果トランジスタのソースへ接続されている
。ＧａＡｓマイクロ波モノリシック集積回路装置の場合
に従来行なわれている如く、ソースメタリゼーション８
は、基板６を介しての貫通導体孔１０によって背面メタ
リゼーション９へ接続されている。第２図を参照すると
理解される如く１貫通導体孔１０は、トラップされる空
気及びガスの発生源であり、従来のパッケージ技術にお
いては、プリフォーム物質４と背面メタリゼーション９
の外側表面との間に不完全なシールを形成しており、尚
、この外側表面は参照番号１１で示しである。第２図を
参照すると理解される如く、プリフォーム物質の頂部表
面は粗く且つ背面メタリゼーション９の外側表面１１と
滑らかなコンタクトを形成するものではない。
本発明に基づいてダイ２をパンケージ１へ取付けること
は、ダイ２をプリフォーム物質４上に配置させることに
より開始される。金８０％とｆＪ１２０％を有する組成
物からなるプリフォーム物質４を使用することが好適で
あることが判明した。ダイ２をパッケージ１上の適宜の
位置に位置決めした後に、その組合せを真空オーブン内
に配置させ、且つ１０−３トール乃至１０−６トールの
間の範囲で真空を付与する。所望の真空状態に到達する
と、加熱を行なって、オーブン温度を、プリフォーム４
の溶融温度未満の約１５０℃へ上昇させる。プリフォー
ム物質４の温度を１５０℃へ上昇させることは、プリフ
ォーム物質４からそうでなければトラップされたままの
ガスを解放させ、このガスは印加される真空によって除
去される。この様なガスを完全に除去することを可能と
する為には、約１５分間の間約１５０℃の温度を維持す
ることが望ましいことが判明した。ガス放出操作に続い
て、オーブン内の温度を約２８０℃へ上昇させ且つその
温度に３分乃至５分の間維持する。この温度は、プリフ
ォーム物質４が溶融し且ら背面メタリゼーション９の表
面１１と良好なコンタクトを形成し、更に、毛管吸引作
用によって、貫通導体孔１０を充填し且つ背面メタリゼ
ーション９の外側表面１１と完全なコンタクトを確立す
るのに適切な温度である。この完成した再流動状態を第
３図に示しである。
ダイ２の変形及びプリフォーム４において亀裂が発生す
ることを回避する為に、完成した再流動化ダイパッケー
ジ結合体をゆっくりと冷却することが重要である。上述
した組成物のプリフォームメタリゼーションの場合、好
適な冷却速度は、２０乃至３０℃／分を越えることのな
い範囲内のものであることが判明した。この冷却は、室
温に到達する迄継続して行なう。室温に到達すると、取
付けたダイ及びパッケージを真空オーブンから取り除き
、且つ本プロセスを終了する。
注意すべきことであるが、上述した処理パラメータは、
上述した組成を持ったプリフォーム物質４に使用し且つ
金から構成される背面メタリゼーション９を使用するダ
イの接続の為に好適であると判明したものである。プリ
フォーム及び／又は背面メタリゼーシミン９にその他の
物質を使用する場合には、各ステップに対しての時間及
び使用する温度から逸脱することが必要とされることが
あることは当然である。又、プリフォーム物質４の特性
が、ガス放出ステップ゛が構成体から不所望のガスを完
全に除去することを確保する為に異なった幾つかのレベ
ルの真空を必要とする場合もある。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
【図面の簡単な説明】
第１図はプリフォームとダイを有するパッケージの概略
側面図、第２図はダイ取り付けを終了する前の第１図の
一部を拡大して示した概略断面図。 第３図は結果的に得られる構成を断面で示したダイ取り
付けを完了したパッケージの概略断面図、第４図は従来
技術方法を使用した場合に発生することのある不完全な
ボンディングの状態を示した概略図、 である。 （符号の説明） ：パッケージ ２：ダイ ３：表面 ニブリフォーム物質 ６：基板 ：背面メタリゼーション １０：貫通導体孔

Claims (1)

  1. 【特許請求の範囲】 １、パッケージの表面へ半導体物質からなるダイを取付
    ける方法において、前記ダイを取付けるべき前記パッケ
    ージの表面へ溶融可能な物質を付与し、前記ダイを前記
    物質上に位置決めし、前記ダイ及びパッケージを真空に
    露呈させ、前記ダイ及びパッケージを前記物質の融点未
    満の第１温度へ加熱し、前記ダイ及びパッケージを前記
    物質が溶融するのに十分であり且つ前記物質が流動し且
    つ前記ダイの隣接表面と実質的に完全なコンタクトを形
    成することを許容する第２温度へ加熱し、前記ダイ及び
    パッケージの温度を前記物質の融点以下に低下させる、
    上記各ステップを有することを特徴とする方法。 ２、特許請求の範囲第１項において、前記溶融可能な物
    質が、８０％の金と２０％の錫とを有する金属半田組成
    物を有することを特徴とする方３、特許請求の範囲第１
    項又は第２項において、前記ダイ及びパッケージを１０
    ＾−＾３トール乃至１０＾−＾４トールの範囲内の真空
    に露呈させることを特徴とする方法。 ４、特許請求の範囲第２項において、前記ダイ及びパッ
    ケージを１０＾−＾３トール乃至１０＾−＾４トールの
    範囲内の真空に露呈させ、前記第１温度は１００℃乃至
    １５０℃の範囲内であり、前記第２温度は２５０℃乃至
    ３００℃の範囲内であることを特徴とする方法。 ５、特許請求の範囲第４項において、前記ダイ及びパッ
    ケージは前記第２温度に少なくとも３分の間位置させる
    ことを特徴とする方法。 ６、特許請求の範囲第１項乃至第２項又は第４項乃至第
    ５項の内のいずれか１項において、前記第２温度レベル
    での前記流動に続いて、約３０℃／分を越えることのな
    い冷却速度で前記ダイ及びパッケージを冷却するステッ
    プを有することを特徴とする方法。 ７、特許請求の範囲第５項において、前記第２温度レベ
    ルでの前記流動に続いて、約３０℃／分を越えることの
    ない冷却速度で前記ダイ及びパッケージが周囲温度に到
    達する迄前記ダイ及びパッケージを冷却し且つその後に
    前記ダイ及びパッケージを前記真空から除去するステッ
    プを有することを特徴とする方法。
JP63250010A 1987-10-05 1988-10-05 ダイ取り付け方法 Pending JPH0228336A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/104,882 US4826070A (en) 1987-10-05 1987-10-05 Die attachment process
US104,882 1987-10-05

Publications (1)

Publication Number Publication Date
JPH0228336A true JPH0228336A (ja) 1990-01-30

Family

ID=22302910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63250010A Pending JPH0228336A (ja) 1987-10-05 1988-10-05 ダイ取り付け方法

Country Status (2)

Country Link
US (1) US4826070A (ja)
JP (1) JPH0228336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007138771A1 (ja) * 2006-05-26 2009-10-01 株式会社村田製作所 半導体装置、電子部品モジュールおよび半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2523567A1 (en) * 2003-04-25 2004-11-11 Indevus Pharmaceuticals, Inc. Method for promoting uninterrupted sleep by administration of trospium chloride
WO2007006055A2 (en) 2005-07-06 2007-01-11 Vascular Pathways Inc. Intravenous catheter insertion device and method of use
DE602008003791D1 (de) 2007-05-07 2011-01-13 Vascular Pathways Inc Einführung eines intravenösen katheters und blutentnahmevorrichtung und anwendungsverfahren
US9950139B2 (en) 2010-05-14 2018-04-24 C. R. Bard, Inc. Catheter placement device including guidewire and catheter control elements
US11925779B2 (en) 2010-05-14 2024-03-12 C. R. Bard, Inc. Catheter insertion device including top-mounted advancement components
US10384039B2 (en) 2010-05-14 2019-08-20 C. R. Bard, Inc. Catheter insertion device including top-mounted advancement components
US8932258B2 (en) 2010-05-14 2015-01-13 C. R. Bard, Inc. Catheter placement device and method
US9872971B2 (en) 2010-05-14 2018-01-23 C. R. Bard, Inc. Guidewire extension system for a catheter placement device
US8690833B2 (en) 2011-01-31 2014-04-08 Vascular Pathways, Inc. Intravenous catheter and insertion device with reduced blood spatter
EP2678065B1 (en) 2011-02-25 2019-09-11 C.R. Bard Inc. Medical component insertion device including a retractable needle
USD903101S1 (en) 2011-05-13 2020-11-24 C. R. Bard, Inc. Catheter
CN105102054B (zh) 2013-01-30 2018-04-20 血管通路股份有限公司 用于静脉穿刺和导管放置的系统和方法
WO2016037127A1 (en) 2014-09-05 2016-03-10 C.R. Bard, Inc. Catheter insertion device including retractable needle
USD903100S1 (en) 2015-05-01 2020-11-24 C. R. Bard, Inc. Catheter placement device
AU2016265685B2 (en) 2015-05-15 2020-04-09 C.R. Bard, Inc. Catheter placement device including an extensible needle safety component
CN112206397B (zh) 2016-09-12 2023-03-21 C·R·巴德股份有限公司 导管插入装置的血液控制
CA3054969A1 (en) 2017-03-01 2018-09-07 C.R. Bard, Inc. Catheter insertion device
EP3762084B1 (en) 2018-03-07 2024-04-24 Bard Access Systems, Inc. Guidewire advancement and blood flashback systems for a medical device insertion system
USD921884S1 (en) 2018-07-27 2021-06-08 Bard Access Systems, Inc. Catheter insertion device
WO2021034862A1 (en) 2019-08-19 2021-02-25 Becton, Dickinson And Company Midline catheter placement device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914836A (en) * 1974-06-21 1975-10-28 Us Army Method for processing quartz crystal resonators
US4465223A (en) * 1980-12-31 1984-08-14 International Business Machines Corporation Process for brazing
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4407658A (en) * 1981-03-02 1983-10-04 Beckman Instruments, Inc. Gas discharge display device sealing method for reducing gas contamination
DE3233215C1 (de) * 1982-09-07 1984-04-19 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Befestigen von in Scheiben- oder Plattenform vorliegenden Targetmaterialien auf Kuehlteller fuer Aufstaeubanlagen
GB8323065D0 (en) * 1983-08-26 1983-09-28 Rca Corp Flux free photo-detector soldering

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007138771A1 (ja) * 2006-05-26 2009-10-01 株式会社村田製作所 半導体装置、電子部品モジュールおよび半導体装置の製造方法

Also Published As

Publication number Publication date
US4826070A (en) 1989-05-02

Similar Documents

Publication Publication Date Title
JPH0228336A (ja) ダイ取り付け方法
US5219794A (en) Semiconductor integrated circuit device and method of fabricating same
CA1209720A (en) System for packaging of electronic circuits
US5719442A (en) Resin sealing type semiconductor device
US3244947A (en) Semi-conductor diode and manufacture thereof
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JPH0823002A (ja) 半導体装置及びその製造方法
US6750538B2 (en) Heat transfer of solid-state devices
JP4117042B2 (ja) 半導体装置
JP4550369B2 (ja) 通気孔を設けた空洞の気密はんだ封止法
JPH0432251A (ja) 半導体パッケージ及びその製造方法
US7985657B1 (en) Systems and methods for bonding materials using microwave energy
JPH01244651A (ja) セラミックパッケージ型半導体装置
JP2901403B2 (ja) 電子部品収納用パッケージ封止装置及び封止方法
JPH04360557A (ja) 封止体接続方法及び封止体
JPS6224646A (ja) 半導体装置
JPH0483363A (ja) 半導体集積回路装置およびその製造方法
JP2004265972A (ja) 半導体装置およびその製造方法
JPH0590460A (ja) 半導体装置の製造方法
JPH02170451A (ja) モールド・フラッシュを排除する半導体ヒートシンク
JPH06349971A (ja) 半導体装置
JP2522738B2 (ja) 半導体装置用セラミックスパッケ―ジ及び半導体装置
JPH08288319A (ja) 半導体装置の製造方法
JPH05218561A (ja) 半導体レーザ
JP2007142054A (ja) シールカバーおよびその製造方法