KR101360865B1 - 3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소 - Google Patents

3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소 Download PDF

Info

Publication number
KR101360865B1
KR101360865B1 KR1020127024983A KR20127024983A KR101360865B1 KR 101360865 B1 KR101360865 B1 KR 101360865B1 KR 1020127024983 A KR1020127024983 A KR 1020127024983A KR 20127024983 A KR20127024983 A KR 20127024983A KR 101360865 B1 KR101360865 B1 KR 101360865B1
Authority
KR
South Korea
Prior art keywords
conductive bumps
substrate
region
tier die
die
Prior art date
Application number
KR1020127024983A
Other languages
English (en)
Other versions
KR20120132521A (ko
Inventor
브라이언 매튜 헨더슨
아르빈드 찬드라세카란
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120132521A publication Critical patent/KR20120132521A/ko
Application granted granted Critical
Publication of KR101360865B1 publication Critical patent/KR101360865B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Telephone Set Structure (AREA)

Abstract

본 발명은 3-D 집적 회로 패키지를 제조할 때 정전기 방전 위험을 완화하는 것에 관한 것으로서, 일 실시예에서, 제2 티어 다이가 제1 티어 다이와 접촉하도록 배치되는 경우, 제2 티어 다이의 기판에 전기적으로 커플링된 제2 티어 다이의 둘레 근처의 도전성 범프들은, 제2 티어 및 제1 티어 다이들 상의 다른 신호 도전성 범프들 및 전력 도전성 범프들이 전기적 접촉을 이루기 전에, 제1 티어 다이의 기판에 전기적으로 커플링되는 제1 티어 다이 상의 대응하는 도전성 범프들과 접촉을 이룬다.

Description

3-Ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소{REDUCING SUSCEPTIBILITY TO ELECTROSTATIC DISCHARGE DAMAGE DURING DIE-TO-DIE BONDING FOR 3-D PACKAGED INTEGRATED CIRCUITS}
본 발명은 전자 집적 회로 패키지들의 제조에 관한 것이고, 더 구체적으로는 3D 패키지화된 집적 회로들의 제조 동안 정전기 방전 손상을 완화하는 것에 관한 것이다.
일부 집적 회로 적층형 다이 패키징(integrated circuit stacked die packaging), 예를 들어, 3D 또는 TSS(스루 실리콘 적층(Through Silicon Stacking)) 집적 회로 패키징에서, 2개 이상의 다이들(칩들)은 서로 겹쳐져서 적층된다. 예를 들어, 제1 티어 다이(tier die)는 패키지 기판에 본딩될 수 있고, 제2 티어 다이는 제1 티어 다이의 최상부에 본딩될 수 있다. 제2 티어 다이의 최하부 상의 도전성 범프들은 제1 티어 다이의 최상부 상의 도전성 범프들에 전기적으로 커플링된다. 이러한 전기적 커플링은 납땜(soldering)에 의해 실현될 수 있다. 제1 티어 및 제2 티어 다이들은 이들의 활성 측면들이 서로 대향하도록 서로에 대해 위치될 수 있다. 또 다른 예로서, 제2 티어 다이의 활성 측면은 최상부에 있을 수 있는데, 여기서 스루-실리콘 비아들은 도전성 범프들을 가지는 최하부 측면 및 제2 티어 다이의 활성 측면 사이에 전기 접속부를 제공한다. 추가적인 다이들이 제2 티어 다이의 최상부 상에 적층될 수 있다.
하나의 다이를 다른 다이에 본딩할 때, 하나의 다이가 먼저 다른 다이와 전기적 접촉을 시작함에 따라, 여기에 배치된 집적 회로들을 손상시킬 수 있는 정전기 방전(ESD)이 존재할 수 있다. 비록 많은 애플리케이션들에서 ESD 보호가 회로 레벨(circuit level)에서 제공될 수 있을지라도, TSS 패키지화된 집적 회로들의 경우, 기생 커패시턴스들을 유입하지 않기 위해 상이한 집적 회로 티어들 사이에 회로 레벨 ESD 보호의 양(amount)을 감소시키거나 제거하는 것이 바람직하다. 또한, 다이를 접지시키는 것 또는 주변 공기를 이온화하는 것과 같은, ESD 이벤트들의 가능성을 감소시키기 위한 현재 방법들은 단일 다이 집적 회로 패키징에 비해 TSS 패키징 기술에서 효과적이지 않을 수 있다. 따라서, 추가적인 ESD 회로들을 도입하지 않고 TSS 패키지화된 집적 회로들을 제조할 시에 ESD 손상의 위험을 감소시키는 것이 바람직하다.
제1 실시예에서, 제1 티어 다이는 휘어지며(warped), 여기서 제1 티어 다이는 기판, 제1 티어 다이 기판에 전기적으로 접속되지 않는 신호 도전성 범프들 및 전력 도전성 범프들의 세트, 및 제1 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가진다. 제2 티어 다이는 제1 티어 다이와 전기적으로 접촉되어 배치된다. 제2 티어 다이는 기판, 제2 티어 다이 기판에 전기적으로 접속되지 않는 신호 도전성 범프들 및 전력 도전성 범프들의 세트, 및 제2 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가진다. 제1 티어 다이와 접촉하도록 제2 티어 다이를 배치하는 경우, 기판 도전성 범프들의 제2 티어 다이 세트는, 신호 도전성 범프들 및 전력 도전성 범프들의 제2 티어 다이 세트가 신호 도전성 범프들 및 전력 도전성 범프들의 제1 티어 다이 세트와 접촉하기 전에, 기판 도전성 범프들의 제1 티어 다이 세트와 접촉하게 된다.
제2 실시예에서, 집적 회로 패키지는 제1 다이를 가진다. 제1 다이는 제1 기판 및 제1 표면을 가지고, 제1 표면은 둘레(perimeter), 제1 외부 영역, 제1 중간 영역 및 제1 내부 영역을 가진다. 제1 외부 영역은 도전성 범프들을 가지고, 여기서 제1 외부 영역은 둘레를 포함하고 내부 경계를 가지며, 도전성 범프들의 제1 외부 영역의 적어도 일부분은 제1 기판에 전기적으로 커플링되며, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아니다. 제1 중간 영역은 인접하며, 제1 외부 영역의 내부 경계와 일치하는 외부 경계를 가지며, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않으며, 내부 경계를 가진다. 제1 내부 영역은 도전성 범프들을 가지며, 인접하며, 제1 중간 영역의 내부 경계와 일치하는 경계를 가진다. 제1 외부 영역, 제1 중간 영역 및 제1 내부 영역의 연합(union)은 제1 표면을 포함한다.
제2 실시예에서, 집적 회로는 또한 제2 다이를 가진다. 제2 다이는 제2 기판 및 제2 표면을 가진다. 제2 표면은 제2 외부 영역, 중간 영역 및 외부 영역을 가진다. 제2 외부 영역은 도전성 범프들의 제1 외부 영역에 대한 대응성(correspondence)을 가지는 도전성 범프들을 가지며, 여기서 도전성 범프들의 제2 외부 영역의 적어도 일부는 제2 기판에 전기적으로 커플링되고, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아니다. 도전성 범프들의 제2 중간 영역은 제1 중간 영역에 대한 대응성을 가지고, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않는다. 제2 내부 영역은 도전성 범프들의 제1 내부 영역에 대한 대응성을 가지는 도전성 범프들을 가진다.
제2 실시예에서, 제1 외부 영역의 도전성 범프들은 제2 외부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되고, 제1 내부 영역의 도전성 범프들은 제2 내부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링된다.
제3 실시예에서, 집적 회로 패키지는 제1 다이를 가진다. 제1 다이는 제1 기판 및 제1 표면을 가진다. 제1 표면은 둘레, 제1 외부 영역, 제1 중간 영역 및 제1 내부 영역을 가진다. 제1 외부 영역은 도전성 범프들을 가진다. 제1 외부 영역은 둘레를 포함하고, 내부 경계를 가진다. 제1 중간 영역은 인접하며, 제1 외부 영역의 내부 경계와 일치하는 외부 경계를 가지고, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않으며, 내부 경계를 가진다. 제1 내부 영역은 도전성 범프들을 가지며 인접하고, 제1 중간 영역의 내부 경계와 일치하는 외부 경계를 가지며, 여기서 도전성 범프들의 제1 내부 영역의 적어도 일부는 제1 기판에 전기적으로 커플링되며, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아니다. 제1 외부 영역, 제1 중간 영역 및 제1 내부 영역의 연합은 제1 표면을 포함한다.
제3 실시예에서, 집적 회로 패키지는 또한 제2 다이를 가진다. 제2 다이는 제2 기판 및 제2 표면을 가진다. 제2 표면은 제2 외부 영역, 제2 중간 영역 및 제2 내부 영역을 가진다. 제2 외부 영역은 도전성 범프들의 제1 외부 영역에 대한 대응성을 가지는 도전성 범프들을 가진다. 제2 중간 영역은 제1 중간 영역에 대한 대응성을 가지며, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않는다. 제2 내부 영역은 도전성 범프들의 제1 내부 영역에 대한 대응성을 가지는 도전성 범프들을 가지며, 여기서 도전성 범프들의 제2 내부 영역의 적어도 일부는 제2 기판에 전기적으로 커플링되고, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아니다.
제3 실시예에서, 제1 외부 영역의 도전성 범프들은 제2 외부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되고, 제1 내부 영역의 도전성 범프들은 제2 내부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링된다.
도 1은 접촉이 이루어지기 전의 제2 티어 다이 및 휘어진 제1 티어 다이의 횡단면도를 예시한다.
도 2 및 도 3은 제2 티어 다이의 최하부 측면의 평면도들을 예시한다.
도 4는 접촉이 이루어지기 전의 제2 티어 다이 및 휘어진 제1 티어 다이의 횡단면도를 예시한다.
도 5는 흐름도를 예시한다.
도 6은 일 실시예를 사용하는 하나 이상의 통신 시스템들을 예시한다.
후속하는 설명에서, 용어 "일부 실시예들"의 범위는 하나 초과의 실시예를 의미하는 것으로 제한되는 것이 아니라, 오히려 범위는 하나의 실시예, 하나 초과의 실시예, 또는 아마도 모든 실시예들을 포함할 수 있다.
도 1은 부착(attachment) 및 본딩(bonding) 이전의 제1 티어 다이 및 제2 티어 다이의 횡단면도(실제대로 도시되지 않음)이다. 패키지 기판(106)에 부착되는 도전성 범프들(104)의 세트를 가지는 제1 티어 다이(102)가 도 1에 예시된다. 예시의 용이함을 위해, 도전성 범프들(104)에 대한 범프 금속화층들 아래는 도시되지 않는다. 제2 티어 다이(108)는 제1 티어 다이(102) 상의 도전성 범프들(110)의 세트에 부착될 것이다. 도전성 범프들(110)은 제1 티어 다이(102)의 후방측 상에 형성될 수 있다. 다이 부착은 패키지 기판(106) 및 다이(102)의 휨을 야기할 수 있는 온도들에서 수행된다. 이러한 휨은 도 1에서 과장될 수 있다.
도 1은 제2 티어 다이(108)의 최하부 측(112) 상의 도전성 범프들의 세트를 도시한다. 도 2는 최하부 측(112) 상에 형성되는 도전성 범프들의 세트를 도시하는, 제2 티어 다이(108)의 최하부 측(112)의 평면도이며, 여기서 도전성 범프들의 세트는 원들의 세트로서 도시된다. 그러나, 예시의 용이함을 위해, 도 2에 예시된 바와 같은 이들 도전성 범프들의 수 및 위치들은 도 1에 예시된 것과 동일하지 않다.
실시예들을 설명하기 위한 목적으로, 다이 상의 도전성 범프는 기판 도전성 범프, 신호 도전성 범프, 전력 도전성 범프 또는 기계 도전성 범프로서 분류될 수 있다. 기판 도전성 범프는 기판에 전기적으로 커플링되는 도전성 범프이며, 또한 VSS 도전성 범프로서 명명될 수 있으며, 여기서 VSS는 다이 기판 전압을 표기한다. 신호 도전성 범프는 다이 상의 수동 또는 능동 디바이스에 전기적으로 커플링되고 신호를 전달(carry)하기 위해 사용되는 도전성 범프이다. 전력 도전성 범프는 다이에 전원 전압을 제공한다. 기계 도전성 범프는 다이에 대해 전기적으로 절연되며 ― 기계 도전성 범프는 다이상에 형성됨 ―, 최소 범프 밀도 요건을 만족시키도록 도입될 수 있다.
제2 티어 다이(108)의 최하부 상의 3개 영역들: 외부 영역(202), 내부 영역(204) 및 중간 영역(206)이 도 2에 예시된다. 도 1 및 도 2에서 114로 라벨링된 도전성 범프들 각각이 내부 영역(204)에 놓인다. 116으로 라벨링된, 도 1의 2개의 도전성 범프들은 외부 영역(202)에 놓이며, 여기서 도 2의 이러한 도전성 범프의 예는 116으로 라벨링된다. 제2 티어 다이(108)에 대한 신호 및 전력 도전성 범프들 모두는 내부 영역(204)에 놓인다. 내부 영역(204)에 기판 및 기계 도전성 범프들이 존재할 수 있다. 또한, 중간 영역(206)에 기판 및 기계 도전성 범프들이 존재할 수 있지만, 도 1 및 2에 예시된 특정 실시예에 대해, 중간 영역(206)에 도전성 범프들이 존재하지 않는다. 외부 영역(202)은 기판 도전성 범프들을 포함한다. 일부 실시예들에서, 외부 영역(202)은 또한 기계 도전성 범프들을 포함할 수 있다.
도 2에 예시된 특정 실시예에 대해, 영역들은 직각들을 만족하는 직선들을 포함하는 둘레들을 가지는 것으로서 도시되며; 내부, 중간 및 외부 영역들이 인접 구역들로서 예시된다. 그러나, 영역에 대한 특정 형상이 요구되지 않으며, 이들 영역들 중 일부는 인접할 필요가 없다. 예를 들어, 중간 영역(206)은 외부 영역(202)을 4개의 부영역들로 분리하기 위해 펴질 수 있으며(stretched), 여기서 각각의 부영역은 인접 영역이다. 이러한 예는 도 3에 예시되며, 여기서는 중간 영역(306)의 형상 때문에, 외부 영역(302)이 각각이 인접한 영역인 4개의 부영역들을 포함한다.
외부 영역(202)은 다이(108)의 표면의 둘레를 포함한다. 비록 외부 영역(302)이 4개의 부영역들을 포함하지만, 외부 영역(302)은, 그럼에도 불구하고, 단지 외부 영역(202)에서 처럼, 다이(108)의 표면의 둘레를 포함하는 것으로서 고려될 수 있고, 여기서, 외부 영역(302)의 부분들은 제로(zero) 영역을 가지는 것으로서 고려될 수 있다. 이들 부분들의 제로 영역은 외부 영역의 내부 및 외부 경계들이 합쳐지는(come together) 곳이다. 도 2 및 3의 실시예들 모두에서는 중간 영역들 및 외부 영역들 경계를 공유하는 것으로 보인다. 즉, 실시예에 있어서, 외부 영역의 내부 경계는 중간 영역의 외부 경계와 일치한다. 유사하게, 각각의 실시예에 대한 내부 영역 및 중간 영역은 경계를 공유한다. 일 실시예에 대해, 내부 영역 및 중간 영역은 각각 인접한 영역들이다. 내부, 중간 및 외부 영역들의 연합(union)은 전체 표면을 구성한다.
제2 티어 다이(108)의 최하부 측(112) 상의 도전성 범프들에 대해, 제1 티어 다이(102)의 최상부 측 상의 대응하는 도전성 범프들이 존재한다. 즉, 제2 티어 다이(108)의 최하부 측 상의 일부 특정 도전성 범프에 있어서, 그 특정 도전성 범프에 대응하는, 제1 티어 다이(102) 상의 도전성 범프는 2개의 다이들이 부착 및 본딩을 위해 합쳐질때 그 특정 범프와 접촉하는 범프이다. 그 결과, 제1 티어 다이(102)의 최상부 측은 제2 티어 다이(108)의 영역들에 대응하는 영역들을 가지는 것으로서 보여질 수 있다.
그러나, 외부 영역(202)은 반드시 제1 티어 다이(102)의 외부 치수(dimension)들에 대응하지 않을 수도 있다. 예를 들어, 제1 티어 다이(102)는 제2 티어 다이(108)보다 더 큰 표면 영역을 가질 수 있다. 또다른 예로서, 제1 티어 다이(102)는 2개 이상의 제2 티어 다이들이 그 위에 적층되도록 설계될 수 있고, 따라서, 제1 티어 다이(102)는 제2 티어 다이(108) 상의 도전성 범프들에 대응하는 것들보다 훨씬 더 많은 수의 도전성 범프들을 포함할 수 있다. 제1 티어 다이(102)의 최상부 측 상의 도전성 범프들 중 일부는 도 2에 예시된 영역들에 대응하는 영역들 중 임의의 것에 놓이지 않을 수 있다. 그럼에도 불구하고, "외부 영역"으로서 외부 영역(202)에 대응하는, 제1 티어 다이(102) 상의 영역을 지칭하는 것이 아직 유용할 수 있다. 유사하게, 중간 영역(206) 및 내부 영역(204)에 대응하는, 제1 티어 다이(102) 상의 영역들은 또한 각각 "중간 영역" 및 "내부 영역"으로서 지칭될 수 있다. 제1 티어 다이(102)의 외부 영역이 그렇게 정의됨과 함께, 제1 티어 다이(102)의 외부 영역 상의 도전성 범프들은 제1 티어 다이(102)의 기판에 전기적으로 커플링되고, 따라서, 이들은 또한 VSS 도전성 범프들로서 명명될 수 있다.
도 4는 402 및 404로 라벨링되는 2개의 제2 티어 다이들이 존재하는 실시예를 예시한다. 도 1에서 사용된 도전성 범프들, 제1 티어 다이 및 패키지 기판에 대한 동일한 수치 라벨링이 또한 도 2에서 사용되는데, 도 4에서 제1 티어 다이(102)의 중심 쪽의 제2 티어 다이들 상의 VSS 도전성 범프들이 116'로 라벨링된다는 예외를 가진다. VSS 도전성 범프들(116)은 VSS 도전성 범프들(116') 이전에 그들의 대응하는 VSS 도전성 범프들(110)과 접촉하며; 범프들의 크기 및 휨의 정도에 따라, 내부 영역 도전성 범프들(114)의 일부는 VSS 도전성 범프들(116') 이전에 제1 티어 다이(102) 상의 그들의 대응하는 범프들과 접촉하게 될 수 있다.
제1 티어 다이(102)의 휨으로 인해, 영역들의 위치 및 형상은, 2개의 다이들이 부착 및 본딩을 위해 합쳐질 때, 내부 영역(204) 상에 형성되는 도전성 범프들 중 임의의 것이 그들의 대응하는 도전성 범프들과 접촉하게 되기 전에, 외부 영역(202) 상에 형성되는 도전성 범프들의 전부 또는 적어도 일부가 제1 티어 다이(102)의 최상부 측에서 그들의 대응하는 도전성 범프들과 접촉하게 되도록 설계될 수 있다. 중간 영역(206)에 형성된 도전성 범프들(만약 존재한다면)의 일부는 또한, 외부 영역(202) VSS 도전성 범프들 모두가 그들의 대응하는 도전성 범프들과 접촉하게 되기 전에, 그들의 대응하는 도전성 범프들 중 일부와 접촉하게 될 수 있다는 점이 가능하다. 이와 관련하여, 외부 영역(202)의 도전성 범프들 중 적어도 일부가 그들의 대응하는 도전성 범프들과 접촉하게 될 때까지, 중간 영역(206)은 내부 영역(204)의 도전성 범프들 중 어느 것도 그들의 대응하는 도전성 범프들과 접촉하게 되지 않도록 하는 안전 마진(safety margin)으로서의 역할을 한다.
중간 영역(206)에 의해 도입되는 안전 마진의 예로서, 제2 티어 다이(108)의 중심으로부터 그것의 에지까지의 거리를 x로 표시하고, 제1 티어 다이(102)의 휨이 측방향 거리 x에 대해 높이에 있어서 20㎛ 차이를 유입한다고 가정한다. 이 예의 목적으로, 영역들의 형상들이 도 2에 표시된 바와 같이 정사각형이고, x가 취해지는 방향이 예시된 정사각형들 중 하나의 정사각형의 측면에 대해 평행하다는 점을 가정한다. (즉, 거리 x가 취해지는 방향은 도 2의 예시에 대해 수평 또는 수직일 수 있다.) 또한, 중간 영역(206)의 내부 측면들에 대응하는, 내부 영역(204)의 측면들이 다이(108)의 중심에 대해 수직 거리 x/4로 연장하며, 중간 영역(206)의 외부 측면들이 다이(108)의 중심에 대해 수직 거리 3x/4로 연장함을 가정한다. 이후, 휨이 선형인 경우에 대해, 내부 영역과 외부 영역 사이의 최소 높이 차이는 10㎛이다. 실제로, 휨은 선형이 아니어서 더 높은 높이 차이를 도입할 것이고, 따라서, 10㎛는 하한이며, 중간 영역(206)에 의해 도입되는 안전 마진을 계산할 때 보수적 추정(conservative estimate)으로서 작용한다.
또한 2개의 리소그래피 마스크들을 사용함으로써 범프들에서 높이 차이가 도입될 수 있으며, 따라서, 외부 영역(202)의 범프들은 내부 영역(204)의 범프들보다 더 높은 높이를 가진다. 예를 들어, 5㎛의 범프 높이 차이가 도입될 수 있다. 프로세스 변경으로 인한 범프 높이들의 20% 범위를 가정하면, 외부 영역(202) 에서의 범프들의 거리와 내부 영역(204)에서의 범프들의 거리의 차이는 4.5㎛ + 10㎛ = 14.5㎛에 의해 보수적으로 주어진다. 따라서, 이러한 특정 예에 있어서, 선택 및 배치 툴(pick and place tool)이 제2 티어 다이(108)를 제1 티어 다이(102)로 이동시킴에 따라, 제2 티어 다이(108)의 외부 영역(202)의 범프들이 제1 티어 다이(102) 상에서의 그들의 대응하는 범프들 또는 패드들과 먼저 접촉하는 경우, 제2 티어 다이(108)의 내부 영역(204)의 범프들과 제1 티어 다이(102) 상의 그들의 대응하는 범프들 또는 패드들 사이에 약 14.5㎛의 거리가 존재할 것이다.
도 1의 특정 실시예에서, 제1 티어 다이(102)와 기판(106)의 휨은 이들이 제2 티어 다이(108)에 대해 오목하도록 존재한다. 휨은 기판(106) 및 다이(102)의 열팽창 계수들에 의존할 수 있다. 일부 실시예들에 대해, 다이(102) 및 기판(106)의 휨은 이들이 다이(108)에 대해 볼록하도록 존재할 수 있다는 것이 가능하다. 이러한 실시예들에서, 내부 영역(204) 및 외부 영역(202)의 역할들은 역전되는데, 왜냐하면, 외부 영역(202) 도전성 범프들이 그들의 대응하는 도전성 범프들과 접촉하게 되기 전에, 내부 영역(204) 도전성 범프들이 제1 티어 다이(102) 상의 그들의 대응하는 도전성 범프들과 접촉하게 될 것이기 때문이다. 따라서, 이러한 실시예들에서, 제2 티어 다이(108)에 대한 신호 및 전력 도전성 범프들 모두는 외부 영역(202)내에 놓인다. 외부 영역(202)에 기판 및 기계 도전성 범프들이 존재할 수 있다. 내부 영역(204)은 기판 도전성 범프들을 포함한다. 일부 실시예들에서, 내부 영역(204)은 또한 기계 도전성 범프들을 포함할 수 있다.
2개의 다이들이 합쳐질 때, 제2 티어 다이(108) 상의 전력 및 신호 도전성 범프들이 제1 티어 다이(102) 상의 그들의 대응하는 전력 및 신호 도전성 범프들과 접촉하기 이전에, 외부 영역(202)의 VSS 도전성 범프들의 일부 또는 전부가 제1 티어 다이(102) 상의 그들의 대응하는 VSS 도전성 범프들과 전기적으로 접촉하기 때문에, 제1 티어 및 제2 티어 다이들의 기판들 사이에서 전하 공유를 위한 우선 경로(preferential path)가 존재한다. 이러한 우선 경로가 하나의 기판으로부터 다른 기판까지이므로, 실시예들이 ESD 손상을 완화시킬 수 있음이 예상된다.
일단 제1 티어 및 제2 티어 다이들이 서로 접촉하게 되면, 그리고, 압착 본딩(compression bonding)이 완료된 이후에, 스루-실리콘 적층형 집적 회로 패키징의 일반적인 제조에 대해 예상되는 바와 같이, 온도가 내려감에 따라, 도 1에 예시된 휨이 본질적으로 사라질 것이 예상된다.
도 5는 위 설명에 따른 흐름도이며, 흐름도에 있어서, 박스(502)에서는 제1 티어 다이가 고온에 의해 휘어지고, 박스(504)에서는 신호 도전성 범프들이 접촉하기 전에 2개의 다이들 상의 VSS 도전성 범프들이 접촉하도록, 제2 티어 다이가 제1 티어와 접촉하게 배치되고, 박스(506)에서는 전하가 2개의 다이들의 기판들 사이에서 공유된다. 물론, 2개 다이들이 합쳐지기 전에 2개의 기판들 사이의 전위차가 제로이거나 무의미(insubstantial)한 경우, 적은 전하가 공유되거나 전하가 공유되지 않을 것이며, 따라서, 박스(306) 내의 동작은 일부 시간 동안 무의미할 것이다.
도 6은 무선 통신 시스템을 예시하는 다이어그램이다. 일부 실시예들에서, 시스템(600)은 다수의 원격 유닛들(620-624) 및 다수의 기지국들(650-652)을 포함한다. 통상적인 무선 통신 시스템이 더 많은 원격 유닛들 및 기지국들을 가질 수 있다는 점이 인식될 수 있다. 원격 유닛들(620-624)은 이러한 서면 특허에서 설명되는 바와 같은 제1 및 제2 티어 다이들을 포함하는 집적 회로 패키지를 가지는 다수의 반도체 디바이스들(630-634)을 포함한다. 도 6은 기지국들(650-652)로부터 원격 유닛들(620-624)로의 순방향 링크 신호(680), 및 원격 유닛들(620-624)로부터 기지국들(650-652)로의 역방향 링크 신호(690)를 도시한다.
다른 실시예들에서, 도 6에서, 원격 유닛(620)은 모바일 전화로서 도시되고, 원격 유닛(622)은 휴대용 컴퓨터로서 도시되며, 원격 유닛(624)은 무선 로컬 루프 시스템 내의 고정된 위치 원격 유닛으로서 도시된다. 예를 들어, 원격 유닛들은 모바일 전화들, 핸드-헬드 개인용 통신 시스템(PCS) 유닛들, 개인용 디지털 정보 단말(PDA: personal data assistant)들과 같은 휴대용 데이터 유닛들, 내비게이션 디바이스들(예를 들어, GPS 인에이블 디바이스(GPS enabled device)들), 셋톱 박스들, 음악 플레이어들, 비디오 플레이어들, 엔터테인먼트 유닛들, 미터 판독 장비와 같은 고정 위치 데이터 유닛들, 또는 데이터 또는 컴퓨터 명령들을 저장 또는 리트리브(retrieve)하는 임의의 다른 디바이스, 또는 이들의 임의의 조합일 수 있다. 비록 도 6이 본 개시내용의 교시들에 따른 원격 유닛들을 예시하지만, 본 개시내용은 이들 예시된 유닛들에 제한되지 않는다.
하기에 청구된 바와 같은 본 발명의 범위로부터 벗어남이 없이 개시된 실시예들에 대한 다양한 수정들이 이루어질 수 있다.

Claims (28)

  1. 제1 티어 다이를 휘게 하는(warping) 단계 ― 상기 제1 티어 다이는 기판, 상기 제1 티어 다이 기판에 전기적으로 접속되지 않는 신호 도전성 범프(bump)들 및 전력 도전성 범프들의 세트, 및 상기 제1 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가짐 ―; 및
    상기 제1 티어 다이와 전기적으로 접촉하도록 제2 티어 다이를 배치하는 단계를 포함하고, 상기 제2 티어 다이는 기판, 상기 제2 티어 다이 기판에 전기적으로 접속되지 않는 신호 도전성 범프들 및 전력 도전성 범프들의 세트, 및 상기 제2 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가지며;
    상기 제1 티어 다이와 접촉하도록 상기 제2 티어 다이를 배치하는 경우, 상기 신호 도전성 범프들 및 전력 도전성 범프들의 제2 티어 다이 세트가 상기 신호 도전성 범프들 및 전력 도전성 범프들의 제1 티어 다이 세트와 접촉하기 전에, 기판 도전성 범프들의 제2 티어 다이 세트는 기판 도전성 범프들의 제1 티어 다이 세트와 접촉하는, 방법.
  2. 제1항에 있어서,
    상기 제1 티어 다이는 상기 제1 티어 다이 기판과 각각 전기적으로 접속되는 기판 도전성 범프들의 제2 세트를 포함하고, 상기 제2 티어 다이는 상기 제2 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 제2 세트를 포함하고, 상기 제2 티어 다이를 상기 제1 티어 다이와 접촉하도록 배치하는 경우, 기판 도전성 범프들의 제2 티어 다이 제2 세트가 기판 도전성 범프들의 제1 티어 다이 제2 세트와 접촉하기 전에, 신호 도전성 범프들 및 전력 도전성 범프들의 제2 티어 다이 세트는 신호 도전성 범프들 및 전력 도전성 범프들의 상기 제1 티어 다이 세트와 접촉하는, 방법.
  3. 제1항에 있어서,
    상기 제2 티어 다이는 둘레(perimeter)가 있는 표면을 가지고, 상기 제2 티어 다이 기판 도전성 범프들은 상기 제2 티어 다이 표면의 외부 영역에 형성되고, 상기 외부 영역은 둘레를 포함하는, 방법.
  4. 제3항에 있어서,
    상기 제2 티어 다이 신호 도전성 범프들 및 전력 도전성 범프들은 상기 제2 티어 다이 표면의 내부 영역에 형성되고, 상기 외부 영역은 상기 내부 영역을 둘러싸는, 방법.
  5. 제1항에 있어서,
    상기 기판 도전성 범프들의 제1 티어 다이 세트 및 상기 기판 도전성 범프들의 제2 티어 다이 세트에 의해 상기 제1 티어 다이 기판과 상기 제2 티어 다이 기판 사이에서 전하를 공유하는 단계를 더 포함하는, 방법.
  6. 제1항에 있어서,
    상기 제2 티어 다이는 둘레가 있는 표면을 가지고, 상기 제2 티어 다이 기판 도전성 범프들은 상기 제2 티어 다이 표면의 내부 영역에 형성되고, 상기 내부 영역은 상기 둘레의 일부를 포함하지 않는, 방법.
  7. 제6항에 있어서,
    상기 제2 티어 다이 신호 도전성 범프들 및 전력 도전성 범프들은 상기 제2 티어 다이 표면의 외부 영역에 형성되고, 상기 외부 영역은 상기 둘레를 포함하는, 방법.
  8. 집적 회로 패키지를 포함하는 시스템으로서,
    제1 기판 및 제1 표면을 포함하는 제1 다이, 및 제2 기판 및 제2 표면을 포함하는 제2 다이를 포함하며;
    상기 제1 표면은,
    둘레(perimeter),
    도전성 범프들의 제1 외부 영역 ― 상기 제1 외부 영역은 상기 둘레를 포함하고 내부 경계를 가지며, 상기 도전성 범프들의 제1 외부 영역의 적어도 일부는 상기 제1 기판에 전기적으로 커플링되고 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님 ― ,
    제1 중간 영역 ― 상기 제1 중간 영역은 인접하며, 상기 제1 외부 영역의 상기 내부 경계와 일치하는 외부 경계를 가지고, 어떠한 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않고, 내부 경계를 가짐 ―, 및
    도전성 범프들의 제1 내부 영역 ― 상기 제1 내부 영역은 인접하며, 상기 제1 중간 영역의 상기 내부 경계와 일치하는 경계를 가짐 ― 을 포함하며;
    상기 제1 외부 영역, 상기 제1 중간 영역 및 상기 제1 내부 영역의 연합(union)은 상기 제1 표면을 포함하며;
    상기 제2 표면은,
    도전성 범프들의 상기 제1 외부 영역에 대응하는, 도전성 범프들의 제2 외부 영역 ― 상기 도전성 범프들의 상기 제2 외부 영역의 적어도 일부는 상기 제2 기판에 전기적으로 커플링되고, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님 ― ,
    상기 제1 중간 영역에 대응하며 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않는 제2 중간 영역, 및
    도전성 범프들의 상기 제1 내부 영역에 대응하는 도전성 범프들의 제2 내부 영역을 포함하며;
    상기 제1 외부 영역의 상기 도전성 범프들은 상기 제2 외부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되고, 상기 제1 내부 영역의 상기 도전성 범프들은 상기 제2 내부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되는, 집적 회로 패키지를 포함하는 시스템.
  9. 제8항에 있어서,
    상기 제1 및 제2 다이들이 서로 접촉하도록 배치됨에 따라 상기 도전성 범프들의 제1 및 제2 내부 영역들이 서로 접촉하게 되기 전에 상기 도전성 범프들의 제1 및 제2 외부 영역들이 서로 접촉하게 되도록 구성되는, 집적 회로 패키지를 포함하는 시스템.
  10. 제8항에 있어서,
    상기 제1 외부 영역의 상기 도전성 범프들 각각은 상기 제1 기판에 전기적으로 커플링되고, 상기 제2 외부 영역의 상기 도전성 범프들 각각은 상기 제2 기판에 전기적으로 커플링되는, 집적 회로 패키지를 포함하는 시스템.
  11. 제8항에 있어서,
    상기 제1 중간 영역은 상기 제1 다이로부터 전기적으로 절연되는 도전성 범프들을 포함하는, 집적 회로 패키지를 포함하는 시스템.
  12. 제8항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 정보 단말(PDA), 고정 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택되는 디바이스를 더 포함하고, 상기 집적 회로 패키지는 상기 디바이스내에 통합되는, 집적 회로 패키지를 포함하는 시스템.
  13. 집적 회로 패키지를 포함하는 시스템으로서,
    제1 기판 및 제1 표면을 포함하는 제1 다이, 및 제2 기판 및 제2 표면을 포함하는 제2 다이를 포함하며;
    상기 제1 표면은,
    둘레(perimeter),
    도전성 범프들의 제1 외부 영역 ― 상기 제1 외부 영역은 둘레를 포함하고 내부 경계를 가짐 ―,
    제1 중간 영역 ― 상기 제1 중간 영역은 인접하며 상기 제1 외부 영역의 내부 경계와 일치하는 외부 경계를 가지고, 어떠한 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않고, 내부 경계를 가짐 ―, 및
    제1 내부 영역 ― 상기 제1 내부 영역은 인접하며 상기 제1 중간 영역의 상기 내부 경계와 일치하는 외부 경계를 가지고, 도전성 범프들의 상기 제1 내부 영역의 적어도 일부는 상기 제1 기판에 전기적으로 커플링되고, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님―를 포함하며;
    상기 제1 외부 영역, 상기 제1 중간 영역 및 상기 제1 내부 영역의 연합은 상기 제1 표면을 포함하며;
    상기 제2 표면은,
    도전성 범프들의 상기 제1 외부 영역에 대응하는, 도전성 범프들의 제2 외부 영역,
    상기 제1 중간 영역에 대응하며, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않는 제2 중간 영역, 및
    도전성 범프들의 상기 제1 내부 영역에 대응하는 도전성 범프들의 제2 내부 영역 ― 상기 도전성 범프들의 제2 내부 영역의 적어도 일부는 상기 제2 기판에 전기적으로 커플링되고, 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님 ― 를 포함하며;
    상기 제1 외부 영역의 상기 도전성 범프들은 상기 제2 외부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되고, 상기 제1 내부 영역의 도전성 범프들은 상기 제2 내부 영역의 그들의 대응하는 도전성 범프들에 전기적으로 커플링되는, 집적 회로 패키지를 포함하는 시스템.
  14. 제13항에 있어서,
    상기 제1 내부 영역의 도전성 범프들 각각은 상기 제1 기판에 전기적으로 커플링되고, 상기 제2 내부 영역의 도전성 범프들 각각은 상기 제2 기판에 전기적으로 커플링되는, 집적 회로 패키지를 포함하는 시스템.
  15. 제13항에 있어서,
    상기 제1 중간 영역은 상기 제1 다이로부터 전기적으로 절연되는 도전성 범프들을 포함하는, 집적 회로 패키지를 포함하는 시스템.
  16. 제13항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 정보 단말(PDA), 고정 위치 데이터 유닛, 및 컴퓨터로 구성된 그룹으로부터 선택된 디바이스를 더 포함하고, 상기 집적 회로 패키지는 상기 디바이스내에 통합되는, 집적 회로 패키지를 포함하는 시스템.
  17. 제1 티어 다이를 휘게 하기 위한 수단 ― 상기 제1 티어 다이는 기판, 상기 제1 티어 다이의 기판에 전기적으로 접속되지 않는 신호 도전성 범프들 및 전력 도전성 범프의 세트, 및 상기 제1 티어 다이의 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가짐 ―; 및
    상기 제1 티어 다이와 전기적으로 접촉하도록 제2 티어 다이를 배치하기 위한 수단을 포함하고, 상기 제2 티어 다이는 기판, 상기 제2 티어 다이의 기판에 전기적으로 접속되지 않는 신호 도전성 범프들 및 전력 도전성 범프들의 세트, 및 상기 제2 티어 다이의 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 세트를 가지며,
    상기 제1 티어 다이와 접촉하도록 상기 제2 티어 다이를 배치하는 경우, 상기 신호 도전성 범프들 및 전력 도전성 범프들의 제2 티어 다이 세트가 상기 신호 도전성 범프들 및 전력 도전성 범프들의 제1 티어 다이 세트와 접촉하기 전에 기판 도전성 범프들의 제2 티어 다이 세트는 기판 도전성 범프들의 제1 티어 다이 세트와 접촉하는, 방법.
  18. 제17항에 있어서,
    상기 제1 티어 다이는 상기 제1 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 제2 세트를 포함하고, 상기 제2 티어 다이는 상기 제2 티어 다이 기판에 각각 전기적으로 접속되는 기판 도전성 범프들의 제2 세트를 포함하고, 상기 제2 티어 다이를 상기 제1 티어 다이와 접촉하도록 배치하는 경우, 기판 도전성 범프들의 제2 티어 다이 제2 세트가 기판 도전성 범프들의 제1 티어 다이 제2 세트와 접촉하기 전에 신호 도전성 범프들 및 전력 도전성 범프들의 제2 티어 다이 세트는 신호 도전성 범프들 및 전력 도전성 범프들의 제1 티어 다이 세트와 접촉하는, 방법.
  19. 제17항에 있어서,
    상기 제2 티어 다이는 둘레가 있는 표면을 가지고, 상기 제2 티어 다이 기판 도전성 범프들은 상기 제2 티어 다이 표면의 외부 영역에 형성되고, 상기 외부 영역은 둘레를 포함하는, 방법.
  20. 제19항에 있어서,
    상기 제2 티어 다이 신호 도전성 범프들 및 전력 도전성 범프들은 상기 제2 티어 다이 표면의 내부 영역에 형성되고, 상기 외부 영역은 상기 내부 영역을 둘러싸는, 방법.
  21. 제17항에 있어서,
    상기 기판 도전성 범프들의 제1 티어 다이 세트 및 상기 기판 도전성 범프들의 제2 티어 다이 세트에 의해 상기 제1 티어 다이 기판과 상기 제2 티어 다이 기판 사이에서 전하를 공유하기 위한 수단을 더 포함하는, 방법.
  22. 제17항에 있어서,
    상기 제2 티어 다이는 둘레가 있는 표면을 가지고, 상기 제2 티어 다이 기판 도전성 범프들은 상기 제2 티어 다이 표면의 내부 영역에 형성되고, 상기 내부 영역은 상기 둘레의 일부를 포함하지 않는, 방법.
  23. 제22항에 있어서,
    상기 제2 티어 다이 신호 도전성 범프들 및 전력 도전성 범프들은 상기 제2 티어 다이 표면의 외부 영역에 형성되고, 상기 외부 영역은 상기 둘레를 포함하는, 방법.
  24. 집적 회로 패키지를 포함하는 시스템으로서,
    제1 기판 및 제1 표면을 포함하는 제1 다이 ― 상기 제1 표면은,
    둘레,
    도전성 범프들의 제1 외부 영역 ― 상기 제 1 외부 영역은 상기 둘레를 포함하고 내부 경계를 가짐 ― ,
    상기 제1 기판에 도전성 범프들의 상기 제1 외부 영역의 적어도 일부를 커플링시키기 위한 수단 ― 상기 제1 외부 영역의 적어도 일부는 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님 ― ,
    제1 중간 영역 ― 상기 제1 중간 영역은 인접하고, 상기 제1 외부 영역의 상기 내부 경계와 일치하는 외부 경계를 가지고, 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않으며, 내부 경계를 가짐 ―, 및
    도전성 범프들의 제1 내부 영역 ― 상기 제1 내부 영역은 인접하며 상기 제1 중간 영역의 상기 내부 경계와 일치하는 경계를 가지며, 상기 제1 외부 영역, 상기 제1 중간 영역, 및 상기 제1 내부 영역의 연합은 상기 제1 표면을 포함함 ― 을 포함함;
    제2 기판 및 제2 표면을 포함하는 제2 다이 ― 상기 제2 표면은,
    도전성 범프들의 상기 제1 외부 영역에 대응하는 도전성 범프들의 제2 외부 영역,
    상기 제2 기판에 도전성 범프들의 상기 제2 외부 영역의 적어도 일부를 전기적으로 커플링하기 위한 수단 ― 상기 제2 외부 영역의 적어도 일부는 어떤 것도 신호 도전성 범프들 또는 전력 도전성 범프들이 아님 ― ,
    상기 제1 중간 영역에 대응하며 신호 도전성 범프들 또는 전력 도전성 범프들을 가지지 않는 제2 중간 영역, 및
    도전성 범프들의 상기 제1 내부 영역에 대응하는 도전성 범프들의 제2 내부 영역을 포함함 ―;
    상기 제2 외부 영역의 그들의 대응하는 도전성 범프들에 상기 제1 외부 영역의 도전성 범프들을 전기적으로 커플링하기 위한 수단; 및
    상기 제2 내부 영역의 그들의 대응하는 도전성 범프들에 상기 제1 내부 영역의 도전성 범프들을 전기적으로 커플링하기 위한 수단을 포함하는, 집적 회로 패키지를 포함하는 시스템.
  25. 제24항에 있어서,
    상기 제1 및 제2 다이들이 서로에 대해 접촉하도록 배치됨에 따라, 상기 도전성 범프들의 제1 및 제2 내부 영역들이 서로에 대해 접촉되기 전에, 상기 도전성 범프들의 제1 및 제2 외부 영역들이 서로에 대해 접촉하도록 구성되는, 집적 회로 패키지를 포함하는 시스템.
  26. 제24항에 있어서,
    상기 제1 기판에 상기 제1 외부 영역의 도전성 범프들 각각을 전기적으로 커플링하기 위한 수단; 및
    상기 제2 기판에 상기 제2 외부 영역의 도전성 범프들 각각을 전기적으로 커플링하기 위한 수단을 더 포함하는, 집적 회로 패키지를 포함하는 시스템.
  27. 제24항에 있어서,
    상기 제1 중간 영역은 상기 제1 다이로부터 전기적으로 절연된 도전성 범프들을 포함하는, 집적 회로 패키지를 포함하는 시스템.
  28. 제24항에 있어서,
    셋톱 박스, 음악 플레이어, 비디오 플레이어, 엔터테인먼트 유닛, 내비게이션 디바이스, 통신 디바이스, 개인용 디지털 정보 단말(PDA), 고정 위치 데이터 유닛 및 컴퓨터로 구성된 그룹으로부터 선택되는 디바이스를 더 포함하고, 상기 집적 회로 패키지는 상기 디바이스내에 통합되는, 집적 회로 패키지를 포함하는 시스템.
KR1020127024983A 2010-02-23 2011-02-23 3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소 KR101360865B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/710,586 2010-02-23
US12/710,586 US8354300B2 (en) 2010-02-23 2010-02-23 Reducing susceptibility to electrostatic discharge damage during die-to-die bonding for 3-D packaged integrated circuits
PCT/US2011/025809 WO2011106346A1 (en) 2010-02-23 2011-02-23 Reducing susceptibility to electrostatic discharge damage during die-to-die bonding for 3-d packaged integrated circuits

Publications (2)

Publication Number Publication Date
KR20120132521A KR20120132521A (ko) 2012-12-05
KR101360865B1 true KR101360865B1 (ko) 2014-02-11

Family

ID=43936443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024983A KR101360865B1 (ko) 2010-02-23 2011-02-23 3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소

Country Status (6)

Country Link
US (1) US8354300B2 (ko)
EP (1) EP2539931B1 (ko)
JP (1) JP5728503B2 (ko)
KR (1) KR101360865B1 (ko)
CN (1) CN102792439B (ko)
WO (1) WO2011106346A1 (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873585B2 (en) 2006-12-19 2014-10-28 Corning Optical Communications Wireless Ltd Distributed antenna system for MIMO technologies
US9312938B2 (en) 2007-02-19 2016-04-12 Corning Optical Communications Wireless Ltd Method and system for improving uplink performance
US20100054746A1 (en) 2007-07-24 2010-03-04 Eric Raymond Logan Multi-port accumulator for radio-over-fiber (RoF) wireless picocellular systems
US8175459B2 (en) 2007-10-12 2012-05-08 Corning Cable Systems Llc Hybrid wireless/wired RoF transponder and hybrid RoF communication system using same
US8594133B2 (en) 2007-10-22 2013-11-26 Corning Mobileaccess Ltd. Communication system using low bandwidth wires
US8175649B2 (en) 2008-06-20 2012-05-08 Corning Mobileaccess Ltd Method and system for real time control of an active antenna over a distributed antenna system
WO2009081376A2 (en) 2007-12-20 2009-07-02 Mobileaccess Networks Ltd. Extending outdoor location based services and applications into enclosed areas
US9673904B2 (en) 2009-02-03 2017-06-06 Corning Optical Communications LLC Optical fiber-based distributed antenna systems, components, and related methods for calibration thereof
WO2010090999A1 (en) 2009-02-03 2010-08-12 Corning Cable Systems Llc Optical fiber-based distributed antenna systems, components, and related methods for monitoring and configuring thereof
WO2010091004A1 (en) 2009-02-03 2010-08-12 Corning Cable Systems Llc Optical fiber-based distributed antenna systems, components, and related methods for calibration thereof
EP2399141A4 (en) 2009-02-08 2012-08-01 Corning Mobileaccess Ltd COMMUNICATION SYSTEM WITH CABLE-TRANSMITTED ETHERNET SIGNALS
US8198736B2 (en) 2009-04-09 2012-06-12 Qualcomm Incorporated Reduced susceptibility to electrostatic discharge during 3D semiconductor device bonding and assembly
US9590733B2 (en) 2009-07-24 2017-03-07 Corning Optical Communications LLC Location tracking using fiber optic array cables and related systems and methods
US8548330B2 (en) 2009-07-31 2013-10-01 Corning Cable Systems Llc Sectorization in distributed antenna systems, and related components and methods
US8280259B2 (en) 2009-11-13 2012-10-02 Corning Cable Systems Llc Radio-over-fiber (RoF) system for protocol-independent wired and/or wireless communication
US8275265B2 (en) 2010-02-15 2012-09-25 Corning Cable Systems Llc Dynamic cell bonding (DCB) for radio-over-fiber (RoF)-based networks and communication systems and related methods
EP2553839A1 (en) 2010-03-31 2013-02-06 Corning Cable Systems LLC Localization services in optical fiber-based distributed communications components and systems, and related methods
US9525488B2 (en) 2010-05-02 2016-12-20 Corning Optical Communications LLC Digital data services and/or power distribution in optical fiber-based distributed communications systems providing digital data and radio frequency (RF) communications services, and related components and methods
US20110268446A1 (en) 2010-05-02 2011-11-03 Cune William P Providing digital data services in optical fiber-based distributed radio frequency (rf) communications systems, and related components and methods
US8570914B2 (en) 2010-08-09 2013-10-29 Corning Cable Systems Llc Apparatuses, systems, and methods for determining location of a mobile device(s) in a distributed antenna system(s)
EP2606707A1 (en) 2010-08-16 2013-06-26 Corning Cable Systems LLC Remote antenna clusters and related systems, components, and methods supporting digital data signal propagation between remote antenna units
US9160449B2 (en) 2010-10-13 2015-10-13 Ccs Technology, Inc. Local power management for remote antenna units in distributed antenna systems
US9252874B2 (en) 2010-10-13 2016-02-02 Ccs Technology, Inc Power management for remote antenna units in distributed antenna systems
US11296504B2 (en) 2010-11-24 2022-04-05 Corning Optical Communications LLC Power distribution module(s) capable of hot connection and/or disconnection for wireless communication systems, and related power units, components, and methods
CN103314556B (zh) 2010-11-24 2017-09-08 康宁光缆系统有限责任公司 用于分布式天线系统的能够带电连接和/或断开连接的配电模块及相关电力单元、组件与方法
CN203504582U (zh) 2011-02-21 2014-03-26 康宁光缆系统有限责任公司 一种分布式天线系统及用于在其中分配电力的电源装置
CN103609146B (zh) 2011-04-29 2017-05-31 康宁光缆系统有限责任公司 用于增加分布式天线系统中的射频（rf）功率的系统、方法和装置
WO2012148938A1 (en) 2011-04-29 2012-11-01 Corning Cable Systems Llc Determining propagation delay of communications in distributed antenna systems, and related components, systems and methods
WO2013142662A2 (en) 2012-03-23 2013-09-26 Corning Mobile Access Ltd. Radio-frequency integrated circuit (rfic) chip(s) for providing distributed antenna system functionalities, and related components, systems, and methods
EP2832012A1 (en) 2012-03-30 2015-02-04 Corning Optical Communications LLC Reducing location-dependent interference in distributed antenna systems operating in multiple-input, multiple-output (mimo) configuration, and related components, systems, and methods
US9781553B2 (en) 2012-04-24 2017-10-03 Corning Optical Communications LLC Location based services in a distributed communication system, and related components and methods
WO2013162988A1 (en) 2012-04-25 2013-10-31 Corning Cable Systems Llc Distributed antenna system architectures
WO2013181247A1 (en) 2012-05-29 2013-12-05 Corning Cable Systems Llc Ultrasound-based localization of client devices with inertial navigation supplement in distributed communication systems and related devices and methods
US9154222B2 (en) 2012-07-31 2015-10-06 Corning Optical Communications LLC Cooling system control in distributed antenna systems
EP2883416A1 (en) 2012-08-07 2015-06-17 Corning Optical Communications Wireless Ltd. Distribution of time-division multiplexed (tdm) management services in a distributed antenna system, and related components, systems, and methods
US9455784B2 (en) 2012-10-31 2016-09-27 Corning Optical Communications Wireless Ltd Deployable wireless infrastructures and methods of deploying wireless infrastructures
US10257056B2 (en) 2012-11-28 2019-04-09 Corning Optical Communications LLC Power management for distributed communication systems, and related components, systems, and methods
EP2926466A1 (en) 2012-11-29 2015-10-07 Corning Optical Communications LLC HYBRID INTRA-CELL / INTER-CELL REMOTE UNIT ANTENNA BONDING IN MULTIPLE-INPUT, MULTIPLE-OUTPUT (MIMO) DISTRIBUTED ANTENNA SYSTEMS (DASs)
US9647758B2 (en) 2012-11-30 2017-05-09 Corning Optical Communications Wireless Ltd Cabling connectivity monitoring and verification
US9158864B2 (en) 2012-12-21 2015-10-13 Corning Optical Communications Wireless Ltd Systems, methods, and devices for documenting a location of installed equipment
US9497706B2 (en) 2013-02-20 2016-11-15 Corning Optical Communications Wireless Ltd Power management in distributed antenna systems (DASs), and related components, systems, and methods
WO2014199380A1 (en) 2013-06-12 2014-12-18 Corning Optical Communications Wireless, Ltd. Time-division duplexing (tdd) in distributed communications systems, including distributed antenna systems (dass)
CN105452951B (zh) 2013-06-12 2018-10-19 康宁光电通信无线公司 电压控制式光学定向耦合器
US9247543B2 (en) 2013-07-23 2016-01-26 Corning Optical Communications Wireless Ltd Monitoring non-supported wireless spectrum within coverage areas of distributed antenna systems (DASs)
US9661781B2 (en) 2013-07-31 2017-05-23 Corning Optical Communications Wireless Ltd Remote units for distributed communication systems and related installation methods and apparatuses
WO2015029028A1 (en) 2013-08-28 2015-03-05 Corning Optical Communications Wireless Ltd. Power management for distributed communication systems, and related components, systems, and methods
US9385810B2 (en) 2013-09-30 2016-07-05 Corning Optical Communications Wireless Ltd Connection mapping in distributed communication systems
EP3064032A1 (en) 2013-10-28 2016-09-07 Corning Optical Communications Wireless Ltd Unified optical fiber-based distributed antenna systems (dass) for supporting small cell communications deployment from multiple small cell service providers, and related devices and methods
WO2015079435A1 (en) 2013-11-26 2015-06-04 Corning Optical Communications Wireless Ltd. Selective activation of communications services on power-up of a remote unit(s) in a distributed antenna system (das) based on power consumption
US9178635B2 (en) 2014-01-03 2015-11-03 Corning Optical Communications Wireless Ltd Separation of communication signal sub-bands in distributed antenna systems (DASs) to reduce interference
US9775123B2 (en) 2014-03-28 2017-09-26 Corning Optical Communications Wireless Ltd. Individualized gain control of uplink paths in remote units in a distributed antenna system (DAS) based on individual remote unit contribution to combined uplink power
US9357551B2 (en) 2014-05-30 2016-05-31 Corning Optical Communications Wireless Ltd Systems and methods for simultaneous sampling of serial digital data streams from multiple analog-to-digital converters (ADCS), including in distributed antenna systems
US9509133B2 (en) 2014-06-27 2016-11-29 Corning Optical Communications Wireless Ltd Protection of distributed antenna systems
US9525472B2 (en) 2014-07-30 2016-12-20 Corning Incorporated Reducing location-dependent destructive interference in distributed antenna systems (DASS) operating in multiple-input, multiple-output (MIMO) configuration, and related components, systems, and methods
US9730228B2 (en) 2014-08-29 2017-08-08 Corning Optical Communications Wireless Ltd Individualized gain control of remote uplink band paths in a remote unit in a distributed antenna system (DAS), based on combined uplink power level in the remote unit
US9653861B2 (en) 2014-09-17 2017-05-16 Corning Optical Communications Wireless Ltd Interconnection of hardware components
US9602210B2 (en) 2014-09-24 2017-03-21 Corning Optical Communications Wireless Ltd Flexible head-end chassis supporting automatic identification and interconnection of radio interface modules and optical interface modules in an optical fiber-based distributed antenna system (DAS)
US10659163B2 (en) 2014-09-25 2020-05-19 Corning Optical Communications LLC Supporting analog remote antenna units (RAUs) in digital distributed antenna systems (DASs) using analog RAU digital adaptors
US9184960B1 (en) 2014-09-25 2015-11-10 Corning Optical Communications Wireless Ltd Frequency shifting a communications signal(s) in a multi-frequency distributed antenna system (DAS) to avoid or reduce frequency interference
US9420542B2 (en) 2014-09-25 2016-08-16 Corning Optical Communications Wireless Ltd System-wide uplink band gain control in a distributed antenna system (DAS), based on per band gain control of remote uplink paths in remote units
WO2016071902A1 (en) 2014-11-03 2016-05-12 Corning Optical Communications Wireless Ltd. Multi-band monopole planar antennas configured to facilitate improved radio frequency (rf) isolation in multiple-input multiple-output (mimo) antenna arrangement
WO2016075696A1 (en) 2014-11-13 2016-05-19 Corning Optical Communications Wireless Ltd. Analog distributed antenna systems (dass) supporting distribution of digital communications signals interfaced from a digital signal source and analog radio frequency (rf) communications signals
US9729267B2 (en) 2014-12-11 2017-08-08 Corning Optical Communications Wireless Ltd Multiplexing two separate optical links with the same wavelength using asymmetric combining and splitting
WO2016098109A1 (en) 2014-12-18 2016-06-23 Corning Optical Communications Wireless Ltd. Digital interface modules (dims) for flexibly distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
WO2016098111A1 (en) 2014-12-18 2016-06-23 Corning Optical Communications Wireless Ltd. Digital- analog interface modules (da!ms) for flexibly.distributing digital and/or analog communications signals in wide-area analog distributed antenna systems (dass)
US20160249365A1 (en) 2015-02-19 2016-08-25 Corning Optical Communications Wireless Ltd. Offsetting unwanted downlink interference signals in an uplink path in a distributed antenna system (das)
US9785175B2 (en) 2015-03-27 2017-10-10 Corning Optical Communications Wireless, Ltd. Combining power from electrically isolated power paths for powering remote units in a distributed antenna system(s) (DASs)
US10557881B2 (en) 2015-03-27 2020-02-11 Analog Devices Global Electrical overstress reporting
US9871373B2 (en) 2015-03-27 2018-01-16 Analog Devices Global Electrical overstress recording and/or harvesting
US9681313B2 (en) 2015-04-15 2017-06-13 Corning Optical Communications Wireless Ltd Optimizing remote antenna unit performance using an alternative data channel
US9948349B2 (en) 2015-07-17 2018-04-17 Corning Optical Communications Wireless Ltd IOT automation and data collection system
US10560214B2 (en) 2015-09-28 2020-02-11 Corning Optical Communications LLC Downlink and uplink communication path switching in a time-division duplex (TDD) distributed antenna system (DAS)
US9648580B1 (en) 2016-03-23 2017-05-09 Corning Optical Communications Wireless Ltd Identifying remote units in a wireless distribution system (WDS) based on assigned unique temporal delay patterns
US10236924B2 (en) 2016-03-31 2019-03-19 Corning Optical Communications Wireless Ltd Reducing out-of-channel noise in a wireless distribution system (WDS)
US10365322B2 (en) 2016-04-19 2019-07-30 Analog Devices Global Wear-out monitor device
US10338132B2 (en) 2016-04-19 2019-07-02 Analog Devices Global Wear-out monitor device
US11024525B2 (en) 2017-06-12 2021-06-01 Analog Devices International Unlimited Company Diffusion temperature shock monitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184390A1 (en) 2004-02-24 2005-08-25 Gagne Justin J.R. Optimized power delivery to high speed, high pin-count devices
US20080036062A1 (en) 2006-08-08 2008-02-14 Via Technologies, Inc. Multi-chip structure
US20080230903A1 (en) 2007-03-22 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor chip, semiconductor device and method for producing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256426A (ja) * 1997-03-06 1998-09-25 Ricoh Co Ltd 半導体装置
JP2002164460A (ja) * 2000-11-22 2002-06-07 Sony Corp 半導体装置
US7750446B2 (en) * 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
JP4228806B2 (ja) * 2003-07-14 2009-02-25 セイコーエプソン株式会社 薄板搬送方法および半導体チップの実装方法
CN100539112C (zh) * 2004-02-24 2009-09-09 高通股份有限公司 最佳化至高速度、高接脚数装置的电力传输
JP4736355B2 (ja) * 2004-06-08 2011-07-27 パナソニック株式会社 部品実装方法
JP4659634B2 (ja) * 2006-02-08 2011-03-30 富士通株式会社 フリップチップ実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050184390A1 (en) 2004-02-24 2005-08-25 Gagne Justin J.R. Optimized power delivery to high speed, high pin-count devices
US20080036062A1 (en) 2006-08-08 2008-02-14 Via Technologies, Inc. Multi-chip structure
US20080230903A1 (en) 2007-03-22 2008-09-25 Kabushiki Kaisha Toshiba Semiconductor chip, semiconductor device and method for producing the same

Also Published As

Publication number Publication date
EP2539931B1 (en) 2019-07-17
CN102792439A (zh) 2012-11-21
US20110204504A1 (en) 2011-08-25
CN102792439B (zh) 2014-11-05
KR20120132521A (ko) 2012-12-05
US8354300B2 (en) 2013-01-15
WO2011106346A1 (en) 2011-09-01
EP2539931A1 (en) 2013-01-02
JP5728503B2 (ja) 2015-06-03
JP2013520845A (ja) 2013-06-06

Similar Documents

Publication Publication Date Title
KR101360865B1 (ko) 3-ｄ 패키지화된 집적 회로들에 대해 다이-대-다이 본딩동안 정전 방전 손상에 대한 감도의 감소
US8525342B2 (en) Dual-side interconnected CMOS for stacked integrated circuits
US20130127046A1 (en) Reduced susceptibility to electrostatic discharge during 3d semiconductor device bonding and assembly
US20160095221A1 (en) Integration of electronic elements on the backside of a semiconductor die
US20110304010A1 (en) Electrostatic discharge protection scheme for semiconductor device stacking process
KR101446735B1 (ko) 비아들의 어레인지먼트들을 제공하는 시스템들 및 방법들
KR102016010B1 (ko) 적층 메모리 엘리먼트들을 갖는 반도체 디바이스 및 반도체 디바이스 상에 메모리 엘리먼트들을 적층하는 방법
US11532569B2 (en) Method for manufacturing semiconductor package structure
US11031371B2 (en) Semiconductor package and method of fabricating semiconductor package
KR20200033994A (ko) 모든 온도에 대해 휨이 적은 양면 팬-아웃 패키지
CN105428337A (zh) 半导体封装及其制造方法
US20080009124A1 (en) Method of forming a semiconductor device
CN105122445B (zh) 不具有tsv结构的低cte中介片和方法
KR20150073472A (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
CN111279474B (zh) 具有分层保护机制的半导体装置及相关系统、装置及方法
TW201931549A (zh) 包括半導體晶粒之多重瓦片式堆疊之半導體裝置總成
US11532595B2 (en) Stacked semiconductor dies for semiconductor device assemblies
US10049999B2 (en) Electronic device
US11450583B2 (en) Semiconductor packages
EP2572372B1 (en) Process for improving package warpage and connection reliability through use of a backside mold configuration (bsmc)
CN114093855A (zh) 用于半导体装置组合件的堆叠半导体裸片
CN103420322A (zh) 晶片封装体及其形成方法
US20220415777A1 (en) Semiconductor package
US20140167251A1 (en) Semiconductor device, semiconductor module, and manufacturing method for semiconductor device
US20090008763A1 (en) Semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee