JPH10256426A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10256426A
JPH10256426A JP6908697A JP6908697A JPH10256426A JP H10256426 A JPH10256426 A JP H10256426A JP 6908697 A JP6908697 A JP 6908697A JP 6908697 A JP6908697 A JP 6908697A JP H10256426 A JPH10256426 A JP H10256426A
Authority
JP
Japan
Prior art keywords
terminals
connection terminals
terminal
connection
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6908697A
Other languages
English (en)
Inventor
Hiroshi Eguchi
博志 江口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP6908697A priority Critical patent/JPH10256426A/ja
Publication of JPH10256426A publication Critical patent/JPH10256426A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Abstract

(57)【要約】 【課題】本発明はパッケージングされた半導体チップの
接続用端子が外部との接触により変形したり、電気的影
響を受けないようにすることができる半導体装置を提供
する。 【解決手段】半導体パッケージ10の外部端子18は、
最外周に配置された外部端子18a、18kの突出量を
それ以外の外部端子18b〜18jよりも大きく構成し
たことにより、外部に相当する仮想平面20に対して半
導体パッケージ10を外部端子18a、18kで支える
ので、外部端子18b〜18jが仮想平面20に対して
接触させないようにすることができる。このため、外部
端子18b〜18jは、外部との接触により変形した
り、静電破壊等の電気的な影響が半導体チップに及ばな
いようにすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、詳細には、樹脂パッケージされた半導体チップの複
数の接続用端子が樹脂パッケージの裏面側に突出配置さ
れた半導体装置に関する。
【0002】
【従来の技術】従来より、半導体チップを回路基板の回
路パターンと接合させて表面実装を行う場合は、半導体
チップを樹脂モールドによりパッケージングして接続用
の端子を外部に配置することで、半導体チップを保護し
つつ、実装を容易かつ確実に行えるようにしている。
【0003】この種の半導体装置のパッケージング構造
には、例えば、半導体チップの複数の端子が樹脂パッ
ケージの裏面側に格子状に突出配置された、いわゆるグ
リッドアレータイプと称されるものがある(特開平4−
83366号公報等参照)。
【0004】また、端子の配列状態が上記のような格
子状ではなく、樹脂パッケージの裏面側から不均等に突
出配置させたものもある(例えば、実開平2−5424
7号公報)。この端子を不均等に配置した理由は、実装
される側の回路基板の配線設計の改善に対応して、半導
体チップの樹脂パッケージ側の端子の配列を変更したこ
とによる。
【0005】さらに、半導体チップの複数の端子(リ
ードともいう)が樹脂パッケージの側面方向に突き出し
た、いわゆるフラットパッケージタイプと称されるもの
がある(例えば、実開平4−10344号公報等参
照)。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置にあっては、上記やのように
樹脂パッケージの裏面側から半導体素子の端子を突出配
置させたタイプの場合、複数の端子の突出量(端子の高
さ)が全て同じであった。これを図7で見ると、従来の
半導体装置50は、半導体チップ52が封止樹脂54に
よりパッケージングされていて、その樹脂パッケージの
裏面側から半導体チップ52の複数の端子56がそれぞ
れ均等な高さとなるように突出配置させていた。このた
め、半導体装置50を平面58上に置いた場合は、全て
の端子56が平面58に対して接触することになるの
で、端子56の先端部が外部と接触して変形すると確実
な実装が行えなくなったり、この接触面から電気的な影
響(例えば、静電気による放電等)を受けると半導体チ
ップ52の破壊に到るという事態が生じる可能性があっ
た。
【0007】また、上述したのフラットパッケージタ
イプ(実開平4−10344号公報)の場合は、外部に
突出配置されたリードに力が加わったとしても変形し難
くくするため、4方向の各端面からそれぞれ突き出た複
数のリードのうち、両端に位置するリードの幅を広げる
ことにより剛性を持たせている。このような構成は、外
力によるリードの変形に対して有効であるが、上述した
電気的な影響を防止するためには殆ど効果がない。特
に、上述したフラットパッケージタイプとグリッドアレ
ータイプの端子構造の違いは、端子に対する力の加わり
方や外部との接触状態、あるいは回路基板との接合の際
のメカニズム等の違いとなって表れるため、フラットパ
ッケージタイプで有用な構成であっても、これをそのま
まグリッドアレータイプ等に適用することは困難であ
る。
【0008】そこで、請求項1記載の発明は、半導体チ
ップの複数の接続用端子のうち、外周近傍で少なくとも
所定間隔置きに配置された接続用端子を他の接続用端子
よりも大きく突出させたことにより、他の接続用端子が
外部と接触するのを防止して、接続用端子が外部との接
触で変形したり、電気的な影響が半導体チップに及ぶの
を防止することができる半導体装置を提供することを目
的としている。
【0009】また、請求項2記載の発明は、複数の接続
用端子のうち最外周列の全て、又はその一部の接続用端
子を他の接続用端子よりも大きく突出させたことによ
り、他の接続用端子が外部との接触で変形したり、電気
的な影響が半導体チップに及ぶのを一層効果的に防止す
ることができる半導体装置を提供することを目的として
いる。
【0010】さらに、請求項3記載の発明は、複数の接
続用端子のうち他の接続用端子よりも突出量の大きい接
続用端子を接地端子又は非接続端子としたことにより、
電気的な影響が半導体チップに及ぶのを一層確実に防止
することができる半導体装置を提供することを目的とし
ている。
【0011】また、請求項4記載の発明は、複数の接続
用端子全てを回路基板の回路パターンとの接合時に溶融
可能な導電材料としたことにより、接合前の接続用端子
の突出量を変えても、接合時に溶融して全ての接続用端
子を支障なく接合させることができる半導体装置を提供
することを目的としている。
【0012】
【課題を解決するための手段】請求項1に記載の発明の
半導体装置は、半導体チップが樹脂パッケージされ、該
半導体チップの複数の接続用端子が樹脂パッケージの裏
面側に突出配置された半導体装置において、前記複数の
接続用端子のうち外周近傍の接続用端子であって、少な
くとも所定間隔置きに配置された接続用端子の突出量を
他の接続用端子よりも大きくしたことにより、上記目的
を達成している。
【0013】ここで、突出量とは、樹脂パッケージの裏
面側から突出配置されている接続用端子の高さをいう。
すなわち、他の接続用端子よりも高く突出させた接続用
端子を複数の接続用端子の外周近傍に配置したことによ
り、半導体チップの搬送時等に高く突出させた接続用端
子が半導体チップを支えるため、他の接続用端子が外部
と接触するのが防止され、接続用端子の変形や静電破壊
等の電気的な影響が半導体チップに及ぶのを防ぐことが
できる。
【0014】突出量の大きい接続用端子を配置するにあ
たって、少なくとも所定間隔置きに配置するとは、もち
ろん複数の接続用端子のうちの外周近傍全ての接続用端
子を突出量の大きい接続用端子としても良いが、要は樹
脂パッケージの裏面側に配置された複数の接続用端子の
うち、外部と接触し難い接続用端子をできるだけ多く確
保するため、突出量の大きい接続用端子を必要最小限度
の数で配置することが望ましい。すなわち、樹脂パッケ
ージの裏面側に配置された複数の接続用端子は、比較的
外周部の接続用端子が外部と接触し易く、とりわけ、コ
ーナー部分(矩形配置のようにコーナーが有る場合)の
端子の接触頻度が最も多くなる。従って、このような外
部と接触し易い位置に突出量の大きい接続用端子を重点
的に配置することで、外部と接触し難い接続用端子をで
きるだけ多く確保することができる。
【0015】上記構成によれば、樹脂パッケージの裏面
側に突出配置された複数の接続用端子のうち、外周近傍
の接続用端子で、少なくとも所定間隔置きに配置された
接続用端子の突出量を他の接続用端子よりも大きくした
ことにより、その突出量の大きい接続用端子が先に外部
と接して半導体チップの樹脂パッケージを支えるため、
他の接続用端子が外部と接触しないようにすることがで
きる。このように、半導体チップの樹脂パッケージの保
存中や搬送中に接続用端子が外部と接触して変形した
り、静電破壊等の電気的な影響が及ぶのを防止すること
ができるため、半導体チップを回路基板等に支障なく実
装することが可能になる。
【0016】この場合、例えば、請求項2に記載するよ
うに、前記複数の接続用端子のうち最外周列全て又はそ
の一部の接続用端子の突出量を他の接続用端子よりも大
きくするようにしてもよい。
【0017】上記構成によれば、他の接続用端子よりも
突出量の大きい接続用端子は、複数の接続用端子のうち
の最外周列全て、あるいはその一部に配置したことによ
り、外部と接触し易い位置に突出量の大きい接続用端子
が配置されて、他の接続用端子が一層外部と接触し難く
なるため、半導体チップを回路基板等に支障なくより確
実に実装を行うことが可能となる。
【0018】また、例えば、請求項3に記載するよう
に、前記複数の接続用端子のうち他の接続用端子よりも
突出量の大きい接続用端子をグラウンドに接続された接
地端子又は接続されていないダミーの非接続端子として
もよい。
【0019】ここで、接地端子とは、半導体チップの端
子と別に設けられ、端子の接続対象がグラウンドあるい
はそれに類似する非常に容量の大きな誘電体に接続され
ていて、電荷を自由に逃がすことのできる端子をいう。
【0020】非接続端子とは、半導体チップの端子と別
に設けられ、上記接地端子とは逆に接続対象の無い孤立
した端子をいう。従って、端子としての機能は持ってお
らず、あくまでも半導体チップの樹脂パッケージを支え
るためのダミーの端子である。
【0021】上記構成によれば、外部と接触し易い突出
量の大きい接続用端子を接地端子又は非接続端子とした
ため、接触等により変形しても回路基板との実装に影響
を与えることが無くなる。また、接触対象物に電荷が蓄
積されていて放電し易い状況にあっても、半導体チップ
の端子に影響を与えることなく電荷を逃がしたり、放電
しないようにして半導体チップを静電破壊等から守るこ
とができる。
【0022】さらに、例えば、請求項4に記載するよう
に、前記複数の接続用端子は、全て回路基板の回路パタ
ーンとの接合時に溶融可能な導電材料から成るようにし
てもよい。
【0023】接合時に溶融可能な導電材料とは、接合前
は硬化しているが、接合時に溶融して回路パターンと接
合することのできる接続用端子を構成する材料であり、
例えば、半田などがある。
【0024】上記構成によれば、接合時に溶融可能な導
電材料を接続用端子の材料として用いた場合は、接合前
は硬化しているため、接続用端子の突出量を変えて平面
上に配列すると、外部に対しては突出量の大きい方の接
続用端子が先に当ることになり、突出量の小さい方の接
続用端子を保護することができる。また、この接続用端
子の接合時には、接続用端子の突出量が異なっていても
接合時には熱により各接続用端子が溶融されて確実に接
合が行われるため、接合前の突出量の違いは問題になら
なくなる。
【0025】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。なお、以下に述
べる実施の形態は、本発明の好適な実施の形態であるか
ら、技術的に好ましい種々の限定が付されているが、本
発明の範囲は、以下の説明において特に本発明を限定す
る旨の記載がない限り、これらの態様に限られるもので
はない。
【0026】図1〜図6は、本発明の半導体装置の一実
施の形態を説明する図であり、本実施の形態では、半導
体チップの複数の端子が樹脂パッケージの裏面側に格子
状に突出配置された、いわゆるグリッドアレータイプの
半導体パッケージに適用したものである。
【0027】図1は、本実施の形態の半導体装置の構成
図であり、まず、本実施の形態に係る半導体パッケージ
10の構成は、図1に示されるように、半導体チップ1
2の各端子がボンディング工程を経て配線14により各
端子と後述する外部端子18とが接続され、パッケージ
基板15上の半導体チップ12全体が封止樹脂16によ
り樹脂モールドされて気密封止され、そのパッケージ基
板15の裏面側(図1の紙面下側面)には半導体チップ
12の各端子と配線14を介して接続された外部端子1
8がそれぞれ独立して突出配置されている。
【0028】封止樹脂16は、半導体チップ12を気密
封止することで湿気による配線等の腐食を防止したり、
外部からの衝撃から保護するための樹脂であり、ここで
は、半導体パッケージに応じてエポキシ樹脂、シリコン
樹脂、アルキッド樹脂等が用いられる。
【0029】外部端子18は、ここではパッケージ基板
15の裏面側に半田等により半球状の端子が形成されて
いる。本発明の特徴は、パッケージ基板15の裏面側に
形成された外部端子18の突出量(高さ)を場所に応じ
て変えるように構成したことにある。外部端子18は、
半導体チップ12の各端子と1対1に対応して接続され
ているが、これに限るものではなく、半導体チップ12
の端子とは別に、グラウンドに接続された接地端子やダ
ミーの非接続端子を用いて構成してもよい。
【0030】この外部端子18が配置される位置による
突出量の違いを示したのが図2である。図2は、図1の
半導体パッケージ10を下から見た底面図であって、格
子状に配列された複数の外部端子18の最外周に位置す
る全ての端子(図2中の黒丸で示す端子)の突出量をそ
れ以外の外部端子(図2中の白丸で示す端子)よりも大
きく構成したものである。
【0031】また、図3は、図2のA−A線断面図を示
したものである。図3に示されるように、外部端子18
の最外周に位置する外部端子18aと18kの突出量
(高さ)は、他の外部端子18b〜18jよりも大きく
構成している。特に、図3では、半導体パッケージ10
の外部端子18に対して仮想平面20(図3中に示す破
線)を接触させた状態が示してあり、外部端子18a、
18kの突出量が他の外部端子18b〜18jよりも大
きいことが分かる。これは、半導体パッケージ10を平
面上に置いた場合、半導体パッケージ10が最外周の外
部端子18a、18k等によって支えられるため、その
内側に配置された外部端子18b〜18jが平面に対し
て接触しないように保持されることを意味している。
【0032】図4は、図3の半導体パッケージ10の断
面位置において回路基板22の回路パターンに対して接
合させた状態を示す図である。接合前の外部端子18a
〜18kを示す図3では、外部端子の突出量が場所によ
って異なっているが、図4の接合時には外部端子を構成
する半田が溶融して接合されるため、突出量の差に関係
なく全ての外部端子18a〜18kが不図示の回路基板
22の回路パターンに対して確実に接合することができ
る。
【0033】次に、作用について説明する。本実施の形
態では、図2に示されるように、パッケージ基板15の
裏面側に格子状に配列した外部端子のうち、最外周の全
ての外部端子の突出量をその他の外部端子の突出量より
も大きく構成している。このため、図3に示されるよう
に、半導体パッケージ10を平面上に置いたり、搬送中
に外部端子が接触するような状況にあっても、最外周に
位置する外部端子18a、18kの突出量がそれ以外の
外部端子18b〜18jよりも大きいため、最外周の外
部端子18a、18kにより半導体パッケージ10が支
えられ、それ以外の外部端子18b〜18jが外部の接
触対象物と接触して変形するのを防止することができ
る。このように、最外周の外部端子18a、18kは、
図3に示される半導体パッケージ10が平面(20)に
対して平行な場合はもちろん、平面(20)に対して傾
いている場合は特に接触頻度が多くなるため、図2に示
すように最外周の外部端子全て(図中の黒丸)の突出量
を大きくすることにより、その他の外部端子(図中の白
丸)を保護して接触による変形を防止したり、静電気に
よる放電等により半導体チップ12が静電破壊されるの
を防止することができる。
【0034】また、上述したように、半導体パッケージ
10を回路基板22の回路パターンに接合させる前は、
外部端子18の突出量を変えることで半導体パッケージ
10の保護を図っているが、外部端子18の突出量が異
なっていると、平面上の回路パターンに接合する際に、
外部端子が接触したり接触しなかったりして接合が確実
に行われないようにも思われる。しかし、本実施の形態
では、外部端子18を半田で構成しているため、接合前
に外部端子の突出量が違っていても、図4に示される如
く、接合時には全ての外部端子を溶融させて回路パター
ンと接合するので、外部端子18の突出量の違いは接合
に影響しなくなり、確実な実装を行うことができる。
【0035】上述した図2の例では、突出量の大きい外
部端子もその他の外部端子も全て半導体チップ12の端
子に接続されている外部端子であるが、これ以外に、突
出量の大きい外部端子を全てグラウンド側に接続した接
地端子、あるいは何にも接続していないダミーの非接続
端子で構成してもよい。このように、突出量の大きい外
部端子を接地端子や非接続端子で構成した場合は、外部
と接触して変形が起こっても実装の際に接続不良となる
ことがなく、また、突出量の大きい外部端子を通じて静
電気による放電が起こっても半導体チップ12を直接破
壊するおそれがないため、半導体チップ12の静電破壊
や実装不良という事態をより確実に防止することができ
る。
【0036】また、上記以外の外部端子18の配置例と
しては、図5に示されるように最外周であっても、最外
周の全ての外部端子18ではなく、所定間隔おきに配置
された外部端子(図中の黒丸)の突出量をそれ以外の外
部端子(図中の白丸)よりも大きく構成するようにして
もよい。もちろん、この所定間隔おきに配置される突出
量の大きい外部端子の位置は、どこでもよいわけではな
く、外部と接触する頻度の高い位置、例えば図5に示さ
れるように、格子状に配置された外部端子18のコーナ
ー位置、あるいは、その中間位置等に所定間隔置きに配
置することにより、突出量の大きい外部端子が半導体パ
ッケージ30を外部の接触対象に対して支えるため、上
記例と同様に他の外部端子を接触による変形から防止す
るとともに、静電破壊等の電気的な影響が半導体チップ
12に及ぶのを防止することができる。特に、図5の例
では、突出量の大きい外部端子の数が図2の例よりも少
なくできるため、外部との接触により影響を受ける外部
端子の数を少なくすることができるという利点がある。
【0037】但し、突出量を大きくした外部端子の数を
少なくし過ぎると、外力が加わった際に、一つの外部端
子に加わる力が分散されずに集中して変形量が大きくな
り、隣接する外部端子にも影響を与えるおそれがあるた
め、図5に示す程度の間隔で配置するのが望ましい。
【0038】もちろん、この図5の例の場合も、突出量
を大きくした外部端子を上述のように接地端子や非接続
端子として構成してもよく、上記と同様に好適な効果を
得ることができる。
【0039】さらに、上記以外の外部端子18の配置例
としては、図6に示されるように、格子状に配列された
外周近傍の外部端子(図中の黒丸)の突出量をそれ以外
の外部端子(図中の白丸)よりも大きく構成するように
してもよい。すなわち、最外周の外部端子でなくても、
その近傍の外部端子の突出量を大きくすることにより、
それ以外の外部端子が外部(接触対象物)と接触するの
を防止することができる。このため、上記例の場合と同
様に他の外部端子を接触による変形から防止することが
できるとともに、静電破壊等の電気的な影響が半導体チ
ップ12に及ぶのを防止することができる。
【0040】もちろん、この図6の例の場合も、突出量
を大きくした外部端子を上述のように接地端子や非接続
端子として構成してもよく、上記と同様に好適な効果を
得ることができる。
【0041】以上、本発明者によってなされた発明を好
適な実施の形態に基づき具体的に説明したが、本発明は
上記のものに限定されるものではなく、その要旨を逸脱
しない範囲で種々変更可能であることはいうまでもな
い。
【0042】例えば、上記実施の形態においては、半導
体チップの複数の端子が樹脂パッケージの裏面側に格子
状に突出配置したグリッドアレータイプについて説明し
たが、必ずしもこれに限定されるものではなく、外部端
子の配列状態を不均等に突出配置させたものであっても
よい。
【0043】
【発明の効果】請求項1記載の発明の半導体装置によれ
ば、半導体チップの複数の接続用端子のうち、外周近傍
で少なくとも所定間隔置きに配置された接続用端子を他
の接続用端子よりも大きく突出させたので、他の接続用
端子が外部と接触するのが防止されて、接続用端子が外
部との接触で変形したり、電気的な影響が半導体チップ
に及ぶのを防止することができる。
【0044】請求項2記載の発明の半導体装置によれ
ば、複数の接続用端子のうち最外周列の全て、又はその
一部の接続用端子を他の接続用端子よりも大きく突出さ
せたので、他の接続用端子が外部との接触で変形した
り、電気的な影響が半導体チップに及ぶのを一層効果的
に防止することができる。
【0045】請求項3記載の発明の半導体装置によれ
ば、複数の接続用端子のうち他の接続用端子よりも突出
量の大きい接続用端子を接地端子又は非接続端子とした
ので、電気的な影響が半導体チップに及ぶのを一層確実
に防止することができる。
【0046】請求項4記載の発明の半導体装置によれ
ば、複数の接続用端子全てを回路基板の回路パターンと
の接合時に溶融可能な導電材料としたので、接合前の接
続用端子の突出量を変えても、接合時に溶融して全ての
接続用端子を支障なく接合させることができる。
【図面の簡単な説明】
【図1】本実施の形態に係る半導体パッケージの概略構
成を説明する図。
【図2】図1の半導体パッケージの底面図。
【図3】図2の半導体パッケージのA−A線断面図。
【図4】図3の半導体パッケージの断面位置における回
路基板との接合状態を示す図。
【図5】突出量の異なる外部端子の別の配列状態を説明
する図。
【図6】突出量の異なる外部端子の更に別の配列状態を
説明する図。
【図7】従来の半導体装置の概略構成を説明する図。
【符号の説明】 10 半導体パッケージ(半導体装置) 12 半導体チップ 16 封止樹脂(樹脂パッケージ) 18 外部端子(接続用端子) 22 回路基板 30 半導体パッケージ(半導体装置) 40 半導体パッケージ(半導体装置)

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】半導体チップが樹脂パッケージされ、該半
    導体チップの複数の接続用端子が樹脂パッケージの裏面
    側に突出配置された半導体装置において、前記複数の接
    続用端子のうち外周近傍の接続用端子であって、少なく
    とも所定間隔置きに配置された接続用端子の突出量を他
    の接続用端子よりも大きくしたことを特徴とする半導体
    装置。
  2. 【請求項2】前記複数の接続用端子のうち最外周列全て
    又はその一部の接続用端子の突出量を他の接続用端子よ
    りも大きくしたことを特徴とする請求項1記載の半導体
    装置。
  3. 【請求項3】前記複数の接続用端子のうち他の接続用端
    子よりも突出量の大きい接続用端子をグラウンドに接続
    された接地端子又は接続されていないダミーの非接続端
    子としたことを特徴とする請求項1または請求項2記載
    の半導体装置。
  4. 【請求項4】前記複数の接続用端子は、全て回路基板の
    回路パターンとの接合時に溶融可能な導電材料から成る
    ことを特徴とする請求項1から請求項3のいずれかに記
    載の半導体装置。
JP6908697A 1997-03-06 1997-03-06 半導体装置 Pending JPH10256426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6908697A JPH10256426A (ja) 1997-03-06 1997-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6908697A JPH10256426A (ja) 1997-03-06 1997-03-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH10256426A true JPH10256426A (ja) 1998-09-25

Family

ID=13392438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6908697A Pending JPH10256426A (ja) 1997-03-06 1997-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH10256426A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618788B1 (ko) * 1999-07-22 2006-09-06 삼성전자주식회사 정전기 손상 방지용 인쇄회로기판
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Bgaタイプ半導体装置の接続構造
WO2013024711A1 (ja) * 2011-08-12 2013-02-21 ソニー株式会社 チューナモジュール、回路基板、及び回路基板の組立方法
JP2013520845A (ja) * 2010-02-23 2013-06-06 クアルコム,インコーポレイテッド 3次元でパッケージされた集積回路に対するダイ間結合の間の静電放電ダメージへの感受性の低減

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618788B1 (ko) * 1999-07-22 2006-09-06 삼성전자주식회사 정전기 손상 방지용 인쇄회로기판
JP2011165872A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp Bgaタイプ半導体装置の接続構造
JP2013520845A (ja) * 2010-02-23 2013-06-06 クアルコム,インコーポレイテッド 3次元でパッケージされた集積回路に対するダイ間結合の間の静電放電ダメージへの感受性の低減
WO2013024711A1 (ja) * 2011-08-12 2013-02-21 ソニー株式会社 チューナモジュール、回路基板、及び回路基板の組立方法
JP2013042311A (ja) * 2011-08-12 2013-02-28 Sony Corp チューナモジュール、回路基板、及び回路基板の組立方法
CN103733524A (zh) * 2011-08-12 2014-04-16 索尼公司 调谐器模块、电路板以及装配电路板的方法

Similar Documents

Publication Publication Date Title
US5903049A (en) Semiconductor module comprising semiconductor packages
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
US6525412B2 (en) Semiconductor device having chip scale package
US6683385B2 (en) Low profile stack semiconductor package
US6163070A (en) Semiconductor package utilizing a flexible wiring substrate
KR20060039044A (ko) 스택형 반도체 멀티칩 패키지
JPH10256426A (ja) 半導体装置
JPH1065042A (ja) 半導体装置
KR100379089B1 (ko) 리드프레임 및 이를 이용한 반도체패키지
JP2000243862A (ja) インターポーザ基板
US6093889A (en) Semiconductor package and mounting socket thereof
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
KR20020052581A (ko) 반도체패키지
KR20100024888A (ko) 반도체 장치 및 회로 기판 조립체
KR20080074654A (ko) 적층 반도체 패키지
JP2993480B2 (ja) 半導体装置
JP3386028B2 (ja) 半導体装置
JP2000003976A (ja) 半導体装置
JP4674477B2 (ja) 半導体モジュール
JP2001319988A (ja) 半導体装置
JPH09115951A (ja) 半導体装置及びその製造方法
KR20120093580A (ko) 반도체 패키지
KR100261572B1 (ko) 반도체 칩 사이즈 볼 그리드 어레이 패키지
KR100924553B1 (ko) 메모리 모듈
JPH11145379A (ja) 半導体装置の実装構造体およびその製造方法