KR20120093580A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20120093580A
KR20120093580A KR1020110013233A KR20110013233A KR20120093580A KR 20120093580 A KR20120093580 A KR 20120093580A KR 1020110013233 A KR1020110013233 A KR 1020110013233A KR 20110013233 A KR20110013233 A KR 20110013233A KR 20120093580 A KR20120093580 A KR 20120093580A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
interposer
package
semiconductor
disposed
Prior art date
Application number
KR1020110013233A
Other languages
English (en)
Inventor
현성호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110013233A priority Critical patent/KR20120093580A/ko
Publication of KR20120093580A publication Critical patent/KR20120093580A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 기판 또는 반도체 칩 또는 패키지들 간의 오정렬을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지를 개시한다. 개시된 본 발명에 따른 반도체 패키지는, 제1 반도체 칩과, 상기 제1 반도체 칩 상에 배치된 제2 반도체 칩과, 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되며 개구부를 갖는 인터포저 및 상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 접속부재를 포함한다.

Description

반도체 패키지 {SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게, 기판 또는 반도체 칩 또는 패키지들 간의 오정렬을 방지하여 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 반도체 칩의 크기에 근접한 반도체 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적?전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기?전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라, 고용량의 반도체 패키지를 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 패키지를 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
하지만, 메모리 칩의 고집적화는 정밀한 미세 선 폭을 요구하는 등, 고난도의 기술과 많은 개발 시간을 필요로 한다. 따라서, 고용량의 반도체 칩을 제공하기 위한 다른 방법으로서 스택(Stack) 기술이 제안되었다. 상기 스택 기술로서, 반도체 칩과 반도체 칩을 본딩하는 방법, 반도체 칩과 기판을 본딩하는 방법 및 패키지와 패키지를 본딩하는 방법이 있으며, 상기 반도체 칩과 기판 및 패키지들 간의 ㅈ전기적인 연결을 위해 접속부재가 사용된다.
그러나, 전술한 종래 기술의 경우에는, 상기 반도체 칩과 반도체 칩을 본딩하는 경우나, 반도체 칩과 기판을 본딩하는 경우 및 패키지와 패키지를 본딩하는 경우에 사용되는 접속부재와 상기 반도체 칩과 기판 및 패키지 간의 오정렬이 유발되며. 이 때문에, 반도체 패키지의 신뢰성 저하가 유발된다.
구체적으로, 전술한 종래 기술의 경우에는 하부에 배치된 반도체 칩 또는 기판 또는 패키지 상에 접속부재가 형성되고 그 상부에 상기 접속부재에 의해 전기적으로 연결되도록 반도체 칩 또는 기판 또는 패키지가 본딩되는데, 이때, 상기 상부에 배치되는 반도체 칩 또는 기판 또는 패키지의 시프트(Shift) 현상으로 인해 오정렬이 발생되는 것이다. 그 결과, 상부 및 하부에 배치된 반도체 칩 또는 기판 또는 패키지들 간의 전기적인 접속이 제대로 이루어지지 않아 패키지의 신뢰성이 저하된다.
본 발명은 기판 또는 반도체 칩 또는 패키지들 간의 오정렬을 방지할 수 있는 반도체 패키지를 제공한다.
또한, 본 발명은 반도체 패키지의 신뢰성을 향상시킬 수 있는 반도체 패키지를 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 제1 반도체 칩과, 상기 제1 반도체 칩 상에 배치된 제2 반도체 칩과, 상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되며 개구부를 갖는 인터포저 및 상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 접속부재를 포함한다.
상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함한다.
상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진다.
본 발명의 일 실시예에 따른 반도체 패키지는, 상기 인터포저의 상기 제1 반도체 칩과 마주보는 제1면 및 상기 제2 반도체 칩과 마주보는 제2면에 각각 형성된 접착제를 더 포함한다.
또한, 본 발명의 이 실시예에 따른 반도체 패키지는, 기판과, 상기 기판의 일면 상에 실장된 반도체 칩과, 상기 기판과 상기 반도체 칩 사이에 배치되며 개구부를 갖는 인터포저 및 상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 기판과 상기 반도체 칩을 전기적으로 연결하는 접속부재를 포함한다.
상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함한다.
상기 반도체 칩은 상호 간에 전기적으로 연결된 적어도 둘 이상이 상기 기판의 일면 상에 스택된다.
상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진다.
본 발명의 이 실시예에 따른 반도체 패키지는, 상기 인터포저의 상기 기판과 마주보는 제1면 및 상기 반도체 칩과 마주보는 제2면에 각각 형성된 접착제를 더 포함한다.
게다가, 본 발명의 삼 실시예에 따른 반도체 패키지는, 제1 패키지와, 상기 제1 패키지의 일면 상에 배치된 제2 패키지와, 상기 제1 패키지와 상기 제2 패키지 사이에 배치되며 개구부를 갖는 인터포저 및 상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 제1 패키지와 상기 제2 패키지를 전기적으로 연결하는 접속부재를 포함한다.
상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함한다.
상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진다.
본 발명의 삼 실시예에 따른 반도체 패키지는, 상기 인터포저의 상기 제1 패키지와 마주보는 제1면 및 상기 제2 패키지와 마주보는 제2면에 각각 형성된 접착제를 더 포함한다.
본 발명은 반도체 칩과 반도체 칩 사이, 또는, 기판과 반도체 칩 사이, 또는, 패키지와 패키지 사이에 개구부를 구비한 인터포저를 배치하고, 상기 인터포저의 개구부에 접속부재를 배치함으로써, 상기 반도체 칩, 또는, 기판, 또는, 패키지와 상기 접속부재 간의 오정렬을 방지할 수 있다. 그래서, 본 발명은 신뢰성이 향상된 반도체 패키지를 구현할 수 있다.
도 1은 본 발명의 실시예에 따른 인터포저를 설명하기 위한 사시도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 3은 본 발명의 이 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 4는 본 발명의 삼 실시예에 따른 반도체 패키지를 도시한 단면도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 인터포저를 설명하기 위한 사시도이다.
도시된 바와 같이, 다수개의 개구부(H)들을 갖는 인터포저(100)가 제공된다. 상기 인터포저(100)는 절연물질, 예컨대, 접착 테이프, 폴리머 등의 물질로 이루어진다. 또한, 상기 인터포저(100)는 후속 공정시 일정 온도 이상의 온도가 가해지면 부분적으로 또는 전체적으로 제거되는 열가소성 물질로 이루어지는 것도 가능하다.
상기 인터포저(100)에 구비된 다수개의 개구부(H)들은, 상기 인터포저(100)가 배치되는 기판 또는 반도체 칩 또는 패키지가 듀얼 패드 타입일 경우에는, 도시된 바와 같이, 두 줄로 배열되며, 상기 인터포저(100)가 배치되는 기판 또는 반도체 칩 또는 패키지가 싱글 패드 타입일 경우에는, 도시하지는 않았으나 한 줄로 배열된다. 한편, 상기 인터포저(100)에 구비된 다수개의 개구부(H)들은 상기 인터포저(100)가 배치되는 기판 또는 반도체 칩 또는 패키지에 형성된 패드의 타입에 맞추어 다양한 방식으로 배열되는 것이 가능하다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 일면 상에 제1 본딩패드(212)들이 형성된 제1 반도체 칩(210)이 배치되어 있다. 상기 제1 본딩패드(212)들은 상기 제1 반도체 칩(210)의 일면 상에, 예컨대, 듀얼 패드 타입으로 배치되어 있다.
상기 제1 반도체 칩(210) 상부에 제2 반도체 칩(220)이 배치되어 있다. 상기 제2 반도체 칩(220)은 상기 제1 반도체 칩(210)의 일면과 마주보는 면에 제2 본딩패드(222)들이 형성되어 있다. 상기 제2 본딩패드(222)들은 상기 제2 반도체 칩(220)에, 예컨대, 듀얼 패드 타입으로 배치되어 있으며, 이 경우, 상기 제2 본딩패드(222)들은 마주보는 상기 제1 반도체 칩(210)의 일면 상에 배치된 제1 본딩패드(212)들과 각각 대응된다.
상기 제1 반도체 칩(210)과 상기 제2 반도체 칩(220) 사이에, 전술한 도 1에서 도시하고 설명한, 다수개의 개구부(H)들을 갖는 인터포저(100)가 배치되어 있다. 상기 인터포저(100)는 절연물질, 예컨대, 접착 테이프, 폴리머 등의 물질로 이루어진다. 이때, 상기 인터포저(100)가 접착성이 없거나 또는 우수하지 않은 절연물질로 이루어진 경우에는, 상기 인터포저(100)의 상기 제1 반도체 칩(210)과 마주보는 제1면(100A) 및 상기 제2 반도체 칩(220)과 마주보는 제2면(100B)에 각각 추가로 접착제(110)가 형성되어도 무방하다. 또한, 상기 인터포저(100)는 후속 공정시 일정 온도 이상의 온도가 가해지면 부분적으로 또는 전체적으로 제거되는 열가소성 물질로 이루어지는 것도 가능하다.
상기 인터포저(100)에 구비된 다수개의 개구부(H)들은, 상기 제1 및 제2 반도체 칩(210, 220)에 각각 형성된 제1 및 제2 본딩패드(212, 222)들과 대응되는 위치에 배열된다. 한편, 도시하지는 않았으나, 상기 인터포저(100)에 구비된 다수개의 개구부(H)들은 상기 제1 및 제2 반도체 칩(210, 220)에 각각 형성된 제1 및 제2 본딩패드(212, 222)가 배치된 타입에 맞추어 다양한 방식으로 배열되는 것이 가능하다.
상기 인터포저(100)의 개구부(H) 내에 상기 제1 반도체 칩(210)과 상기 제2 반도체 칩(220)을 전기적으로 연결하는 접속부재(250)가 배치되어 있다. 상기 접속부재(250)는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나, 예컨대, 범프를 포함한다. 한편, 상기 접속부재(250)가 관통전극일 경우에는, 상기 관통전극이 상기 제1 반도체 칩(210) 또는 제2 반도체 칩(220) 중 적어도 하나 이상에 일 부분이 돌출되도록 형성되고, 상기 돌출된 일 부분이 상기 인터포저(100)의 개구부(H) 내에 배치되도록 한다.
전술한 바와 같이, 본 발명의 일 실시예에서는 스택된 제1 반도체 칩(210)과 제2 반도체 칩(220)의 사이에 개구부(H)를 갖는 인터포저(100)를 배치하고 상기 인터포저(100)의 개구부(H) 내에 상기 제1 반도체 칩(210)과 제2 반도체 칩(220) 사이를 전기적으로 연결하는 접속부재(250)를 배치함으로써, 상기 접속부재(250)와 상기 제1 및 제2 반도체 칩(210, 220)의 제1 및 제2 본딩패드(212, 222) 간에 오정렬이 발생되는 것을 방지할 수 있으며, 이를 통해, 상기 제1 및 제2 반도체 칩(210, 220)을 포함하는 반도체 패키지의 신뢰성을 향상시킬 수 있다.
특히, 본 발명의 일 실시예에서는 상기 인터포저(100)를 접착 테이프, 폴리머 등의 절연물질로 형성함으로써, 상기 인터포저(100)가 제1 및 제2 반도체 칩(210, 220) 간의 접착제로서 기능하거나, 또는, 상기 제1 반도체 칩(210) 상에서 제2 반도체 칩(220)을 지지하는 지지대로서 기능하거나, 또는, 상기 제1 및 제2 반도체 칩(210, 220) 사이의 공간을 몰딩하는 몰딩제로서 기능하는 것이 가능하다.
한편, 전술한 본 발명의 일 실시예에서는 제1 및 제2 반도체 칩(210, 220)의 사이에 개구부(H)를 갖는 인터포저(100)를 배치함으로써 상기 제1 및 제2 반도체 칩(210, 220)과 접속부재(250) 간의 오정렬이 방지되는 것에 대해 도시하고 설명하였으나, 본 발명의 이 실시예로서, 기판과 반도체 칩 사이에 상기 개구부를 갖는 인터포저를 배치함으로써 상기 기판 및 반도체 칩과 접속부재 간의 오정렬을 방지하는 것도 가능하다.
도 3은 본 발명의 이 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 일면 상에 본드핑거(202)가 형성된 기판(200)이 배치되어 있다. 상기 본드핑거(202)는 상기 기판(200)의 일면 상에, 예컨대, 듀얼 패드 타입으로 배치되어 있다.
상기 기판(200) 상부에 반도체 칩(230)이 배치되어 있다. 상기 반도체 칩(230)은 상기 기판(200)의 일면과 마주보는 면에 본딩패드(232)들이 형성되어 있다. 상기 본딩패드(232)들은 상기 반도체 칩(230)에, 예컨대, 듀얼 패드 타입으로 배치되어 있으며, 이 경우, 상기 본딩패드(232)들은 마주보는 상기 기판(200)의 일면 상에 배치된 본드핑거(202)들과 각각 대응된다. 한편, 도시하지는 않았으나, 상기 반도체 칩(230)은 상호간에 전기적으로 연결된 적어도 둘 이상의 다수개가 상기 기판(200)의 일면 상에 스택되는 것도 가능하다.
상기 기판(200)과 상기 반도체 칩(230) 사이에, 전술한 도 1에서 도시하고 설명한, 다수개의 개구부(H)들을 갖는 인터포저(100)가 배치되어 있다. 한편, 도시하지는 않았으나, 상기 기판(200) 상부에 적어도 둘 이상의 반도체 칩(230)들이 스택되는 경우에는, 상기 스택된 반도체 칩(230)들 사이에도 각각 상기 인터포저(100)가 배치되는 것도 가능하다.
상기 인터포저(100)는 절연물질, 예컨대, 접착 테이프, 폴리머 등의 물질로 이루어진다. 이때, 상기 인터포저(100)가 접착성이 없거나 또는 우수하지 않은 절연물질로 이루어진 경우에는, 상기 인터포저(100)의 상기 기판(200)과 마주보는 제1면(100A) 및 상기 반도체 칩(230)과 마주보는 제2면(100B)에 각각 추가로 접착제(110)가 형성되어도 무방하다. 또한, 상기 인터포저(100)는 후속 공정시 일정 온도 이상의 온도가 가해지면 부분적으로 또는 전체적으로 제거되는 열가소성 물질로 이루어지는 것도 가능하다.
상기 인터포저(100)에 구비된 다수개의 개구부(H)들은, 상기 기판(200)에 형성된 본드핑거(202) 및 상기 반도체 칩(230)에 형성된 본딩패드(232)들과 대응되는 위치에 배열된다. 한편, 도시하지는 않았으나, 상기 인터포저(100)에 구비된 다수개의 개구부(H)들은 상기 기판(200)의 본드핑거(202) 및 상기 반도체 칩(230)의 본딩패드(232)가 배치된 타입에 맞추어 다양한 방식으로 배열되는 것이 가능하다.
상기 인터포저(100)의 개구부(H) 내에 상기 기판(200)과 상기 반도체 칩(230)을 전기적으로 연결하는 접속부재(250)가 배치되어 있다. 상기 접속부재(250)는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나, 예컨대, 범프를 포함한다. 한편, 상기 접속부재(250)가 관통전극일 경우에는, 상기 관통전극이 상기 기판(200) 또는 반도체 칩(230) 중 적어도 하나 이상에 일 부분이 돌출되도록 형성되고, 상기 돌출된 일 부분이 상기 인터포저(100)의 개구부(H) 내에 배치되도록 한다.
상기 인터포저(100) 및 반도체 칩(230)이 배치된 기판(200)의 일면을 밀봉하도록 봉지부재(260)가 형성되어 있다. 그리고, 상기 기판(200)의 일면에 대향하는 타면에는 다수개의 외부접속단자(270)가 형성되어 있다.
전술한 바와 같이, 본 발명의 이 실시예에서는 기판(200)과 상기 기판(200) 상부에 실장된 반도체 칩(230)의 사이에 개구부(H)를 갖는 인터포저(100)를 배치하고 상기 인터포저(100)의 개구부(H) 내에 상기 기판(200)과 반도체 칩(230) 사이를 전기적으로 연결하는 접속부재(250)를 배치함으로써, 상기 접속부재(250)와 상기 기판(200) 및 반도체 칩(230) 간에 오정렬이 발생되는 것을 방지할 수 있으며, 이를 통해, 상기 기판(200) 및 반도체 칩(230)을 포함하는 반도체 패키지의 신뢰성을 향상시킬 수 있다.
특히, 본 발명의 이 실시예에서는 상기 인터포저(100)를 접착 테이프, 폴리머 등의 절연물질로 형성함으로써, 상기 인터포저(100)가 기판(200) 및 상기 반도체 칩(230) 간의 접착제로서 기능하거나, 또는, 상기 기판(200) 상에서 상기 반도체 칩(230)을 지지하는 지지대로서 기능하거나, 또는, 상기 기판(200) 및 상기 반도체 칩(230) 사이의 공간을 몰딩하는 몰딩제로서 기능하는 것이 가능하다.
한편, 전술한 본 발명의 이 실시예에서는 기판(200) 및 반도체 칩(230)의 사이에 개구부(H)를 갖는 인터포저(100)를 배치함으로써 상기 기판(200) 및 반도체 칩(230)과 접속부재(250) 간의 오정렬이 방지되는 것에 대해 도시하고 설명하였으나, 본 발명의 삼 실시예로서, 상하부에 각각 배치된 패키지와 패키지 사이에 상기 개구부를 갖는 인터포저를 배치함으로써 상기 패키지들과 접속부재 간의 오정렬을 방지하는 것도 가능하다.
도 4는 본 발명의 삼 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도시된 바와 같이, 일면 상에 제1 패드(312)들이 형성된 제1 패키지(310)가 배치되어 있다. 상기 제1 패드(312)들은 상기 제1 패키지(310)의 일면 상에, 예컨대, 듀얼 패드 타입으로 배치되어 있다.
상기 제1 패키지(310) 상부에 제2 패키지(320)가 배치되어 있다. 상기 제2 패키지(320)는 상기 제1 패키지(310)의 일면과 마주보는 면에 제2 패드(322)들이 형성되어 있다. 상기 제2 패드(322)들은 상기 제2 패키지(320)에, 예컨대, 듀얼 패드 타입으로 배치되어 있으며, 이 경우, 상기 제2 패드(322)들은 마주보는 상기 제1 패키지(310)의 일면 상에 배치된 제1 패드(312)들과 각각 대응된다.
상기 제1 패키지(310)와 상기 제2 패키지(320) 사이에, 전술한 도 1에서 도시하고 설명한, 다수개의 개구부(H)들을 갖는 인터포저(100)가 배치되어 있다. 상기 인터포저(100)는 절연물질, 예컨대, 접착 테이프, 폴리머 등의 물질로 이루어진다. 이때, 상기 인터포저(100)가 접착성이 없거나 또는 우수하지 않은 절연물질로 이루어진 경우에는, 상기 인터포저(100)의 상기 제1 패키지(310)와 마주보는 제1면(100A) 및 상기 제2 패키지(320)와 마주보는 제2면(100B)에 각각 추가로 접착제(110)가 형성되어도 무방하다. 또한, 상기 인터포저(100)는 후속 공정시 일정 온도 이상의 온도가 가해지면 부분적으로 또는 전체적으로 제거되는 열가소성 물질로 이루어지는 것도 가능하다.
상기 인터포저(100)에 구비된 다수개의 개구부(H)들은, 상기 제1 및 제2 패키지(310, 320)에 각각 형성된 제1 및 제2 패드(312, 322)들과 대응되는 위치에 배열된다. 한편, 도시하지는 않았으나, 상기 인터포저(100)에 구비된 다수개의 개구부(H)들은 상기 제1 및 제2 패키지(310, 320)에 각각 형성된 제1 및 제2 패드(312, 322)가 배치된 타입에 맞추어 다양한 방식으로 배열되는 것이 가능하다.
상기 인터포저(100)의 개구부(H) 내에 상기 제1 패키지(310)와 상기 제2 패키지(320)을 전기적으로 연결하는 접속부재(250)가 배치되어 있다. 상기 접속부재(250)는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나, 예컨대, 범프를 포함한다. 한편, 상기 접속부재(250)가 관통전극일 경우에는, 상기 관통전극이 상기 제1 패키지(310) 또는 제2 패키지(320) 중 적어도 하나 이상에 일 부분이 돌출되도록 형성되고, 상기 돌출된 일 부분이 상기 인터포저(100)의 개구부(H) 내에 배치되도록 한다.
전술한 바와 같이, 본 발명의 삼 실시예에서는 스택된 제1 패키지(310)와 제2 패키지(320)의 사이에 개구부(H)를 갖는 인터포저(100)를 배치하고 상기 인터포저(100)의 개구부(H) 내에 상기 제1 패키지(310)와 제2 패키지(320) 사이를 전기적으로 연결하는 접속부재(250)를 배치함으로써, 상기 접속부재(250)와 상기 제1 및 제2 패키지(310, 320)의 제1 및 제2 패드(312, 322) 간에 오정렬이 발생되는 것을 방지할 수 있으며, 이를 통해, 상기 제1 및 제2 패키지(310, 320)를 포함하는 반도체 패키지의 신뢰성을 향상시킬 수 있다.
특히, 본 발명의 삼 실시예에서는 상기 인터포저(100)를 접착 테이프, 폴리머 등의 절연물질로 형성함으로써, 상기 인터포저(100)가 제1 및 제2 패키지(310, 320) 간의 접착제로서 기능하거나, 또는, 상기 제1 패키지(310) 상에서 제2 패키지(320)을 지지하는 지지대로서 기능하거나, 또는, 상기 제1 및 제2 패키지(310, 320) 사이의 공간을 몰딩하는 몰딩제로서 기능하는 것이 가능하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
100 : 인터포저 H : 개구부
100A : 제1면 100B : 제2면
110 : 접착제 200 : 기판
202 : 본드핑거 210 : 제1 반도체 칩
212 : 제1 본딩패드 220 : 제2 반도체 칩
222 : 제2 본딩패드 230 : 반도체 칩
232 : 본딩패드 250 : 접속부재
260 : 봉지부재 270 : 외부접속단자
310 : 제1 패키지 312 : 제1 패드
320 : 제2 패키지 322 : 제2 패드

Claims (13)

  1. 제1 반도체 칩;
    상기 제1 반도체 칩 상부에 배치된 제2 반도체 칩;
    상기 제1 반도체 칩과 상기 제2 반도체 칩 사이에 배치되며 개구부를 갖는 인터포저; 및
    상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 연결하는 접속부재;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 인터포저의 상기 제1 반도체 칩과 마주보는 제1면 및 상기 제2 반도체 칩과 마주보는 제2면에 각각 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 기판;
    상기 기판의 상부에 실장된 반도체 칩;
    상기 기판과 상기 반도체 칩 사이에 배치되며 개구부를 갖는 인터포저; 및
    상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 기판과 상기 반도체 칩을 전기적으로 연결하는 접속부재;
    를 포함하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 반도체 칩은 상호 간에 전기적으로 연결된 적어도 둘 이상이 상기 기판의 일면 상에 스택된 것을 특징으로 하는 반도체 패키지.
  8. 제 5 항에 있어서,
    상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 제 5 항에 있어서,
    상기 인터포저의 상기 기판과 마주보는 제1면 및 상기 반도체 칩과 마주보는 제2면에 각각 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  10. 제1 패키지;
    상기 제1 패키지의 상부에 배치된 제2 패키지;
    상기 제1 패키지와 상기 제2 패키지 사이에 배치되며 개구부를 갖는 인터포저; 및
    상기 인터포저의 개구부 내에 적어도 일 부분이 배치되며 상기 제1 패키지와 상기 제2 패키지를 전기적으로 연결하는 접속부재;
    를 포함하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 접속부재는 범프, 관통전극, 솔더볼 및 도전성 포스트 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제 10 항에 있어서,
    상기 인터포저는 절연물질 또는 열가소성 물질로 이루어진 것을 특징으로 하는 반도체 패키지.
  13. 제 10 항에 있어서,
    상기 인터포저의 상기 제1 패키지와 마주보는 제1면 및 상기 제2 패키지와 마주보는 제2면에 각각 형성된 접착제;
    를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020110013233A 2011-02-15 2011-02-15 반도체 패키지 KR20120093580A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110013233A KR20120093580A (ko) 2011-02-15 2011-02-15 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013233A KR20120093580A (ko) 2011-02-15 2011-02-15 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20120093580A true KR20120093580A (ko) 2012-08-23

Family

ID=46884954

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013233A KR20120093580A (ko) 2011-02-15 2011-02-15 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20120093580A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391081B1 (ko) * 2012-09-24 2014-04-30 에스티에스반도체통신 주식회사 플립칩 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391081B1 (ko) * 2012-09-24 2014-04-30 에스티에스반도체통신 주식회사 플립칩 반도체 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101563630B1 (ko) 반도체 패키지
KR101207882B1 (ko) 패키지 모듈
CN102646663B (zh) 半导体封装件
KR20100071522A (ko) 패키지 온 패키지 타입의 고용량 다기능 멀티 칩 패키지 구조
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR101219086B1 (ko) 패키지 모듈
KR20090088271A (ko) 스택 패키지
KR20090098067A (ko) 스택 패키지 및 그의 제조방법
KR100743649B1 (ko) 멀티 칩 패키지
KR20120093580A (ko) 반도체 패키지
KR20030059459A (ko) 칩 적층 패키지
KR101111921B1 (ko) 반도체 패키지
KR20080067891A (ko) 멀티 칩 패키지
KR20070078953A (ko) 적층형 패키지
KR20060074091A (ko) 칩 스택 패키지
KR101207883B1 (ko) 패키지 모듈
KR20090108393A (ko) 메모리 모듈
KR101195460B1 (ko) 적층 반도체 패키지
KR100826982B1 (ko) 메모리 모듈
KR100955938B1 (ko) 메모리 모듈
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20070088058A (ko) 멀티 칩 패키지
KR20070088046A (ko) 멀티 칩 패키지
KR20090074493A (ko) 스택 패키지
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid