JP2000318789A - 半導体集積回路装置用トレイ - Google Patents

半導体集積回路装置用トレイ

Info

Publication number
JP2000318789A
JP2000318789A JP11127543A JP12754399A JP2000318789A JP 2000318789 A JP2000318789 A JP 2000318789A JP 11127543 A JP11127543 A JP 11127543A JP 12754399 A JP12754399 A JP 12754399A JP 2000318789 A JP2000318789 A JP 2000318789A
Authority
JP
Japan
Prior art keywords
tray
semiconductor integrated
circuit device
integrated circuit
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11127543A
Other languages
English (en)
Inventor
Manabu Ishikawa
学 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP11127543A priority Critical patent/JP2000318789A/ja
Publication of JP2000318789A publication Critical patent/JP2000318789A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

(57)【要約】 【課題】 BGA等の半導体装置を収納するトレイであ
って、半導体装置とブロックとの接触による損傷を防止
することができ、製造が容易であるトレイを提供するこ
と。 【解決手段】 本発明は、表裏のそれぞれに半導体装置
5を収納する収納部12,20を有するトレイ10にお
いて、各収納部を構成するブロック14,22を、半導
体装置5のパッケージ2のコーナーエッジEと接し得る
位置以外の位置に配置し、パッケージ2と接し得る各ブ
ロックの壁面16,24の水平断面形状が1本の直線を
なすようにしたことを特徴とする。この構成において
は、収納した半導体装置のパッケージのコーナーエッジ
がブロックに接することはない。また、各ブロックの壁
面とパッケージとは水平面において線接触となり、回転
方向の移動も規制される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置、特にボールグリッドアレイタイプやピングリッドア
レイタイプのようにパッケージ下面に配線用端子を有す
る半導体集積回路装置(以下「半導体装置」という)を
収納するためのトレイに関する。
【0002】
【従来の技術】半導体装置のパッケージタイプとしてボ
ールグリッドアレイタイプ又はピングリッドアレイタイ
プと称されるものがある。前者は、図10に示すよう
に、配線用端子であるボール端子1がパッケージ2(図
示のパッケージ2は、基板3と、その上部にて半導体チ
ップを封止する封止材4とからなる)の下面にマトリッ
クス状に配置されたものであり、後者は、ボール端子1
に代えてリードピンが用いられたもの(図示しない)で
ある。これらはいずれも、一般的なクアッドフラットパ
ッケージに比較して配線用端子の数を多くできる、電気
ノイズの発生が少ない等の特徴を有する。
【0003】一般に、ボールグリッドアレイタイプの半
導体装置(以下「BGA」という)5又はピングリッド
アレイタイプの半導体装置(以下「PGA」という)は
専用トレイの収納部に収納されて、搬送や試験等が行わ
れる。
【0004】従来一般のトレイ7における収納部8は、
図11の(A)に示すように、トレイ7の表面に突設さ
れた4体の略直方体形状のブロック8aにより囲まれた
領域からなり、この収納部8に半導体装置を収納した場
合、各ブロック8aが当該半導体装置の水平方向の移動
を規制するようになっている。
【0005】また、BGAやPGAを収納するためのト
レイ7では、例えば配線用端子1を検査する場合、半導
体装置5が収納された第1のトレイの上に空の第2のト
レイを重ね、そして、これらのトレイを重ね合わせたま
ま上下反転させることで、配線用端子1を上向きとする
方法が採られることがある。この上下反転の際に第2の
トレイでも半導体装置5を収納することができるよう
に、トレイの裏面側にも収納部9を設けることが一般的
である。
【0006】裏面側の収納部9は、通常、表面側の収納
部8と同軸に配置されている。また、従来一般のトレイ
7において、裏面側の収納部9は、図11の(B)に示
すように、水平断面形状がL字形、十字形又はT字形の
ブロック9a,9b,9cをトレイ裏面に突設したもの
からなり、半導体装置5のパッケージ2の各コーナーに
対面してその水平方向の移動を規制するようになってい
る。これらのブロック9a,9b,9cの位置は、表面
側収納部8における隣合うブロック8aの間に対応して
いる(図11の(A)の破線を参照)。従って、同型の
トレイ7を重ね合わせた場合、表面側のブロック8a間
に裏面側のブロック9a,9b,9cが嵌合され、トレ
イ7を上下反転させた場合に、半導体装置5を表面側収
納部8から裏面側収納部9に確実に受け渡すことができ
る。
【0007】
【発明が解決しようとする課題】しかしながら、上述し
たような従来のトレイは、表面側又は裏面側のいずれか
の収納部を構成するブロックの形状がL字形、十字形又
はT字形であるため(すなわち半導体装置のパッケージ
と接触し得るブロックの壁面の水平断面形状が互いに直
交する2本の直線からなるため)、半導体装置のパッケ
ージのコーナーエッジEが当たりやすい。パッケージ
は、エポキシ樹脂とガラス繊維の複合基板のようなプラ
スチックとガラス樹脂の複合基板及びセラミック基板、
並びに硬質の封止材からなるため、半導体装置を収納し
て搬送を繰り返すうちに、ブロックが破損したり、逆に
パッケージが破損したりする可能性がある。
【0008】また、L字形等のブロックをトレイ表面に
形成することが困難であるという問題点もある。すなわ
ち、トレイを合成樹脂から射出成形法等により製作する
場合は、L字形等のブロックの存在により、トレイを金
型から抜き出しにくいという問題がある。切削加工によ
る場合は、L字形等のブロックを精度よく形成すること
自体、困難である。
【0009】そこで、本発明は、BGAやPGAのよう
なパッケージ下面に配線用端子を有する半導体装置を収
納するトレイであって、半導体装置とブロックとの接触
による半導体装置又はトレイの損傷を防止することがで
き、製造が容易であるトレイを提供することを目的とし
ている。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、水平断面形状が実質的に矩形であるパッ
ケージの下面に配線用端子を有する半導体装置を収納す
る第1の収納部を表面に有し、且つ、半導体装置を上下
反転させた態様で収納する第2の収納部を裏面に有する
半導体装置用トレイであって、同型の当該トレイを重ね
合わせた場合に、一方のトレイにおける第1の収納部と
他方のトレイにおける第2の収納部が同軸に配置され1
個の半導体装置を収納する収納空間を画成するようにな
っているトレイにおいて、第1の収納部及び第2の収納
部のそれぞれを、半導体装置を収納した場合に該半導体
装置のパッケージの側面に対向し水平方向の移動を規制
するよう前記表面及び前記裏面に突設されたブロックか
ら構成し、ブロックを、半導体装置のパッケージのコー
ナーエッジと接し得る位置以外の位置に配置し、半導体
装置のパッケージと接し得るブロックの壁面の水平断面
形状が1本の直線をなすようにし、同型の当該トレイを
重ね合わせた場合に両者間の位置決めを行う位置決め手
段を設け、位置決め手段により所定の位置関係で同型の
当該トレイを重ね合わせた場合に、一方のトレイにおけ
る第1の収納部のブロックと他方のトレイにおける第2
の収納部のブロックとが非接触状態で嵌合関係ないしは
噛合関係で配置されるようにしたことを特徴としてい
る。
【0011】かかる構成においては、収納した半導体装
置のパッケージのコーナーエッジが収納部を構成するブ
ロックに接することはない。また、各ブロックとパッケ
ージとが接し得る部分の水平断面の形状が1本の直線で
あるので、ブロックの壁面とパッケージとは水平面にお
いて線接触となり、回転方向の移動も規制される。この
ようにパッケージと接し得る部分の水平断面形状が1本
の直線となるブロックは、典型的には、水平断面形状が
略矩形である。このようなブロックとしては、直方体形
状や切頭の角錐形状等が好ましい。
【0012】また、第1の収納部の底面となる部分の中
央部に、半導体装置の配線用端子の全てを受け入れる凹
部を設けることが、トレイの軽量化のために有効であ
る。
【0013】同目的から、半導体装置のパッケージが、
基板と、該基板上の半導体チップを封止すべく該基板の
中央部に配置された封止材とからなる場合(図10に示
すような形態の場合)において、第2の収納部の底面と
なる部分の中央部に、半導体装置の封止材を受け入れる
凹部が形成されていることが好適である。
【0014】更に、第1の収納部の底面となる部分の中
央部から第2の収納部の底面となる部分の中央部にかけ
て、少なくとも前記半導体装置の配線用端子の全てを受
け入れる貫通孔を形成してもよい。
【0015】前記位置決め手段としては、トレイの表面
の外周部に形成された凸部と、トレイの裏面の外周部に
形成された外枠部とからなるものであって、同型の当該
トレイを重ね合わせた場合に一方のトレイの凸部が他方
のトレイの外枠部と噛合い状態となる関係のものが考え
られる。
【0016】
【発明の実施の形態】図1は、パッケージ下面が略正方
形のBGA(図10に示すもの)5を収納するための本
発明によるトレイ10の一実施形態を示している。ここ
で、本明細書においては、特に断らない限り、トレイ1
0の通常の使用状態、すなわちトレイ10を水平に置い
た状態を基準状態として「上」、「下」等の語を使用し
ている。また、図1の状態において、見える側の面をト
レイ10の表面、見えない側の面をトレイ10の裏面と
称することとした。
【0017】本発明によるトレイ10は色々な材料から
種々の方法で作られ得るが、耐熱性のある導電性合成樹
脂、例えば炭素粒子若しくは繊維、又は金属粒子若しく
は繊維等の導電性充填剤が混入されたポリフェニレンエ
ーテル系樹脂、ポリエーテルスルホン系樹脂、ポリエー
テルイミド系樹脂、ポリアクリルスルホン系樹脂又はポ
リエステル系樹脂等からなる一体成型体が好ましい。製
造が容易であり、軽量で取扱いが容易だからである。ま
た、導電性である理由は、収納すべき半導体装置が静電
気により損傷する恐れがあるので帯電を防止するためで
ある。
【0018】図示のトレイ10は長方形のプレート形状
をなし、その表面には複数の収納部(第1の収納部)1
2が配設されている。これらの収納部12は、トレイ1
0の長手方向(長辺)及び短手方向(短辺)に沿って、
正方配列されている。
【0019】各収納部12は、図2及び図3に明示する
ように、トレイ10の表面に突設された4体の略直方体
形状のブロック14から画成されている。より詳細に
は、各収納部12は、互いに一定の間隔をおいて平行に
対向配置された1対のブロック14a,14aにおける
対向壁面16a,16aと、このブロック14aに対し
て直角に配置され且つ互いに一定の間隔をおいて平行に
対向配置された1対のブロック14b,14bにおける
対向壁面16b,16bと、トレイ10の表面とにより
囲まれる領域から構成されている。本実施形態では、水
平断面形状が正方形のパッケージ2を有するBGA5を
収納するため、ブロック14a,14bは同一形状であ
り、ブロック14a,14a間の間隔及びブロック間1
4b,14b間の間隔は等しく(この間隔を図2におい
て「K」で示す)、BGA5のパッケージ2の一辺の長
さ(図10において「a」で示す長さ)よりも僅かに大
きい程度とされている。また、ブロック14の壁面16
の水平方向長さ(図2において「K1」で示す長さ)
は、パッケージ2の一辺の長さaよりも短くされてい
る。更に、収納部12にBGA5を同軸に収納した状態
において、各ブロック14の中心が対応のパッケージ2
側面の中心に正対するようになっている。
【0020】各収納部12におけるトレイ10の表面部
分(収納部の底面)の中央部には、BGA5のボール端
子1の全体を非接触状態で受け入れる凹部18が形成さ
れている。すなわち、この凹部18の水平断面形状は略
正方形であり、その一辺の長さ(図2において「W1」
で示す長さ)は、ボール端子群の一辺の長さ(図10の
(B)において「c」で示す長さ)よりも大きくされて
いる。この差は、前記ブロック14間の間隔Kとパッケ
ージ2の一辺の長さaとの差よりも大きい。更に、凹部
18の深さ(図3おいて「D1」)はボール端子1の基
板3からの突出量(図10の(B)において「h2」で
示す量)よりも大きくされている。
【0021】このような構成の収納部12にBGA5を
収納した場合、パッケージ2の下面外周部6a(最も外
側に配置されているボール端子1よりも外側のパッケー
ジ2下面の領域であり、図10の(A)を参照)が、凹
部18を囲んでいる収納部12の底面にて支持され、且
つ、凹部18にボール端子群が配置される。そして、こ
の収納部12に収納されたBGA5が水平方向に移動し
ようとした場合、パッケージ2の側面のいずれかが対向
するブロック14の壁面16と当接し、それ以上の移動
が規制される。また、BGAパッケージ2の側面はブロ
ック14の壁面16に対して、水平断面において線接触
するため、BGA5の回転運動も規制されることにな
る。この際、BGAパッケージ2の一辺の長さaよりも
ブロック14の長さK1は短く、パッケージ2の各側面
の中央部に対向して配置されているので、パッケージ2
のコーナー部はブロック14に接することはない。ま
た、ブロック14,14間の間隔KとBGAパッケージ
2の一辺の長さaとの差は、凹部18の対向内壁面間の
間隔W1とボール端子群の一辺の長さcとの差よりも小
さいので、ブロック14の壁面16にパッケージ2が接
した際、ボール端子1が凹部18の内壁面に接すること
はない。
【0022】なお、隣合う収納部12,12は、それら
の間に配置されているブロック14を共有していること
は、図1から理解されよう。
【0023】一方、トレイ10の裏面側には、表面側の
収納部12と同数の収納部20が形成されている。この
裏面側の収納部20は、表面側の収納部12と同軸に且
つ同じ向きに配置、配列されている。
【0024】各収納部20は、図3及び図4、更には裏
面を上向きにした図5に明示するように、表面側収納部
12と同様に、トレイ裏面に突設された略直方体形状で
且つ互いに略同形のブロック22から構成されている
が、その数は8体となっている。これらのブロック22
は2体ずつ4組に分けられており、各組のブロック22
a,22bは同一直線上に整列されている。そして、各
組は略正方形に配列され、その内側の壁面24a,24
bで収納部20が画されている。各組のブロック22
a,22b間には、表面側のブロック14の長さK1よ
りも僅かに長い間隔(図4において「K2」で示す間
隔)が形成されており、表面側のブロック14に対して
図2の破線で示す位置に配置されている。ここで、各組
におけるブロック22aの水平方向長さを「K3」、他
方のブロック22bを「K4」とした場合、表面側ブロ
ック14の水平方向長さK1及びパッケージの一辺の長
さaとは、 K>a、K>K0、K0>K1+K3+K4 の関係を有する。式中、K0は一方のブロック22aの
外側端部から他方のブロック22bの外側端部までの長
さである。KはK0よりも大きく、裏面側収納部20の
コーナーにブロック22は配置されていない。
【0025】各収納部20におけるトレイ10の裏面部
分(収納部の底面)の中央部には、略正方形の凹部26
が形成されている。この凹部26は、パッケージ2の封
止材4を非接触状態で収納することができる大きさに定
められている。すなわち、凹部26の一辺の長さ(図4
において「W2」で示す長さ)は、封止材4の一辺の長
さ(図10の(B)において「b」で示す長さ)よりも
大きくされている。この差は、正対するブロック22,
22間の間隔(この間隔はブロック14,14間の間隔
と等しい)Kとパッケージ2の一辺の長さaとの差より
も大きい。更に、凹部26の深さ(図5において「D
2」で示す深さ)は封止材4の高さ(図10の(B)に
おいて「h1」で示す高さ)よりも大きくされている。
なお、封止材4は、基板2の中央に配置された半導体チ
ップ(図示しない)の全体を覆い封止するためのもので
あり、図示実施形態では水平断面形状は略正方形となっ
ている。
【0026】このような構成の裏面側収納部20にBG
Aを図5の二点鎖線で示す状態で収納した場合、パッケ
ージの上面外周部6b(封止材4よりも外側の基板3の
外周部)が、凹部26を囲んでいる収納部20の底面に
て支持され、且つ、凹部26に封止材4が配置される。
そして、この収納部20に収納されたBGA5が水平方
向に移動しようとした場合、パッケージ2の側面がブロ
ック22の壁面24と当接し、それ以上の移動が規制さ
れる。また、ブロック22の壁面24に対してBGAパ
ッケージ2の側面は水平断面において線接触するため、
且つまた、一定の間隔をおいて2体のブロック22a,
22bで支持されるため、BGA5の回転運動も規制さ
れることになる。このようにBGA5が移動してパッケ
ージ2の側面がブロック22に接しても、ブロック2
2,22間の間隔KとBGAパッケージ2の一辺の長さ
aとの差は、凹部26の対向内壁面間の間隔D2と封止
材4の一辺の長さbとの差よりも小さいので、封止材4
が凹部26の内壁面に接することはない。
【0027】更に、この実施形態では、パッケージ2の
コーナーエッジEに対向する位置にはブロック22はな
く、パッケージ2が水平方向に移動しても、パッケージ
2のコーナーエッジEがトレイ10の一部分と接するこ
とはなく、トレイ10及びBGA5は保護される。従来
であれば、この部分にはL字形、十字形又はT字形のブ
ロックがあったため、パッケージのコーナーエッジが衝
突するという弊害があったが、図示実施形態ではかかる
弊害はなく、しかもブロック22の形状が単純化されて
いるので、トレイ10の製造も容易となっている。
【0028】上記構成のトレイ10にあっては、同型の
トレイ同士を重ね合わせ、下側のトレイ10における各
表面側収納部12と上側のトレイ10における対応の裏
面側収納部20との間で1個のBGA5を収納すること
ができる。そのために、このトレイ10には、トレイ同
士を重ね合わせる際に両者間の位置決めがなされるよ
う、位置決め手段が設けられている。
【0029】位置決め手段としては種々考えられるが、
本実施形態では、図1図及び図6に示すように、トレイ
10の最外周縁に沿って設けられた下方に延びる外枠部
28と、この外枠部28よりもやや内側の位置であって
トレイ10の表面から突設された凸部30とから構成さ
れている。トレイ10を重ね合わせた場合、下側のトレ
イ10aの凸部30は上側のトレイ10bの外枠部28
の内側に噛合い、水平方向に位置決めがなされる。ま
た、凸部30の高さは、ブロック14,22の高さと実
質的に同じ又はそれを上回っているので、トレイ10
a,10bの間隔も規定される。
【0030】この位置決め状態において、下側トレイ1
0aにおける表面側の各収納部12と上側トレイ10b
における裏面側の各収納部20は同軸に配置され、図2
からも理解される通り、表面側収納部12のブロック1
4と裏面側収納部20のブロック22とは非接触状態で
嵌合ないし噛合し、1個のBGA5を収納する空間を画
成する。勿論、この状態において、トレイ10a,10
bの間隔は少なくとも基板の厚さh0よりも大きくなく
てはならない。また、図2に示すように、BGAパッケ
ージ2の各側面に対向する表裏のブロック14,22の
内壁面16,24は同一面で整列されるが、上記位置決
め手段によりトレイ10の重合せの最中にもこの整列状
態を確保することができるので、表面側収納部12に収
納されているBGA5のパッケージ2を上側トレイ10
bのブロック22で挟むような不具合を生じない。そし
て、トレイ10a,10bを重ね合わせた後は上下のブ
ロック14,22全体がパッケージ2の水平方向の移動
を規制するよう機能する。従って、2枚のトレイ10
a,10b間でBGA5を収納した状態のまま、トレイ
を上下反転させた場合、一方のトレイ10aにおける表
面側収納部12で収納されていたBGA5を確実に、他
方のトレイ10bにおける裏面側収納部20に受け渡す
ことが可能となる。
【0031】以上、本発明の好適な実施形態について詳
細に述べたが、本発明は上記実施形態に限定されないこ
とはいうまでもない。
【0032】例えば、ブロックの位置や数、寸法等は適
宜変更可能であり、図7〜図9に示すような態様が考え
られる。図7及び図8のものはパッケージの回転防止効
果に優れ、特に図8のものはブロック32,34が小さ
く、トレイの軽量化にも寄与する。なお、図7及び図8
における破線は裏面側のブロックを示すものである。ま
た、図9に示すブロック34,36は、その位置及び数
については図1〜図6で示したものと配置は同様である
が、形状は切頭角錐形をなし、パッケージ収納部の上部
開口部の寸法を広くすることにより、パッケージの出し
入れを容易にすることができる。このような切頭角錐形
状も直方体形状と同様に水平断面形状が矩形であり、製
造は容易である。
【0033】更に、トレイの軽量化という観点からは、
図示しないが、ボール端子1及び封止材4を収納する部
分を凹部18,26から貫通孔に変えてもよい。なお、
上記実施形態では封止材4を収納する凹部26を形成し
ているが、封止材4はボール端子1ほどはトレイとの接
触を避ける必要性は少ないので、必ずしも封止材4のた
めに凹部や貫通孔を形成する必要はない。
【0034】更にまた、上記実施形態はBGA用のトレ
イ10であるが、本発明は、PGAやパッケージの下面
に配線用端子を有するその他の半導体装置を収納するた
めのトレイにも適用可能である。
【0035】
【発明の効果】以上述べたように、本発明によるトレイ
は、パッケージのコーナーエッジと接する部分がなく、
収納した半導体装置の保護はもとより、トレイの損傷を
も防止することができる。
【0036】また、収納部を構成するブロックの形状が
単純化されているので、成型や切削加工等の製造方法に
拘わらず、容易に製造することができる。
【図面の簡単な説明】
【図1】本発明によるBGA収納用のトレイの一実施形
態を示す平面図である。
【図2】図1のII部を拡大して示す平面図である。
【図3】図2のIII−III線に沿っての断面図である。
【図4】図2と同じ部分の底面図である。
【図5】図4におけるV−V線に沿っての断面図であ
る。
【図6】図1に示すトレイを2枚重ねた状態を示す断面
部分図である。
【図7】本発明によるトレイの変形実施形態を示す図で
あり、図2と同様な部分の平面図である。
【図8】本発明によるトレイの別の変形実施形態を示す
図であり、図2と同様な部分の平面図である。
【図9】本発明によるトレイの更に別の変形実施形態を
示す図であり、図3と同様な部分の断面図である。
【図10】本発明のトレイに収納され得るBGAを示す
図であり、(A)はその底面図、(B)は側面図であ
る。
【図11】従来のトレイを示す部分図であり、(A)は
表面側の収納部を示す、(B)は裏面側の収納部を示す
図である。
【符号の説明】
1…ボール端子(配線用端子)、2…パッケージ、5…
BGA(半導体集積回路装置)、10…トレイ、12…
収納部(第1の収納部)、14…ブロック、16…壁
面、18…凹部、20…収納部(第2の収納部)、22
…ブロック、24…壁面、26…凹部、28…外枠部
(位置決め手段)、30…凸部(位置決め手段)。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年5月13日(1999.5.1
3)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0032
【補正方法】変更
【補正内容】
【0032】例えば、ブロックの位置や数、寸法等は適
宜変更可能であり、図7〜図9に示すような態様が考え
られる。図7及び図8のものはパッケージの回転防止効
果に優れ、特に図8のものはブロック32,34が小さ
く、トレイの軽量化にも寄与する。なお、図7及び図8
における破線は裏面側のブロックを示すものである。ま
た、図9に示すブロック36,38は、その位置及び数
については図1〜図6で示したものと配置は同様である
が、形状は切頭角錐形をなし、パッケージ収納部の上部
開口部の寸法を広くすることにより、パッケージの出し
入れを容易にすることができる。このような切頭角錐形
状も直方体形状と同様に水平断面形状が矩形であり、製
造は容易である。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図8】
【図9】
【図7】
【図10】
【図11】

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 水平断面形状が実質的に矩形であるパッ
    ケージの下面に配線用端子を有する半導体集積回路装置
    を収納する第1の収納部を表面に有し、且つ、表裏反転
    させた場合に前記半導体集積回路装置を上下反転させた
    状態で収納する第2の収納部を裏面に有する半導体集積
    回路装置用トレイであって、同型の当該トレイを重ね合
    わせた場合に、一方のトレイにおける前記第1の収納部
    と他方のトレイにおける前記第2の収納部が同軸に配置
    され1個の前記半導体集積回路装置を収納する収納空間
    を画成するようになっているトレイにおいて、 前記第1の収納部及び第2の収納部のそれぞれが、前記
    半導体集積回路装置を収納した場合に該半導体集積回路
    装置のパッケージの側面に対向し水平方向の移動を規制
    するよう前記表面及び前記裏面に突設されたブロックか
    らなり、 前記ブロックが、前記半導体集積回路装置を収納した場
    合に該半導体集積回路装置のパッケージのコーナーエッ
    ジと接し得る位置以外の位置に配置され、 前記半導体集積回路装置を収納した場合に該半導体集積
    回路装置のパッケージと接し得る前記ブロックの壁面の
    水平断面形状が1本の直線をなし、 前記第1の収納部の底面となる部分の中央部に、前記半
    導体集積回路装置の配線用端子の全てを当該トレイと非
    接触状態で受け入れる凹部が形成されており、 同型の当該トレイを重ね合わせた場合に両者間の位置決
    めを行う位置決め手段を備え、 前記位置決め手段により所定の位置関係で同型の当該ト
    レイを重ね合わせた場合に、一方のトレイにおける前記
    第1の収納部の前記ブロックと他方のトレイにおける前
    記第2の収納部の前記ブロックとが非接触状態で嵌合関
    係ないしは噛合関係で配置されるようになっていること
    を特徴とする半導体集積回路装置用トレイ。
  2. 【請求項2】 前記ブロックの水平断面形状が略矩形で
    あることを特徴とする請求項1に記載の半導体集積回路
    装置用トレイ。
  3. 【請求項3】 前記半導体集積回路装置のパッケージ
    が、基板と、該基板上の半導体チップを封止すべく該基
    板の中央部に配置された封止材とからなる場合におい
    て、前記第2の収納部の底面となる部分の中央部に、前
    記半導体集積回路装置の前記封止材を受け入れる凹部が
    形成されていることを特徴とする請求項1又は2に記載
    の半導体集積回路装置用トレイ。
  4. 【請求項4】 前記第1の収納部の底面となる部分の中
    央部から前記第2の収納部の底面となる部分の中央部に
    かけて、少なくとも前記半導体集積回路装置の配線用端
    子の全てを当該トレイと非接触状態で受け入れる貫通孔
    が形成されていることを特徴とする請求項1〜3のいず
    れか1項に記載の半導体集積回路装置用トレイ。
  5. 【請求項5】 前記位置決め手段が、前記表面の外周部
    に形成された凸部と、前記裏面に形成された外枠部とか
    らなり、同型の当該トレイを重ね合わせた場合に一方の
    トレイの前記凸部が他方のトレイの前記外枠部と噛合い
    状態となることを特徴とする請求項1〜4のいずれか1
    項に記載の半導体集積回路装置用トレイ。
JP11127543A 1999-05-07 1999-05-07 半導体集積回路装置用トレイ Pending JP2000318789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11127543A JP2000318789A (ja) 1999-05-07 1999-05-07 半導体集積回路装置用トレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11127543A JP2000318789A (ja) 1999-05-07 1999-05-07 半導体集積回路装置用トレイ

Publications (1)

Publication Number Publication Date
JP2000318789A true JP2000318789A (ja) 2000-11-21

Family

ID=14962617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11127543A Pending JP2000318789A (ja) 1999-05-07 1999-05-07 半導体集積回路装置用トレイ

Country Status (1)

Country Link
JP (1) JP2000318789A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163104B2 (en) 2004-06-28 2007-01-16 Fujitsu Limited Tray for semiconductor device and semiconductor device
CN109415160A (zh) * 2016-05-18 2019-03-01 堺显示器制品株式会社 收纳容器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163104B2 (en) 2004-06-28 2007-01-16 Fujitsu Limited Tray for semiconductor device and semiconductor device
CN109415160A (zh) * 2016-05-18 2019-03-01 堺显示器制品株式会社 收纳容器
CN109415160B (zh) * 2016-05-18 2020-10-09 堺显示器制品株式会社 收纳容器

Similar Documents

Publication Publication Date Title
JP3771084B2 (ja) 半導体集積回路装置用トレイ
TWI581519B (zh) 連接器
US5551572A (en) Tray for semiconductor devices
TWI246981B (en) Tray for electronic components
JP4429823B2 (ja) 半導体装置用トレイ
KR20130016221A (ko) 전자 디바이스를 위한 벗겨질 수 있는 하이브리드 트레이 시스템
JP2004087569A (ja) 位置決め構造
KR20070073615A (ko) 전자 소자용 하우징
KR20190128446A (ko) 수직 타입의 다이렉트 pcb 커넥터
JP2000318789A (ja) 半導体集積回路装置用トレイ
JP5448949B2 (ja) 配線基板用容器
JP6663754B2 (ja) コネクタ
TWM566906U (zh) 面板裝載組合
JP2001028391A (ja) 半導体集積回路装置格納用トレー
JP3405531B2 (ja) 半導体集積回路装置格納用トレイ
JP4862220B2 (ja) 表面実装用電子部品のパッケージ
CN111224252A (zh) 具抗静电放电的板对板浮动式连接器
JP5530412B2 (ja) 電子部品包装帯
JP3730384B2 (ja) 半導体集積回路用トレー
CN215734206U (zh) 封装基座、封装基座集成板、音叉谐振器及音叉谐振器集成板
JP2004155443A (ja) 半導体集積回路用トレー
JP2009179354A (ja) 半導体装置用トレイおよびこれに収納する半導体装置の製造方法
JP3013842B1 (ja) 半導体装置用トレイおよび半導体装置の保持方法
TW202205752A (zh) 防止液狀物質侵入的連接器組裝體及使用連接器組裝體的電子裝置
TW202329352A (zh) 電子零件