JP4862220B2 - 表面実装用電子部品のパッケージ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は表面実装用電子部品のパッケージ構造の改良に関し、特にセラミックシートを複数枚積層して焼き固めた構造のパッケージを備えた電子部品において、セラミックシート間に位置ずれがある場合にパッケージ側面に設けた調整用の側面電極に対してプローブを接触することができなくなる事態を有効に防止できる表面実装用電子部品のパッケージに関する。
【０００２】
【従来の技術】
圧電発振器、圧電振動子、ＳＡＷ等の圧電デバイス、その他の電子部品を表面実装用として設計する場合には絶縁材料から成るパッケージ内に圧電素子、回路素子等の素子類やＩＣ等を収納するとともに、パッケージ底面にはプリント基板上に実装するための外部電極を形成する。また、パッケージ側面には、パッケージ内部の素子類やＩＣ等を調整したり、情報を書き込むための側面電極を設けることが多い。
【０００３】
図３（ａ）及び（ｂ）は、従来の表面実装型電子部品の一例としての圧電デバイスの底部斜視図、及び側面図であり、この圧電デバイス１は、パッケージ２内部に図示しない圧電素子、回路素子等を収容した構成を備えている。パッケージ２は、本体３と蓋４とを備え、本体３は、３枚のセラミックシート５、６、７を積層して焼き固めた構成を備えており、その上面には凹陥部を有している。
本体３の凹陥部内に圧電素子、回路素子等の必要部品を収容した状態で蓋４によってこれを閉止する。
本体３の底面、即ち第１層のセラミックシート５の底面には、図示しないプリント基板上の配線パターンに実装するための底面電極１０が形成されている。また、本体３の側面には、上下方向へ延びる凹所１１が形成されている。凹所１１は、第１層〜第３層のセラミックシート５、６、７の各側面の同一位置に夫々形成された同一形状の小凹所５ａ、６ａ、７ａから構成されている。また、第１層を除いた上側のセラミックシート６、７の各小凹所６ａ、７ａの内壁にはパッケージ内部の素子類、ＩＣ等と電気的に接続された側面電極１２が形成されている。なお、第１層の側面（小凹部）にも側面電極を形成すると、当該デバイスをプリント基板上に実装したときに、プリント基板表面の配線パターンと接触してしまうことを妨げるため、２層目よりも上層にのみ側面電極を形成するのである。側面電極１２は、第２層セラミックシート６の小凹所６ａ内に形成された側面電極片６ｂと、第３層セラミックシート７の小凹所７ａ内に形成された側面電極片７ｂと、から成る。各側面電極片６ｂ、７ｂは、各小凹所６ａ、７ａの内壁面のみならず各セラミックシート６、７の上面及び下面にまで少しく延在しているので、両側面電極片６ｂ、７ｂ同志の電気的接続は確実に確保される。
【０００４】
図３（ｃ）及び（ｄ）は側面電極１２に対してプローブピン１５（コンタクトピン）を接触させる状態を示している。即ち、プローブピン１５はその高さ位置が固定されており、水平方向へ進退可能に支持されている。このプローブピン１５をパッケージ２の側面電極１２に当接させる場合には、下方に位置し上向き付勢された４本のスプリングプローブ１６の先端部に底面電極１０が当接するようにパッケージ２をスプリングプローブ１６上に載置して下方へ押し込み、プローブピン１５と側面電極１２が対向する位置関係になったときにプローブピン１５を突出させて側面電極１２と接触させる。しかし、このようにパッケージ２をスプリングプローブ１６のバネ力に抗して押し込みながらプローブピン１５の高さ位置に側面電極１２を正確に位置決めすることは困難であり、プローブと側面電極との間に高さ方向の位置ずれが発生し易い。このため、プローブピン１５の先端を正確に側面電極１２に接触させることは容易でなかった。
【０００５】
更に、複数のセラミックシートを積層して焼き固める場合には、製造ばらつきによって積層ずれが最大０．１ｍｍ程度発生する。即ち、図４（ａ）及び（ｂ）の上部斜視図に示すように第１層のセラミックシート５が第２及び第３層のセラミックシート６、７に対して外側へ０．１ｍｍずれた場合、側面電極１２よりも第１層のセラミックシート５に設けた凹所５ａが突出した状態で一体化される。このような状態にある凹所１１内にプローブピン１５を突出させて側面電極１２と接触させようとしても、図４（ｂ）に示すようにプローブピン１５の先端は突出状態にある第１層のセラミックシートの凹所５ａに突き当たって側面電極１２と接触することができなくなる。特に、上記のようにプローブピン１５と側面電極１２との高さ方向の位置合わせ精度が低いことを考慮すれば、両者の導通を確保することは更に困難となる。
【０００６】
【発明が解決しようとする課題】
本発明は上記に鑑みてなされたものであり、セラミックシート等の絶縁シート部材を複数枚積層して焼き固めた構造のパッケージを備えた表面実装用電子部品において、セラミックシート間に位置ずれがある場合にパッケージ側面に設けた調整用の側面電極に対して調整用のプローブピンを接触することができなくなる事態を有効に防止できる表面実装用電子部品のパッケージを提供することを課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決するため、本発明の請求項１は、セラミックから成る絶縁シート部材を少なくとも２枚積層一体化することによって構成される本体と、該本体の底面に設けられた表面実装用底面電極と、該本体側面に設けた上下方向へ延びる凹所内に配置された側面電極と、を備えた表面実装用電子部品のパッケージにおいて、前記凹所は、少なくとも最下部の第１層の絶縁シート部材と、第２層の絶縁シート部材の側面に夫々設けた小凹所から構成されており、前記側面電極は、少なくとも前記第２層の絶縁シート部材の小凹所内に形成されており、且つ前記第１層の絶縁シート部材の小凹所内には形成されておらず、前記第１層の絶縁シート部材の小凹所は、前記第２層の絶縁シート部材の小凹所よりも幅及び奥行き寸法が大きく構成されていることを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明を図面に示した実施の形態により詳細に説明する。
図１（ａ）は本発明の一実施形態に係る表面実装用電子部品のパッケージ構造を示す全体斜視図、（ｂ）は底部拡大斜視図であり、図２は各絶縁シート部材の平面図である。
この表面実装用電子部品は、例えば圧電発振器等の圧電デバイス２１であり、この圧電デバイス２１は、パッケージ２２内部に図示しない圧電素子、回路素子等を収容した構成を備えている。パッケージ２２は、本体２３と蓋２４とを備え、本体２３は、３枚のセラミックシート（絶縁シート部材）２５、２６、２７を積層して焼き固めた構成を備えており、その上面には凹陥部を有している。
本体２３の凹陥部内に圧電素子、回路素子等の必要部品を収容した状態で蓋２４によってこれを閉止する。
本体２３の底面、即ち第１層のセラミックシート２５の底面には、図示しないプリント基板上の配線パターンに実装するための底面電極（表面実装用底面電極）２８が形成されている。また、本体２３の側面には、上下方向へ延びる凹所３１が形成されている。凹所３１は、第１層〜第３層のセラミックシート２５、２６、２７の各側面の同一位置に夫々形成された小凹所２５ａ、２６ａ、２７ａから構成されている。また、第１層を除いた上側の各セラミックシート２６、２７の各小凹所２６ａ、２７ａの内壁にはパッケージ内部の素子類、ＩＣ等と電気的に接続された側面電極３２が形成されている。側面電極３２は、第２層セラミックシート２６の小凹所２６ａ内に形成された側面電極片２６ｂと、第３層セラミックシート２７の小凹所２７ａ内に形成された側面電極片２７ｂと、から成る。図１（ｂ）にも示すように各側面電極片２６ｂ、２７ｂは、各小凹所２６ａ、２７ａの内壁面のみならず各セラミックシート２６、２７の上面及び下面にまで少しく延在しているので、両側面電極片２６ｂ、２７ｂ同志の電気的接続は確実に確保される。
【０００９】
本発明のパッケージ構造の特徴的な構成は、第１層のセラミックシート２５の小凹所２５ａの形状を、第２及び第３層のセラミックシート２６、２７の小凹所２６ａ、２７ａよりも、大径となるように構成した点にある。即ち、第１層のセラミックシートの小凹所２５ａは、幅及び奥行き寸法がいずれも他の小凹所２６ａ、２７ａよりも所要幅広くなるように構成されているため、第２層及び第３層のセラミックシートの小凹所２６ａ、２７ａの各内壁よりも小凹所２５ａの内壁が奥側に引っ込んだ状態となり段差が形成される。図２にも示すように小凹所２６ａ、２７ａに対する小凹所２５ａの寸法の違いと、側面電極片２６ｂ、２７ｂの有無、という点を除けば、各セラミックシート２５、２６、２７の外輪郭形状は、ほぼ同じである。
【００１０】
次に、小凹所２５ａの径（幅ａ’、奥行き寸法ｂ’）を、セラミックシートを積層する際にシート間に発生する位置ずれ量の最大幅、例えば０．１ｍｍだけ、他の小凹所２６ａ、２７ａの径（幅ａ、奥行き寸法ｂ）よりも大きくすることにより、換言すれば、小凹所２５ａの幅ａ’をａ＋０．２ｍｍとし、奥行き寸法ｂ’をｂ＋０．１ｍｍとすることにより、第２及び第３層のセラミックシート２６、２７と、第１のセラミックシート２５との間に発生する最大位置ずれ量である０．１ｍｍを吸収し得るように構成する。即ち、図１（ｂ）のように各セラミックシート間に位置ずれが発生していない状態において、第２層のセラミックシートの小凹所２６ａの内壁と第１のセラミックシートの小凹所２５ａの内壁との間に予め０．１ｍｍの段差が存在するため、左右、前奥いずれかの方向に位置ずれが発生したとしても、位置ずれ量は最大で０．１ｍｍに留まるため、３枚のセラミックシート間に左右前奥いずれかの方向に位置ずれが発生したとしても、小凹所２５ａの内壁が直上に位置する小凹所２６ａの内壁（側面電極片２６ｂ）を越えて前方、或いは左右方向へ突出する事態が無くなる。
【００１１】
なお、本発明の側面電極３２に対してプローブピン（コンタクトピン）を接触させる方法については、図３（ｃ）及び（ｄ）に示した従来の手順をそのまま流用する。即ち、プローブピンはその高さ位置が固定されており、水平方向へ進退可能に支持されている。このプローブピンをパッケージ２２の側面電極３２に当接させる場合には、下方に位置し上向き付勢された複数本のスプリングプローブの先端部に底面電極が当接するようにパッケージ２２をスプリングプローブ上に載置して下方へ押し込み、プローブピンと側面電極２２が対向する位置関係になったときにプローブピンを突出させて側面電極３２と接触させる。このため、従来と同様に、プローブピンと側面電極３２との間に高さ方向の位置ずれが発生し易い。
【００１２】
本発明においては上述の如く、各セラミックシート間に位置ずれが発生したとしても、第１層のセラミックシートの小凹所２５ａの内壁が、第２及び第３層のセラミックシートの各小凹所２６ａ、２７ａの内壁を越えて前方、或いは左右方向へ突出することがないため、プローブピンが小凹所２５ａの内壁に当接して側面電極３２に接触できなくなるという不具合が無くなる。また、プローブピンを側面電極３２に当接させる際に発生するパッケージの高さ方向位置ずれによって、側面電極３２に対するプローブピンの相対的高さ位置がずれたとしても、小凹所２５ａの内壁が突出して接触の障害となることがないので、プローブピンは側面電極３２を構成するいずれかの側面電極片２６ｂ、２７ｂと確実に接触できることとなる。
【００１３】
なお、設計上の種々の要因によって、小凹所２５ａの寸法拡大範囲を、セラミックシート間に発生する位置ずれの最大値、例えば０．１ｍｍにまで大きく構成することができない場合が想定されるが、このような場合にも少しでも小凹所２５ａを大きく設計すれば、プローブピンの接触不良の発生率を低減することが可能となる。
なお、上記実施形態では、絶縁シート部材を３層積層した構成のパッケージ本体を示したが、これは一例であり、最低２枚の絶縁シート部材を積層した構成のパッケージ本体を備えたパッケージに対して本発明は適用することができる。
上記実施形態においては、表面実装用電子部品として、圧電デバイス（圧電発振器、圧電振動子、ＳＡＷ）を例示したが、本発明はセラミックシート等の絶縁シート部材を積層一体化したパッケージを用いた表面実装用電子部品一般に適用して優れた効果を発揮することができる。
【００１４】
【発明の効果】
以上のように本発明は、セラミックシート等の絶縁シート部材を複数枚積層して焼き固めた構造のパッケージを備えた表面実装用電子部品において、セラミックシート間に位置ずれがある場合にパッケージ側面に設けた調整用の側面電極に対して調整用のプローブピンを接触することができなくなる事態を確実に防止することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施形態に係る表面実装用電子部品のパッケージ構造を示す全体斜視図、（ｂ）は底部要部拡大斜視図。
【図２】各絶縁シート部材の平面図。
【図３】（ａ）及び（ｂ）は、従来の表面実装型電子部品の一例としての圧電デバイスの底部斜視図、及び側面図、（ｃ）及び（ｄ）は側面電極に対してプローブピンを接触させる状態を示す説明図。
【図４】（ａ）及び（ｂ）は従来例の要部の上部斜視図。
【符号の説明】
２１ 圧電デバイス、２２ パッケージ、２３ 本体、２４ 蓋、２５、２６、２７ セラミックシート（絶縁シート部材）、２５ａ、２６ａ、２７ａ 小凹所、２６ｂ、２７ｂ 側面電極片、３１ 凹所、３２ 側面電極。

Claims (1)

1. セラミックから成る絶縁シート部材を少なくとも２枚積層一体化することによって構成される本体と、該本体の底面に設けられた表面実装用底面電極と、該本体側面に設けた上下方向へ延びる凹所内に配置された側面電極と、を備えた表面実装用電子部品のパッケージにおいて、
   前記凹所は、少なくとも最下部の第１層の絶縁シート部材と、第２層の絶縁シート部材の側面に夫々設けた小凹所から構成されており、
   前記側面電極は、少なくとも前記第２層の絶縁シート部材の小凹所内に形成されており、且つ前記第１層の絶縁シート部材の小凹所内には形成されておらず、
   前記第１層の絶縁シート部材の小凹所は、前記第２層の絶縁シート部材の小凹所よりも幅及び奥行き寸法が大きく構成されていることを特徴とする表面実装用電子部品のパッケージ。

Images