CN101573277A - 电子部件存放容器 - Google Patents

电子部件存放容器 Download PDF

Info

Publication number
CN101573277A
CN101573277A CNA2007800490723A CN200780049072A CN101573277A CN 101573277 A CN101573277 A CN 101573277A CN A2007800490723 A CNA2007800490723 A CN A2007800490723A CN 200780049072 A CN200780049072 A CN 200780049072A CN 101573277 A CN101573277 A CN 101573277A
Authority
CN
China
Prior art keywords
electronic component
semiconductor devices
component container
tray
devices tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800490723A
Other languages
English (en)
Inventor
长谷川雄二
安藤幸男
笹村计一
桥场英靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101573277A publication Critical patent/CN101573277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D1/00—Containers having bodies formed in one piece, e.g. by casting metallic material, by moulding plastics, by blowing vitreous material, by throwing ceramic material, by moulding pulped fibrous material, by deep-drawing operations performed on sheet material
    • B65D1/34—Trays or like shallow containers
    • B65D1/36—Trays or like shallow containers with moulded compartments or partitions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D21/00—Nestable, stackable or joinable containers; Containers of variable capacity
    • B65D21/02—Containers specially shaped, or provided with fittings or attachments, to facilitate nesting, stacking, or joining together
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders

Abstract

一种电子部件存放容器(50－2)，该电子部件存放容器(50－2)能够以多个层叠，在所述电子部件存放容器(50－2)的上表面延伸形成有上表面侧壁部(43－2)，在该电子部件存放容器(50－2)上层叠有其它的电子部件存放容器(50－1)时，所述上表面侧壁部(43－2)与从所述其它的电子部件存放容器(50－1)的从下表面延伸形成的凸缘(42－1)相接近，所述上表面侧壁部(43－2)的位于该电子部件存放容器(50－2)的侧端部侧的侧面形成为锥面状，具有与水平面成60度以下的倾斜角度。

Description

电子部件存放容器
技术领域
本发明涉及一种电子部件存放容器，更具体地说，涉及一种为了对半导体器件等的电子部件进行搬运等而对其进行存放的电子部件存放容器。
背景技术
作为在对半导体器件等的电子部件不造成损伤的情况下进行搬运的方法之一，采用将多个电子部件单独存放在盘(tray)中进行搬运的方法。
在图1中示出了现有的半导体器件存放盘。图1的(a)是该盘的俯视图，图1的(b)是在将两个这种盘层叠的状态下的X-X线的剖视图。
参照图1，作为由例如塑料等材料制成的成形件的半导体器件存放盘10呈具有阶梯的形状，并能够在铅垂方向上将多个半导体器件存放盘10进行层叠，详细内容在后面进行描述。在图1所示的例子中，两个半导体器件存放盘10-1及10-2层叠在铅垂方向上。
在半导体器件存放盘10的上表面形成有多个凹状存放部1，在该凹状存放部1的内部存放有半导体器件。
在图2的(a)中放大示出了图1中虚线A所包围的部分，在图2的(b)中放大示出了图1中虚线B所包围的部分。
如图2所示，在半导体器件存放盘10-1的下表面，并在半导体器件存放盘10-1的侧端部的附近形成有凸缘2-1，在半导体器件存放盘10-2的下表面，并在半导体器件存放盘10-2的侧端部的附近形成有凸缘2-2，各凸缘2-1及2-2向下方延伸。所述凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面从铅垂方向向半导体器件存放盘10-1的侧端部倾斜，相对于水平面倾斜大约83度；所述凸缘2-2的位于半导体器件存放盘10-2的中央侧的侧面从铅垂方向向半导体器件存放盘10-2的侧端部倾斜，相对于水平面倾斜大约83度。
另一方面，在半导体器件存放盘10-1的上表面，并在半导体器件存放盘10-1的侧端部的附近形成有盘上表面侧壁部3-1，在半导体器件存放盘10-2的上表面，并在半导体器件存放盘10-2的侧端部的附近形成有盘上表面侧壁部3-2，盘上表面侧壁部3-1及3-2向上方延伸。盘上表面侧壁部3-1构成半导体器件存放盘10-1的位于上表面的最外周侧的凹状存放部1-1的侧壁部，盘上表面侧壁部3-2构成半导体器件存放盘10-2的位于上表面的最外周侧的凹状存放部1-2的侧壁部。此外，在图2所示的例子中，在半导体器件存放盘10-2的凹状存放部1-2内存放有半导体器件4。
与半导体器件存放盘10-2的正上方所层叠的半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面相比，半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面位于半导体器件存放盘10-2的中央侧。
另外，盘上表面侧壁部3-1的位于半导体器件存放盘10-1的侧端部侧的侧面从铅垂方向向半导体器件存放盘10-1的中央侧倾斜，相对于水平面倾斜大约83度；盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面从铅垂方向向半导体器件存放盘10-2的中央侧倾斜，相对于水平面倾斜大约83度。
另外，提出有如下的半导体器件用盘，该半导体器件用盘是具有与封装主体的角落部分进行卡止的卡止部的半导体器件用盘，从所述卡止部呈L字形的卡止面的端部延伸并构成引导容纳部的端部的面，与卡止面的夹角为锐角，该面使引导容纳部的端部后退(参照专利文献1)。
专利文献1：JP特开平6-72478号公报。
发明内容
发明将要解决的课题
如上所述，具有这种结构的半导体器件存放盘10是由塑料等材料制成的成形件，因此有时由于成形时的偏差而产生尺寸公差。因而，在层叠半导体器件存放盘10-1及10-2后，如图2中虚线C及D所示，半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面，与在半导体器件存放盘10-2的正上方层叠的半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面之间，最小会产生大约0.065mm的间隙。
这样，若半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面，与半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面之间所形成的间隙很小，则在使层叠在半导体器件存放盘10-2上的半导体器件存放盘10-1从半导体器件存放盘10-2上分离时，由于半导体器件存放盘10-1的自重，该半导体器件存放盘10-1变为其侧端部侧向下方下垂的形状，结果，在半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面，与半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面之间形成的间隙消失。
于是，如图3中虚线所示，半导体器件存放盘10-1的大致中央部分向上方翘曲。
另外，在半导体器件4的制造过程中，在烘烤(baking)工序等中，在将半导体元件放置在凹状存放部1-1及1-2中的状态下实施加热。若在这样的进行加热的工序后实施冷却，则半导体器件存放盘10-1及10-2收缩，如图3中虚线所示，有时半导体器件存放盘10-1的大致中央部分向上方翘曲。
这样，当半导体器件存放盘10-1的大致中央部分向上方翘曲时，半导体器件存放盘10-1成为嵌入到半导体器件存放盘10-2中的状态。关于这一点，参照图4进行说明。此外，在图4的(a)中放大示出了图3中虚线A所包围的部分，在图4的(b)中放大示出了图3中虚线B所包围的部分。
参照图4，当半导体器件存放盘10-1的大致中央部分向上方翘曲时，在半导体器件存放盘10-2的正上方层叠的半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面，与半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面接触而发生干涉。
具体地说，当由于所述翘曲，半导体器件存放盘10-1的端部向下方翘曲大约1度时，在盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面与凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面之间形成的间隙消失，进而，凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面与盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面发生干涉，干涉量大约0.1毫米。
结果，半导体器件存放盘10-1嵌入到半导体器件存放盘10-2中，半导体器件存放盘10-1的凹状存放部1-1及半导体器件存放盘10-2的凹状存放部1-的2位置精度降低。
特别是，在将半导体器件存放盘10多层层叠时，由于这样的翘曲，位于上方的半导体器件存放盘10从位于下方的半导体器件存放盘10发生位置偏移，各半导体器件存放盘10的凹状存放部1的位置精度降低，在该凹状存放部1内，导致半导体器件4的位置发生偏移。
这样，在凹状存放部1内的半导体器件4的位置偏移，妨碍将半导体器件4存放在凹状存放部1内或者从凹状存放部1内取出半导体器件4。
由此，本发明是鉴于上述的问题而提出的，目的在于提供一种电子部件存放容器，该电子部件存放容器能够以多个层叠来使用，即使在一个电子部件存放容器的正上方层叠的其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲，也能够避免所述其它的电子部件存放容器嵌入到所述一个电子部件存放容器中。
用于解决问题的手段
根据本发明的一个观点，提供一种电子部件存放容器，一种电子部件存放容器，所述电子部件存放容器能够以多个层叠，其特征在于，在所述电子部件存放容器的上表面上延伸形成有上表面侧壁部，在所述电子部件存放容器上层叠有其它的电子部件存放容器时，所述上表面侧壁部接近从所述其它的电子部件存放容器的下表面延伸形成的凸缘，所述上表面侧壁部的位于所述电子部件存放容器的侧端部侧的侧面形成为锥面状，具有与水平面成60度以下的倾斜角度。
在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，所述凸缘的下边部能够在所述电子部件存放容器的所述上表面侧壁部的所述侧面上滑动。
另外，所述凸缘的位于所述其它的半导体器件存放盘的中央侧的侧面形成为锥面状，所述凸缘的所述侧面可以具有与所述电子部件存放容器的所述上表面侧壁部的所述倾斜角度大致相等的倾斜角度。在这种情况下，在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，能够由所述上表面侧壁部的所述侧面支撑所述凸缘的所述侧面。
根据本发明的另外的观点，提供一种电子部件存放容器，一种电子部件存放容器，所述电子部件存放容器能够以多个层叠，其特征在于，在所述电子部件存放容器的上表面上延伸形成有上表面侧壁部，在所述电子部件存放容器上层叠有其它的电子部件存放容器时，上表面侧壁部接近从所述其它的电子部件存放容器的下表面延伸形成的凸缘，所述上表面侧壁部具有位于所述电子部件存放容器的侧端部侧的侧面，所述侧面包括第一面，所述第一面具有与水平面成60度以下的倾斜角度，从所述电子部件存放容器的上表面形成为锥面状。
在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，所述凸缘的下边部能够在所述电子部件存放容器的所述上表面侧壁部的所述侧面中的所述第一面上滑动。
发明的效果
根据本发明，能够提供一种电子部件存放容器，该电子部件存放容器能够以多个层叠来使用，即使在一个电子部件存放容器的正上方层叠的其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲，也能够避免所述其它的电子部件存放容器嵌入到所述一个电子部件存放容器中。
附图说明
图1是表示现有的半导体器件存放盘的图。
图2是放大表示图1中虚线所包围的部分的图。
图3是用于说明图1所示的半导体器件存放盘的问题点的图。
图4是放大表示图3中虚线所包围的部分的图。
图5是表示本发明实施方式的半导体器件存放盘的图。
图6是放大表示图5中虚线所包围的部分的图。
图7是表示图5中所示的半导体器件存放盘产生了翘曲的状态的图。
图8是放大表示图7中虚线所包围的部分的图。
图9是表示图8中虚线C所包围的部分的图。
图10是表示图6及图8所示的半导体器件存放盘的第一变形例的图。
图11是表示图10所示的半导体器件存放盘产生了翘曲的状态的图。
图12是图6及图8所示的半导体器件存放盘的第二变形例的图。
附图标记说明1
40                         半导体器件
41-1、41-2                 状存放部
42-1、42-1’、42-2、42-2’ 凸缘
42-1a                      下边部
43-1、43-2、43-2’         盘上表面侧壁部
43-2a                      侧面部
43-2’b                    第一侧面部
43-2’c                    第二侧面部
50-1、50-1’、50-2、50-2’ 半导体器件存放盘
具体实施方式
参照图5～图12，对本发明的实施方式的半导体器件存放盘进行说明。
在图5中示出了本发明实施方式的半导体器件存放盘50。图5的(a)是该盘50的俯视图，图5的(b)是在将两个该盘50层叠的状态下的X-X线的剖视图。
参照图5，由例如聚苯乙烯(PS)或者聚亚苯基醚(PPE)材料等塑料树脂制成的成形件即半导体器件存放盘50呈具有阶梯的形状，并能够在铅垂方向上将多个半导体器件存放盘50进行层叠，详细内容在后面进行描述。在图5所示的例子中，两个半导体器件存放盘50-1及50-2在铅垂方向上进行层叠。
在半导体器件存放盘50的上表面形成有多个凹状存放部41，在该凹状存放部41的内部存放半导体器件。
在图6的(a)中放大示出了图5中虚线A所包围的部分，在图6的(b)中放大示出了图5中虚线B所包围的部分。
如图6所示，在半导体器件存放盘50-1的下表面，并在半导体器件存放盘50-1的侧端部的附近形成有凸缘42-1，在半导体器件存放盘50-2的下表面，并在半导体器件存放盘50-2的侧端部的附近形成有凸缘42-2，各凸缘42-1及42-2向下方延伸。所述凸缘42-1的位于半导体器件存放盘50-1的中央侧的侧面从铅垂方向向半导体器件存放盘50-1的侧端部倾斜，所述凸缘42-2的位于半导体器件存放盘50-2的中央侧的侧面从铅垂方向向半导体器件存放盘50-2的侧端部倾斜。
另一方面，在半导体器件存放盘50-1的上表面，并在半导体器件存放盘50-1的侧端部的附近形成有盘上表面侧壁部43-1，在半导体器件存放盘50-2的上表面，并在半导体器件存放盘50-2的侧端部的附近形成有盘上表面侧壁部43-2，各盘上表面侧壁部43-1及43-2向上方延伸。盘上表面侧壁部43-1构成位于半导体器件存放盘50-1的上表面的外周侧的凹状存放部41-1的侧壁部，盘上表面侧壁部43-2构成位于半导体器件存放盘50-2的上表面的外周侧的凹状存放部41-2的侧壁部。此外，在图6所示的例子中，在半导体器件存放盘50-2的凹状存放部41-2内存放有半导体器件44。
与在半导体器件存放盘50-2的正上方层叠的半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的侧面相比，半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面位于半导体器件存放盘50-2的中央侧。
盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面从铅垂方向向半导体器件存放盘50-2的中央侧倾斜(呈锥面状)，具有与水平面成大约60度以下的倾斜角度。
如上所述，具有这种结构的半导体器件存放盘50是由聚苯乙烯(PS)或者聚亚苯基(PPE)材料等塑料树脂制成的成形件，因此有时由于成形时的偏差而产生尺寸公差。因而，在层叠半导体器件存放盘50-1及50-2时，如图6中虚线C及D所示，在半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面，与在半导体器件存放盘50-2的正上方层叠的半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的下边部之间，小会产生大约0.065mm的间隙。
这样，若在半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面，与半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的下边部之间形成间隙很小，则在使半导体器件存放盘50-2上所层叠的半导体器件存放盘50-1从半导体器件存放盘50-2上分离时，由于半导体器件存放盘50-1的自重，该半导体器件存放盘50-1呈其侧端部侧向下方下垂的形状，结果，在半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面，与半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的下边部之间所形成的间隙消失。
于是，如图7中虚线所示，半导体器件存放盘10-1的大致中央部分向上方翘曲。
另外，在半导体器件44的制造过程中，在烘烤工序等中，在将半导体元件放置在凹状存放部41-1及41-2中的状态下实施加热。若在实施这样的加热工序后实施冷却，则半导体器件存放盘50-1及50-2收缩，如图7中虚线所示，半导体器件存放盘50-1的大致中央部分向上方翘曲。
但是，在本例的半导体器件存放盘50-2中，盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面从铅垂方向向半导体器件存放盘50-2的中央侧倾斜(呈锥面状)，且具有与水平面成大约60度以下的倾斜角度。因而，即使半导体器件存放盘50-1的大致中央部分向上方翘曲，半导体器件存放盘50-1也不会嵌入到半导体器件存放盘50-2中(参照图4)。
对于这一点参照图8及图9进行说明。在图8的(a)中放大示出了图7中虚线A所包围的部分，在图8的(b)中放大示出了图7中虚线B所包围的部分。在图9中放大示出了图8中虚线C所包围的部分。
参照图8及图9，即使半导体器件存放盘50-1的大致中央部分向上方翘曲，半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的下边部42-1a与半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a接触并发生干涉，如图8及图9中空心箭头所示，半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的下边部42-1a也能够以在具有与水平面成大约60度以下的倾斜角度的、半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a上滑动的方式脱离。
如图9中点划线所示，在图1～图4所示的现有的半导体器件存放盘10-1中，盘上表面侧壁部3-2(对应于盘上表面侧壁部43-2)的位于半导体器件存放盘10-2(对应于半导体器件存放盘50-2)的侧端部侧的侧面相对于水平面倾斜大约83度，因此，如上述那样，半导体器件存放盘10-1的凸缘2-1的位于半导体器件存放盘10-1的中央侧的侧面与半导体器件存放盘10-2的盘上表面侧壁部3-2的位于半导体器件存放盘10-2的侧端部侧的侧面发生干涉，干涉量大约0.1毫米。
另一方面，在本例的半导体器件存放盘50-2中，盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a相对于水平面的倾斜角度设定在大约60度以下。
本发明的发明者从模拟实验中得知，当使盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a相对于水平面的倾斜角度大于大约60度时，凸缘42-1的位于半导体器件存放盘50-1的中央侧的曲线状的下边部42-1a与盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a接触并发生干涉。
因而，即使半导体器件存放盘50-1的大致中央部分向上方翘曲，半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的曲线状的下边部42-1a接触半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a，如图9中空心箭头所示，凸缘42-1的所述下边部42-1a也以在盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a上滑动的方式脱离。
由此，半导体器件存放盘50-1不会嵌入到半导体器件存放盘50-2中(参照图4)，能够防止半导体器件存放盘50-1的凹状存放部41-1及半导体器件存放盘50-2的凹状存放部41-2的位置精度降低。
另外，即使半导体器件存放盘50进行多层层叠，也能够防止由于这样的翘曲，位于上方的半导体器件存放盘50从位于下方的半导体器件存放盘50发生位置偏移，从而能够防止各半导体器件存放盘50的凹状存放部51的位置精度降低。由此，能够避免凹状存放部51内的半导体器件44的位置偏移。
但是，在上述的例子中，如图6及图8所示，半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的侧面从铅垂方向向半导体器件存放盘50-1的侧端部倾斜，半导体装置存放盘50-2的凸缘42-2的位于半导体器件存放盘50-2的中央侧的侧面从铅垂方向向半导体器件存放盘50-2的侧端部倾斜，但对它们的倾斜角度未特别限制。
因而，可以是例如图10所示的方式。此处，在图10中示出了将图6所示的半导体器件存放盘50-1的变形例的半导体器件存放盘50-1’层叠在图6所示的半导体器件存放盘50-2上的状态。图10的(a)与图6的(a)对应，图10的(b)与图6的(b)对应。此外，在图10中，与图6所示的位置相同的位置标注相同的附图标记，并省略其说明。
在图9所示的半导体器件存放盘50-1’中，在其下表面，并在半导体器件存放盘50-1’的侧端部的附近形成有凸缘42-1’，该凸缘42-1’向下方延伸。
所述凸缘42-1’的位于半导体器件存放盘50-1’的中央侧的侧面从铅垂方向向半导体器件存放盘50-1’的侧端部倾斜(呈锥面状)，相对于水平面的倾斜角度与半导体器件存放盘50-2的盘上表面侧壁部43-2的倾斜角度大致相等，在大约60度以下。
图11示出了在具有这种结构的半导体器件存放盘50-1’中，半导体器件存放盘50-1’的大致中央部分向上方翘曲的状态。图11的(a)与图10的(a)对应，图11的(b)与图10的(b)对应。
由于凸缘42-1’的位于半导体器件存放盘50-1’的中央侧的侧面相对于水平面的倾斜角度，与盘上表面侧壁部43-2的倾斜角度大致相等，在大约60度以下，因此如图11中虚线所示，即使半导体器件存放盘50-1’的大致中央部分向上方翘曲，也由盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a’支撑凸缘42-1’的位于半导体器件存放盘50-1’的中央侧的侧面42-1a’。
因而，半导体器件存放盘50-1’及50-2彼此间产生图11中箭头所示那样的滑动，半导体器件存放盘50-1’不会嵌入到半导体器件存放盘50-2中(参照图4)，从而能够防止半导体器件存放盘50-1’的凹状存放部41-1及半导体器件存放盘50-2的凹状存放部41-2的位置精度降低。
由于由盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a支撑凸缘42-1’的位于半导体器件存放盘50-1’的中央侧的侧面42-1’a，因此能够防止在半导体器件存放盘50-1’及50-2之间发生横向的位置偏移。
因而，即使半导体器件存放盘50进行多层层叠，也能够防止由于这样的翘曲，位于上方的半导体器件存放盘50从位于下方的半导体器件存放盘50发生位置偏移，能够防止各半导体器件存放盘50的凹状存放部51的位置精度降低。由此，能够避免凹状存放部5 1内的半导体器件44的位置偏移。
因此，不需要用于防止凹状存放部51内的半导体器件44的位置偏移的特别的装置，能够使对半导体器件存放盘50中的半导体器件44进行插拔的机构简单化。
另外，与图6及图8所示的例子相比，半导体器件存放盘50-1’的凸缘42-1’的位于半导体器件存放盘50-1’的中央侧的侧面42-1’a的倾斜角度设定为60度以下，由此，半导体器件存放盘50-1’的凸缘42-1’的宽度变大，半导体器件存放盘50-1’的刚性提高。由此，能够缓解半导体器件存放盘50-1’的大致中央部分向上方翘曲。
但是，在图6及图8所示的例子中，盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面43-2a形成为平坦面(参照图9)，所述平坦面在任一位置都具有相同的与水平面成大约60度以下的倾斜角度，但本发明不限定于上述的例子，也可以是图12所示的形态。
图12示出将图6所示的半导体器件存放盘50-1层叠在图6所示的半导体器件存放盘50-2的变形例的半导体器件存放盘50-2’之上的状态，图12的(a)与图6的(a)对应，图12的(b)放大示出了图12的(a)中虚线所包围的部分。此外，在图12中，与图6所示的位置相同的位置标注相同的附图标记，并省略其说明。
在图12所示的例子中，在半导体器件存放盘50-2’的上表面，并在半导体器件存放盘50-2’的侧端部的附近形成有盘上表面侧壁部43-2’，该盘上表面侧壁部43-2’向上方延伸。
盘上表面侧壁部43-2’的位于半导体器件存放盘50-2’的侧端部侧的侧面具有第一侧面部43-2’b和第二侧面部43-2’c，所述第一侧面部43-2’b是从所述半导体器件存放盘50-2’的上表面以大约60度以下的倾斜角度向斜上方延伸而形成的，所述第二侧面部43-2’c是相对于所述第一侧面部43-2’b以规定的角度α向斜上方延伸而形成的。即，第二侧面部43-2’c是从第一侧面部43-2’b延伸而形成的，相对于作为水平面的所述半导体器件存放盘50-2’的上表面，具有与第一侧面部43-2’b的倾斜角度(60度以下)不同的倾斜角度。
因而，即使半导体器件存放盘50-1的大致中央部分向上方翘曲，半导体器件存放盘50-1的凸缘42-1的位于半导体器件存放盘50-1的中央侧的曲线状的下边部42-1a接触半导体器件存放盘50-2的盘上表面侧壁部43-2的位于半导体器件存放盘50-2的侧端部侧的侧面的第一侧面部43-2b’，由于第一侧面部43-2’b以与水平面成大约60度以下的倾斜角度向斜上方倾斜，所以如图12中箭头所示，凸缘42-1的所述下边部42-1a以在盘上表面侧壁部43-2的第一侧面部43-2’b上滑动的方式脱离。
由此，半导体器件存放盘50-1不会嵌入到半导体器件存放盘50-2中(参照图4)，能够防止半导体器件存放盘50-1的凹状存放部41-1及半导体器件存放盘50-2的凹状存放部41-2的位置精度降低。
此外，凸缘42-1的所述下边部42-1a在盘上表面侧壁部43-2的第一侧面部43-2’b上滑动，不会在第二侧面部43-2’c上进一步滑动。
另外，在图12所示的例子中，盘上表面侧壁部43-2’的位于半导体器件存放盘50-2’的侧端部侧的侧面由第一侧面部43-2’b和第二侧面部43-2’c两个面构成，但盘上表面侧壁部43-2’的位于半导体器件存放盘50-2’的侧端部侧的侧面可以由多于二个面的多个面构成。
总之，只要在盘上表面侧壁部43-2’的位于半导体器件存放盘50-2’的侧端部侧的侧面中，设定有从所述半导体器件存放盘50-2’的上表面以大约60度以下的倾斜角度向斜上方延伸而形成的部分(第一侧面部43-2’b)，就不对盘上表面侧壁部43-2’的位于半导体器件存放盘50-2’的侧端部侧的侧面的形状进行特别限制。
以上，对本发明的实施方式进行了详细说明，但本发明不限定于特定的实施方式，能够在权利要求所记载的本发明的构思范围内，进行各种变形及变更。
例如，在上述的说明中，以用于存放半导体器件的半导体存放盘为例进行了说明，但本发明的电子部件存放容器也能够适用于存放半导体器件以外的电子部件的容器。
产业上的可利用性
本发明能够适用于为了搬运半导体器件等的电子部件而对其进行存放的电子部件存放容器。

Claims (11)

1.一种电子部件存放容器，所述电子部件存放容器能够以多个层叠，其特征在于，
在所述电子部件存放容器的上表面上延伸形成有上表面侧壁部，在所述电子部件存放容器上层叠有其它的电子部件存放容器时，所述上表面侧壁部接近从所述其它的电子部件存放容器的下表面延伸形成的凸缘，
所述上表面侧壁部的位于所述电子部件存放容器的侧端部侧的侧面形成为锥面状，具有与水平面成60度以下的倾斜角度。
2.如权利要求1所述的电子部件存放容器，其特征在于，
所述上表面侧壁部构成所述电子部件存放容器的位于所述上表面的最外周侧的凹状存放部的侧壁部。
3.如权利要求1或2所述的电子部件存放容器，其特征在于，
在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，
所述凸缘的下边部在所述电子部件存放容器的所述上表面侧壁部的所述侧面上滑动。
4.如权利要求1～3中任一项所述的电子部件存放容器，其特征在于，
所述上表面侧壁部的所述侧面的任一位置都具有与所述水平面成60度以下的倾斜角度。
5.如权利要求1或2所述的电子部件存放容器，其特征在于，
所述凸缘的位于所述其它的半导体器件存放盘的中央侧的侧面形成为锥面状，
所述凸缘的所述侧面具有与所述电子部件存放容器的所述上表面侧壁部的所述倾斜角度大致相等的倾斜角度。
6.权利要求5所述的电子部件存放容器，其特征在于，
在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，
由所述上表面侧壁部的所述侧面支撑所述凸缘的所述侧面。
7.一种电子部件存放容器，所述电子部件存放容器能够以多个层叠，其特征在于，
在所述电子部件存放容器的上表面上延伸形成有上表面侧壁部，在所述电子部件存放容器上层叠有其它的电子部件存放容器时，上表面侧壁部接近从所述其它的电子部件存放容器的下表面延伸形成的凸缘，
所述上表面侧壁部具有位于所述电子部件存放容器的侧端部侧的侧面，
所述侧面包括第一面，所述第一面具有与水平面成60度以下的倾斜角度，从所述电子部件存放容器的上表面形成为锥面状。
8.如权利要求7所述的电子部件存放容器，其特征在于，
所述上表面侧壁部的所述侧面具有从所述第一面延伸形成的第二面，所述第二面相对于所述水平面具有与所述第一面的所述倾斜角度不同的角度。
9.如权利要求7或8所述的电子部件存放容器，其特征在于，
在所述其它的电子部件存放容器中，所述其它的电子部件存放容器的大致中央部分向上方翘曲时，
所述凸缘的下边部在所述电子部件存放容器的所述上表面侧壁部的所述侧面中的所述第一面上滑动。
10.如权利要求2～9中任一项所述的电子部件存放容器，其特征在于，
所述电子部件存放在所述凹状存放部中。
11.如权利要求1～10中任一项所述的电子部件存放容器，其特征在于，
该电子部件存放容器由塑料树脂制成。
CNA2007800490723A 2007-03-16 2007-03-16 电子部件存放容器 Pending CN101573277A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/055435 WO2008114366A1 (ja) 2007-03-16 2007-03-16 電子部品収納容器

Publications (1)

Publication Number Publication Date
CN101573277A true CN101573277A (zh) 2009-11-04

Family

ID=39765488

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800490723A Pending CN101573277A (zh) 2007-03-16 2007-03-16 电子部件存放容器

Country Status (5)

Country Link
US (1) US20090236261A1 (zh)
JP (1) JP4832568B2 (zh)
KR (1) KR20090092302A (zh)
CN (1) CN101573277A (zh)
WO (1) WO2008114366A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102985341A (zh) * 2010-05-06 2013-03-20 神农电气产业株式会社 半导体集成电路用托盘
CN110239811A (zh) * 2018-03-07 2019-09-17 奥特斯科技(重庆)有限公司 用于处理载板件的托盘装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI681914B (zh) * 2019-03-28 2020-01-11 日商東京威爾斯股份有限公司 電子零件收納裝置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5492223A (en) * 1994-02-04 1996-02-20 Motorola, Inc. Interlocking and invertible semiconductor device tray and test contactor mating thereto
JPH07242244A (ja) * 1994-03-07 1995-09-19 Sanko Co Ltd 運搬用容器
JPH07277388A (ja) * 1994-04-06 1995-10-24 Sony Corp 半導体装置用収納トレー
US5418692A (en) * 1994-08-22 1995-05-23 Shinon Denkisangyo Kabushiki-Kaisha Tray for semiconductor devices
US5481438A (en) * 1994-09-06 1996-01-02 Shinon Denkisangyo Kabushiki Kaisha Tray for semiconductor devices
JP3771084B2 (ja) * 1999-04-30 2006-04-26 Ｎｅｃエレクトロニクス株式会社 半導体集積回路装置用トレイ
JP2001028391A (ja) * 1999-07-14 2001-01-30 Denki Kagaku Kogyo Kk 半導体集積回路装置格納用トレー
JP2002002871A (ja) * 2000-04-20 2002-01-09 Hitachi Ltd 半導体装置の製造方法およびそれに用いられるトレイ
JP2002019832A (ja) * 2000-07-11 2002-01-23 Oki Electric Ind Co Ltd エンボスキャリアテープ
JP2003261193A (ja) * 2002-03-01 2003-09-16 Mitsubishi Electric Corp Ｉｃ包装材保護用専用フタおよびｉｃ包装材の梱包装置
US6914771B2 (en) * 2002-05-29 2005-07-05 Hirokazu Ono Tray for electronic components
JP2004155443A (ja) * 2002-11-05 2004-06-03 Shinon Denki Sangyo Kk 半導体集積回路用トレー
US6868970B2 (en) * 2003-04-16 2005-03-22 Illinois Tool Works Inc. Stackable tray for integrated circuits with corner support elements and lateral support elements forming matrix tray capture system
JP4540308B2 (ja) * 2003-06-13 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の搬送方法
US7410060B2 (en) * 2004-06-02 2008-08-12 Illinois Tool Works Inc. Stackable tray for integrated circuit chips
JP4429823B2 (ja) * 2004-06-28 2010-03-10 富士通株式会社 半導体装置用トレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102985341A (zh) * 2010-05-06 2013-03-20 神农电气产业株式会社 半导体集成电路用托盘
CN102985341B (zh) * 2010-05-06 2015-03-04 神农电气产业株式会社 半导体集成电路用托盘
CN110239811A (zh) * 2018-03-07 2019-09-17 奥特斯科技(重庆)有限公司 用于处理载板件的托盘装置

Also Published As

Publication number Publication date
WO2008114366A1 (ja) 2008-09-25
JPWO2008114366A1 (ja) 2010-06-24
JP4832568B2 (ja) 2011-12-07
KR20090092302A (ko) 2009-08-31
US20090236261A1 (en) 2009-09-24

Similar Documents

Publication Publication Date Title
CN101573277A (zh) 电子部件存放容器
CN204624114U (zh) 托盘
WO2003008303A1 (en) Tray for semiconductors
JP2009023699A (ja) 搬送トレイ
JP4106225B2 (ja) 電子部品等の収納トレー
CN106169438B (zh) 半导体芯片托盘
KR101445601B1 (ko) 반도체 칩 트레이 제조장치 및 그 제조방법
JP2001278238A (ja) 電子部品収納用トレイ
JP6931302B2 (ja) 板状部材収容容器
JP2013049466A (ja) 収納用トレー
KR100364843B1 (ko) 반도체 패키지 운송용 트레이의 트레이월 구조
KR102405771B1 (ko) 휴대폰금속테두리 기초제품 및 그 제조 방법
JP5609548B2 (ja) 半導体チップトレイ及び半導体チップの搬送方法
CN203910772U (zh) 晶圆承盘结构
JPS62197Y2 (zh)
CN202189819U (zh) 一种太阳能硅片存放盘
KR200157451Y1 (ko) 반도체 칩 저장용 트레이
KR101770462B1 (ko) 반도체 칩 트레이
KR101770461B1 (ko) 반도체 칩 트레이
KR102034605B1 (ko) 인몰드 사출용 제품의 제조방법
JP3286504B2 (ja) 無機質成形板の養生方法
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
CN114005796A (zh) 一种球栅阵列封装集成电路托盘
CN204927258U (zh) 晶圆承盘结构
JPS5840993Y2 (ja) プレスにおける材料の案内装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20091104

C20 Patent right or utility model deemed to be abandoned or is abandoned