CN114005796A - 一种球栅阵列封装集成电路托盘 - Google Patents

一种球栅阵列封装集成电路托盘 Download PDF

Info

Publication number
CN114005796A
CN114005796A CN202110674901.9A CN202110674901A CN114005796A CN 114005796 A CN114005796 A CN 114005796A CN 202110674901 A CN202110674901 A CN 202110674901A CN 114005796 A CN114005796 A CN 114005796A
Authority
CN
China
Prior art keywords
tray
supporting surface
positioning
pocket
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110674901.9A
Other languages
English (en)
Inventor
徐彦平
马路平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianshui Huatian Integrated Circuit Packaging Material Co ltd
Original Assignee
Tianshui Huatian Integrated Circuit Packaging Material Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianshui Huatian Integrated Circuit Packaging Material Co ltd filed Critical Tianshui Huatian Integrated Circuit Packaging Material Co ltd
Priority to CN202110674901.9A priority Critical patent/CN114005796A/zh
Publication of CN114005796A publication Critical patent/CN114005796A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13021Disposition the bump connector being disposed in a recess of the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明属于集成电路领域,公开了一种球栅阵列封装集成电路托盘,包括托盘本体;托盘本体上开设若干口袋,各口袋均包括中间面、正面结构和背面结构;正面结构包括正面支撑面,正面支撑面上开设正面口袋孔,正面支撑面的表面设置若干条状正面定位块,界定面由正面支撑面延伸至中间面;各正面支撑面的侧面上均开设正面导向面和正面定位面;背面结构包括背面支撑面,背面支撑面上开设背面口袋孔,背面支撑面的表面设置若干背面定位块,背面口袋孔的内壁延伸至中间面,各背面定位块的侧面上均开设背面导向面和背面定位面;各口袋的若干条状正面定位块之间的间隙能够容纳若干背面定位块。避免BGA集成电路在测试、运输、使用过程中,锡球被碰伤、脱落和沾污。

Description

一种球栅阵列封装集成电路托盘
技术领域
本发明属于集成电路包装材料领域,涉及一种球栅阵列封装集成电路包装托盘。
背景技术
球栅阵列封装(Ball Grid Array,以下简称BGA)技术为应用在表面贴装集成电路上的高密度封装技术,是CPU等高密度、高性能、多引脚集成电路的最佳封装形式之一。BGA封装能提供比其他如双列直插封装或四侧引脚扁平封装能容纳更多的引脚,整个装置的底部表面全可用于布置引脚,具有导线长度短、寄生参数小、运行频率高、能耗低等特点。
BGA封装技术是从针栅阵列改良而来,封装时将某个表面以格状排列的方式覆满(或部分覆满)锡球,锡球作为引脚连通集成电路和印刷电路板之间的电信号。其结构特点是锡球在基板上凸起排列形成阵列,阵列内部锡球间隙容易卡入异物;边缘和四角排布的锡球因没有周边锡球的保护容易碰伤或脱落。
托盘作为BGA集成电路的装载工具时,锡球与托盘的口袋底部表面直接接触,在测试、运输、使用过程中极易被碰伤、脱落和沾污,导致电路损坏。
发明内容
本发明的目的在于克服上述现有技术中,托盘作为BGA集成电路的装载工具时,锡球与托盘的口袋底部表面直接接触,在测试、运输、使用过程中极易被碰伤、脱落和沾污,导致电路损坏的缺点,提供一种球栅阵列封装集成电路托盘。
为达到上述目的,本发明采用以下技术方案予以实现:
一种球栅阵列封装集成电路托盘,包括托盘本体;托盘本体上开设若干口袋,各口袋均包括中间面、正面结构和背面结构;正面结构包括正面支撑面,正面支撑面上开设正面口袋孔,正面支撑面的表面设置若干条状正面定位块,正面口袋孔的内壁面由正面支撑面延伸至中间面;各正面支撑面靠近正面口袋孔的侧面上均开设依次连接的正面导向面和正面定位面;正面导向面的斜度大于正面定位面,正面定位面与正面支撑面连接;背面结构包括背面支撑面,背面支撑面上开设背面口袋孔,背面支撑面的表面设置若干背面定位块,背面口袋孔的内壁面由背面支撑面延伸至中间面,中间面上开设通孔,各背面定位块靠近背面口袋孔的侧面上均开设依次连接的背面导向面和背面定位面,背面导向面的斜度大于背面定位面,背面定位面与背面支撑面连接;各口袋的若干条状正面定位块之间的间隙能够容纳若干背面定位块;正面口袋孔与背面口袋孔连通。
本发明进一步的改进在于:
所述托盘本体上开设的若干口袋矩阵式排列。
所述正面定位面与正面支撑面之间的夹角为5°~7°,背面定位面与背面支撑面之间的夹角为5°~7°。
所述正面导向面与正面支撑面之间的夹角为20°~25°,背面导向面与背面支撑面之间的夹角为20°~25°。
当装载球栅阵列封装集成电路本体时,球栅阵列封装集成电路本体与正面定位面的间隙G满足如下约束:0.1mm<G<0.4mm且G<B<f;
其中,B为正面支撑面的边缘至正面口袋孔边缘的距离;f为球栅阵列封装集成电路本体的边缘距离锡球的边缘的距离。
所述正面支撑面上开设若干十字状镂空孔,背面支撑面上开设若干条状镂空孔。
所述若干口袋中相邻口袋的正面支撑面上距离最近的条状正面定位块一体成型。
所述若干口袋中相邻口袋的背面支撑面上距离最近的背面定位块一体成型。
所述正面支撑面和背面支撑面均为正方形支撑面,条状正面定位块和背面定位块均设置四个,四个条状正面定位块分别位于正面支撑面的表面四周,四个背面定位块分别位于背面支撑面的表面四角。
与现有技术相比,本发明具有以下有益效果:
本发明球栅阵列封装集成电路托盘,通过在托盘本体上开设若干口袋,每个口袋的正面结构中若干条状正面定位块在正面支撑面凸起,正面支撑面中间开正面口袋孔,正面口袋孔的内壁由正面支撑面延伸至中间面,背面结构中若干背面定位块在背面支撑面凸起,背面支撑面中间开背面口袋孔,背面口袋的内壁延伸至中间面形成通孔,同时,各口袋的若干条状正面定位块之间的间隙能够容纳若干背面定位块,在使用时需堆叠使用,堆叠后相邻两片托盘的口袋的正面结构和背面结构共同组成容纳球栅阵列集成电路的结构,正面口袋孔与背面口袋孔采用两段式结构交汇于中间面,形成一个四边形的通孔减轻托盘重量,更进一步防止因大体积材料在注塑后,因收缩而影响特征尺寸的精度。还能使产品成型过程中的分模缺陷和毛刺集中在中间面,避开装载区域而不影响托盘功能。具体的,一个口袋的正面支撑面和另一个口袋的背面支撑面共同限定球栅阵列封装集成电路本体的厚度方向位移,条状正面定位块与十字状背面定位块相互嵌套对球栅阵列封装集成电路本体四周进行限位和保护。通过设置口中的限位、支撑结构避开锡球,克服现有托盘口袋底面与锡球直接接触的缺点,避免球栅阵列封装集成电路在测试、运输、使用过程中,锡球被碰伤、脱落和沾污。采用球栅阵列封装集成电路的锡球一侧即球栅阵列封装集成电路底部与托盘实现边定位,球栅阵列封装集成电路顶部一侧与托盘实现角定位的方式,防止球栅阵列封装集成电路在放入和取出托盘过程中因定位不准时,边缘和四角排布的锡球单个或少数几个接触托盘而导致受力破坏。
进一步地,正面定位面与正面支撑面之间的夹角为5°~7°,背面定位面与背面支撑面之间的夹角为5°~7°,便于脱模。
进一步地,正面导向面与正面支撑面之间的夹角为20°~25°,背面导向面与背面支撑面之间的夹角为20°~25°,实现球栅阵列封装集成电路对准放置,提高“拾取”和“放入”球栅阵列封装集成电路的效率。
进一步的,当装载球栅阵列封装集成电路本体时,球栅阵列封装集成电路本体与正面定位面的间隙G满足如下约束:0.1mm<G<0.4mm且G<B<f;其中,B为正面支撑面的边缘至正面口袋孔的长度;f为球栅阵列封装集成电路本体的边缘距离锡球的边缘的距离保证球栅阵列封装集成电路在托盘口袋中晃动至最大位移时锡球悬空,防止锡球被碰伤、脱落和沾污。
进一步地,正面支撑面上开设若干十字状镂空孔,背面支撑面上开设若干条状镂空孔,使托盘整体造型厚度趋于一个均匀的水平,改善托盘翘曲并减轻重量。
附图说明
图1为球栅阵列封装集成电路结构示意图;
图2为球栅阵列封装集成电路主视图;
图3为球栅阵列封装集成电路俯视图;
图4为本发明的球栅阵列封装集成电路托盘的正面结构示意图;
图5为本发明的图4中M处的放大图;
图6为本发明的球栅阵列封装集成电路托盘的背面结构示意图;
图7为本发明的图6中N处的放大图;
图8为本发明的托盘堆叠使用时的截面图;
图9为本发明的托盘单个口袋的截面图;
图10为本发明的托盘本体正面的镂空孔的主视图;
图11为本发明的托盘本体正面的镂空孔的结构示意图;
图12为本发明的托盘本体背面的镂空孔的主视图;
图13为本发明的托盘本体背面的镂空孔的结构示意图;
图14为球栅阵列封装集成电路的尺寸示意图;
图15为本发明的托盘装载使用时口袋的截面尺寸图。
其中:1-焊球;2-球栅阵列封装集成电路本体;3-球栅阵列封装集成电路底部;4-球栅阵列封装集成电路顶部;5-托盘本体;6-托盘口袋;7-条状正面定位块;8-正面支撑面;9-正面口袋孔;10-界定面;11-中间面;12-正面定位面;13-正面导向面;14-背面定位块;15-背面支撑面;16-背面口袋孔;17-背面定位面;18-背面导向面;19-十字状镂空孔;20-条状镂空孔。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述:
参见图1至图3,示出了球栅阵列封装集成电路的结构,球栅阵列封装集成电路包括球栅阵列封装集成电路本体2,球栅阵列封装集成电路本体2上阵列式的排列设置若干锡球1,且锡球1位于球栅阵列封装集成电路底部3上,球栅阵列封装集成电路顶部4为塑封料平面。
参见图4至图7,本发明实施例中,提供一种球栅阵列封装集成电路托盘,托盘口袋中的限位、支撑结构避开BGA集成电路上的锡球,克服现有托盘口袋底面与集成电路锡球直接接触的缺点,避免BGA集成电路在测试、运输、使用过程中,锡球被碰伤、脱落和沾污。采用集成电路锡球一侧与托盘实现边定位,塑封体一侧与托盘实现角定位的方式,防止BGA集成电路在放入和取出托盘过程中因定位不准时,边缘和四角排布的锡球单个或少数几个接触托盘受力破坏。
具体的,该球栅阵列封装集成电路托盘包括托盘本体5;托盘本体5上开设若干口袋6,各口袋6均包括中间面11、正面结构和背面结构。
正面结构包括正面支撑面8,正面支撑面8上开设正面口袋孔9,正面支撑面8的表面设置若干条状正面定位块7,正面口袋孔9的内壁面作为界定面10,由正面支撑面8延伸至中间面11;各正面支撑面8靠近正面口袋孔9的侧面上均开设依次连接的正面导向面13和正面定位面12;正面导向面13的斜度大于正面定位面12,正面定位面12与正面支撑面8连接。
其中,在装载球栅阵列封装集成电路本体2时,正面口袋孔9的内壁作为锡球1的界定面10,用于界定锡球1的空间位置,使锡球1与托盘不接触。
背面结构包括背面支撑面15,背面支撑面15上开设背面口袋孔16,背面支撑面15的表面设置若干背面定位块14,背面口袋孔16的内壁面由背面支撑面15延伸至中间面11,中间面11上开设通孔,各背面定位块14靠近背面口袋孔16的侧面上均开设依次连接的背面导向面18和背面定位面17,背面导向面18的斜度大于背面定位面17,背面定位面17与背面支撑面15连接;各口袋6的若干条状正面定位块7之间的间隙能够容纳若干背面定位块14。
正面口袋孔9与背面口袋孔16采用两段式结构交汇于中间面11形成一个通孔,目的在于减轻托盘重量,防止收缩影响特征尺寸的精度,同时使分模缺陷和毛刺集中在中间面11而避开装载区域。
参见图8至图9,本发明球栅阵列封装集成电路托盘需堆叠使用。托盘本体5相互堆叠后,相邻两片托盘的口袋6的正面结构和背面结构共同组成型腔,容纳球栅阵列封装集成电路。其中一个口袋6的正面支撑面8和另一个口袋6的背面支撑面15共同限定球栅阵列封装集成电路的厚度方向位移。一个口袋6的正面定位面12和另一个口袋6的背面定位面17共同限定球栅阵列封装集成电路的长度和宽度方向位移。界定面10通过适当设计可避开锡球1,防止其碰撞和沾污。
托盘本体5相互堆叠后,相邻两片托盘的条状正面定位块7与十字状背面定位块14相互嵌套对集成电路本体2四周进行限位和保护。
参见图10至图11,本发明球栅阵列封装集成电路托盘,在正面装载使用时,在“装入”和“取出”过程中,锡球1正对托盘本体5,球栅阵列封装集成电路本体2与条状正面定位块7相互接触起到限位作用,限位过程边缘线接触,避开四角最外侧的锡球1起到保护作用。
参见图12至图13,本发明球栅阵列封装集成电路托盘,在背面装载使用时,在“装入”和“取出”过程中,锡球1远离托盘本体5,球栅阵列封装集成电路本体2与十字状背面定位块14相互接触起到限位作用。
本发明球栅阵列封装集成电路托盘,通过在托盘本体5上开设若干口袋6,每个口袋6的正面结构由若干条状正面定位块7在正面支撑面8凸起,正面支撑面8中间开正面口袋孔9,正面口袋孔9的内壁由正面支撑面延伸至中间面。背面结构由若干背面定位块14在背面支撑面15凸起,背面支撑面15中间开背面口袋孔16,背面口袋,16的内壁延伸至中间面11形成通孔,同时,各口袋6的若干条状正面定位块7之间的间隙能够容纳若干背面定位块14,在使用时需堆叠使用,堆叠后相邻两片托盘的口袋6的正面结构和背面结构共同组成容纳球栅阵列集成电路的结构,正面口袋孔9与背面口袋孔16采用两段式结构交汇于中间面11,形成一个四边形的通孔减轻托盘重量,更进一步防止因大体积材料在注塑后,因收缩而影响特征尺寸的精度。还能使产品成型过程中的分模缺陷和毛刺集中在中间面11,避开装载区域而不影响托盘功能。具体的,一个口袋6的正面支撑面8和另一个口袋6的背面支撑面15共同限定球栅阵列封装集成电路本体2的厚度方向位移,条状正面定位块7与十字状背面定位块14相互嵌套对球栅阵列封装集成电路本体2四周进行限位和保护。通过设置口袋6中的限位、支撑结构避开锡球1,克服现有托盘口袋底面与锡球1直接接触的缺点,避免球栅阵列封装集成电路在测试、运输、使用过程中,锡球1被碰伤、脱落和沾污。采用球栅阵列封装集成电路的锡球1一侧即球栅阵列封装集成电路底部3与托盘实现边定位,球栅阵列封装集成电路顶部4一侧与托盘实现角定位的方式,防止球栅阵列封装集成电路在放入和取出托盘过程中因定位不准时,边缘和四角排布的锡球1单个或少数几个接触托盘而导致受力破坏。
优选的,本发明再一实施例中,所述托盘本体5上开设的若干口袋6采用规则的矩阵式排列,实现最大容纳目的。
优选的,本发明再一实施例中,所述托盘的正面定位面12与正面支撑面8之间的夹角为5°~7°,背面定位面17与背面支撑面15之间的夹角为5°~7°,该角度方便注塑成型,便于制作。
优选的,本发明再一实施例中,所述托盘的正面导向面13与正面支撑面8之间的夹角为20°~25°,背面导向面18与背面支撑面15之间的夹角为20°~25°。可有效降低自动化生产线上“拾取”和“放入”球栅阵列封装集成电路的对准难度,提高生产效率,夹角过大或过小易出现因对位不准造成的球栅阵列封装集成电路的“放入”失败现象,失去导向的作用。
优选的,本发明再一实施例中,当装载球栅阵列封装集成电路本体2时,球栅阵列封装集成电路本体2与正面定位面12的间隙G满足如下约束:0.1mm<G<0.4mm且G<B<f;其中,B为正面支撑面8的边缘至正面口袋孔9的长度;f为球栅阵列封装集成电路本体2的边缘距离锡球1的边缘的距离。
参见图14和图15,具体的,设球栅阵列封装集成电路本体2的长度或宽度为D,球栅阵列封装集成电路本体2的边缘距离锡球1边缘的距离为f,托盘口袋6中相对的正面定位面12之间的距离为L,装载条件下球栅阵列封装集成电路本体22和正面定位面12的间隙为G,正面支撑面8的宽度即正面支撑面8的边缘至正面口袋孔9的长度为B。
设计时根据集成电路外形尺寸D和f值适当选取L,应使正面支撑面8的宽度B和装载条件下球栅阵列封装集成电路本体2与正面定位面12的间隙G满足如下约束条件:0.1mm<G<0.4mm,其中0.1mm是保证球栅阵列封装集成电路顺利取出的最小间隙,0.4mm是设计规范要求的最大间隙;G<B<f;以此来保证球栅阵列封装集成电路本体2在口袋6中晃动至最大位移时,实现球栅阵列封装集成电路上锡球1的悬空容纳,更有效的保护球栅阵列封装集成电路的锡球1在测试、使用、运输过程中不受损伤,解决了锡球1被碰伤和沾污的问题。
优选的,本发明再一实施例中,所述托盘本体5上,正面支撑面8上的四角位置开设若干十字状的镂空孔19,背面支撑面15的四边位置开设若干条状的镂空孔20,适当设计十字状镂空孔19和条状镂空孔20的体积,使托盘整体厚度趋于一个均匀的水平,改善托盘的翘曲,并有利于减轻托盘本体5的重量。
优选的,本发明再一实施例中,所述若干口袋6中相邻口袋6的正面支撑面8上距离最近的条状正面定位块7一体成型,便于加工制作。
优选的,本发明再一实施例中,所述若干口袋6中相邻口袋6的背面支撑面15上距离最近的背面定位块14一体成型,便于加工制作。
优选的,本发明再一实施例中,所述正面支撑面8和背面支撑面15均为正方形支撑面,条状正面定位块7和背面定位块14均设置四个,四个条状正面定位块7分别位于正面支撑面8的表面四周,四个背面定位块14分别位于背面支撑面15的表面四角,便于加工制作,并能较好的容纳球栅阵列封装集成电路。
以上内容仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明权利要求书的保护范围之内。

Claims (9)

1.一种球栅阵列封装集成电路托盘,其特征在于,包括托盘本体(5);托盘本体(5)上开设若干口袋(6),各口袋(6)均包括中间面(11)、正面结构和背面结构;
正面结构包括正面支撑面(8),正面支撑面(8)上开设正面口袋孔(9),正面支撑面(8)的表面设置若干条状正面定位块(7),正面口袋孔(9)的内壁面由正面支撑面(8)延伸至中间面(11);各正面支撑面(8)靠近正面口袋孔(9)的侧面上均开设依次连接的正面导向面(13)和正面定位面(12);正面导向面(13)的斜度大于正面定位面(12),正面定位面(12)与正面支撑面(8)连接;背面结构包括背面支撑面(15),背面支撑面(15)上开设背面口袋孔(16),背面支撑面(15)的表面设置若干背面定位块(14),背面口袋孔(16)的内壁面由背面支撑面(15)延伸至中间面(11),中间面(11)上开设通孔,各背面定位块(14)靠近背面口袋孔(16)的侧面上均开设依次连接的背面导向面(18)和背面定位面(17),背面导向面(18)的斜度大于背面定位面(17),背面定位面(17)与背面支撑面(15)连接;各口袋(6)的若干条状正面定位块(7)之间的间隙能够容纳若干背面定位块(14);正面口袋孔(9)与背面口袋孔(16)连通。
2.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述托盘本体(5)上开设的若干口袋(6)矩阵式排列。
3.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述正面定位面(12)与正面支撑面(8)之间的夹角为5°~7°,背面定位面(17)与背面支撑面(15)之间的夹角为5°~7°。
4.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述正面导向面(13)与正面支撑面(8)之间的夹角为20°~25°,背面导向面(18)与背面支撑面(15)之间的夹角为20°~25°。
5.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,当装载球栅阵列封装集成电路本体(2)时,球栅阵列封装集成电路本体(2)与正面定位面(12)的间隙G满足如下约束:0.1mm<G<0.4mm且G<B<f;
其中,B为正面支撑面(8)的边缘至正面口袋孔(9)边缘的距离;f为球栅阵列封装集成电路本体(2)的边缘距离锡球(1)的边缘的距离。
6.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述正面支撑面(8)上开设若干十字状镂空孔(19),背面支撑面(15)上开设若干条状镂空孔(20)。
7.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述若干口袋(6)中相邻口袋(6)的正面支撑面(8)上距离最近的条状正面定位块(7)一体成型。
8.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述若干口袋(6)中相邻口袋(6)的背面支撑面(15)上距离最近的背面定位块(14)一体成型。
9.根据权利要求1所述的球栅阵列封装集成电路托盘,其特征在于,所述正面支撑面(8)和背面支撑面(15)均为正方形支撑面,条状正面定位块(7)和背面定位块(14)均设置四个,四个条状正面定位块(7)分别位于正面支撑面(8)的表面四周,四个背面定位块(14)分别位于背面支撑面(15)的表面四角。
CN202110674901.9A 2021-06-17 2021-06-17 一种球栅阵列封装集成电路托盘 Pending CN114005796A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110674901.9A CN114005796A (zh) 2021-06-17 2021-06-17 一种球栅阵列封装集成电路托盘

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110674901.9A CN114005796A (zh) 2021-06-17 2021-06-17 一种球栅阵列封装集成电路托盘

Publications (1)

Publication Number Publication Date
CN114005796A true CN114005796A (zh) 2022-02-01

Family

ID=79920977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110674901.9A Pending CN114005796A (zh) 2021-06-17 2021-06-17 一种球栅阵列封装集成电路托盘

Country Status (1)

Country Link
CN (1) CN114005796A (zh)

Similar Documents

Publication Publication Date Title
JP3764173B2 (ja) 自己整列ポケットを備えた集積回路トレイ
US5400904A (en) Tray for ball terminal integrated circuits
US5957293A (en) Tray to ship ceramic substrates and ceramic BGA packages
US20060118458A1 (en) Carrier tape for electronic components
US5746319A (en) Tray for integrated circuits
US20020003101A1 (en) Tray for semiconductor integrated circuit device
US20060054532A1 (en) Storing tray and storing device
CN102709220B (zh) 半导体封装传送设备及利用其制造半导体器件的方法
CN103038872B (zh) 用于电子器件的可剥离混合托盘系统
KR20030093126A (ko) 전자 부품용 트레이
US5848702A (en) Tray with flippable cover
CN114005796A (zh) 一种球栅阵列封装集成电路托盘
JP3856542B2 (ja) キャリアテープ
EP0655885B1 (en) Ball grid array packages
CN106169438B (zh) 半导体芯片托盘
JP2001028391A (ja) 半導体集積回路装置格納用トレー
US6653728B1 (en) Tray for ball grid array semiconductor packages
CN218414530U (zh) 芯片承载托盘及托盘组件
CN217146747U (zh) 一种pcb周转及存储的托盘
CN220549368U (zh) 一种封装载板托盘
KR940002024Y1 (ko) 반도체 패키지 운반구
US20220371766A1 (en) Containment and transportation tray for electronic components having small dimensions and low weight
JPH0539104Y2 (zh)
CN117508855A (zh) 一种宽体sop系列封装集成电路托盘
JP5678494B2 (ja) 電子デバイス用収納容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination