KR100270483B1 - 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법 - Google Patents

반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법 Download PDF

Info

Publication number
KR100270483B1
KR100270483B1 KR1019930004417A KR930004417A KR100270483B1 KR 100270483 B1 KR100270483 B1 KR 100270483B1 KR 1019930004417 A KR1019930004417 A KR 1019930004417A KR 930004417 A KR930004417 A KR 930004417A KR 100270483 B1 KR100270483 B1 KR 100270483B1
Authority
KR
South Korea
Prior art keywords
tray
semiconductor package
mounting
package
tray body
Prior art date
Application number
KR1019930004417A
Other languages
English (en)
Other versions
KR940023334A (ko
Inventor
심성민
손해정
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019930004417A priority Critical patent/KR100270483B1/ko
Publication of KR940023334A publication Critical patent/KR940023334A/ko
Application granted granted Critical
Publication of KR100270483B1 publication Critical patent/KR100270483B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/046—Surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

이 발명은 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법에 관한 것으로서, 반도체 패키지의 보관 및 운반시에 외부 리이드 및 지지 리이드의 변형과 패키지 몸체의 손상등을 방지하며 실장공정을 단순화할 수 있는 반도체 패키지 탑재용 트레이 및 그를 이용한 실장방법을 제공하고자 하는 것이다.
이 발명은 반도체 패키지 탑재용 트레이를 트레이 몸체의 양측벽 내부에 패키지 몸체의 하부를 지지하는 하측 돌기들과, 측면을 지지하는 상측돌기들을 일정간격으로 형성하여 된 것이다.
따라서, 수직 실장형 반도체 패키지의 운반 및 보관시 외부 리이드나 지지 리이드의 변형을 방지할 수 있다. 또한 사이드 레일 및 가이드 레일을 구비하는 트레이를 이용하여 여러개의 수직 실장형 반도체 패키지를 한번의 리프로우 공정으로 실장할 수 있어 실장공정이 간단해 진다.

Description

반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법
제1도는 일반적인 수직 표면 실장형 반도체 패키지의 사시도.
제2도는 종래 수직 표면 실장형 반도체 패키지 탑재용 트레이의 단면도.
제3도는 이 발명에 따른 반도체 패키지 탑재용 트레이의 일실시예의 일부 절개 사시도.
제4도는 제3도에서의 선 A-A에 따른 단면도.
제5도는 제3도에서의 선 B-B에 따른 단면도.
제6도는 이 발명에 따른 반도체 패키지 탑재용 트레이의 다른 실시예의 일부 절개 사시도.
제7도는 제6도의 트레이를 설명하기 위한 분리 정면도.
제8도는 제6도에서의 선 C-C선에 따른 단면도.
제9도는 제6도의 뚜껑을 제거한 상태의 일부 평면도.
제10도는 제6도의 반도체 패키지 탑재용 트레이를 이용한 반도체 패키지의 실장 공장을 설명하기 위한 개략도이다.
이 발명은 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법에 관한 것으로서, 더욱 상세하게는 기판에 수직하게 실장되는 수직 실장형 패키지를 효과적으로 보관할 수 있는 반도체 패키지 탑재용 트레이(tray)를 구비하며 상기 트레이를 이용하여 다수의 수직 실장형 패키지를 인쇄회로기판(printed circuit board; 이하 PCB라 칭함)상에 효과적으로 실장할 수 있는 반도체 패키지 실장방법에 관한 것이다.
최근 반도체 산업의 발달로 반도체 칩의 입출력 단다수의 증가, 신호처리속도 및 소비 전력량의 증가, 고밀도 실장의 요구등이 가속화되는 추세에 있다.
이러한 방도체 칩의 고집적화에 따라 입출력 단자인 리이드들의 수가 증가되어 리이드사이의 간격이 감소하므로 리이드 프레임의 설계 및 제조가 어려워지고 있다. 반도체 칩의 신호 처리속도 및 소비전력량이 증가하여 반도체 칩에서 많은 열이 발생되며, 상기의 열을 발산시키기 위하여 히트싱크를 반도체 패키지에 별도로 설치하거나, 패키지 재료를 열전도성이 좋은 것을 선택하게 되었다.
또한 고밀도 실장의 요구에 따라 반도체 칩을 인쇄회로기판에 직접 실장하는 COB(Chip On Board) 방법이나, 적층 패키지(stacked package)등의 방법이 사용되고 있다. 또한 반도체 패키지의 중요성이 증가됨에 따라 이러한 반도체 패키지를 탑재하여 보관 및 운반시 반도체 패키지를 보호하는 트레이에 관한 연구도 활발히 진행되고 있다.
일반적으로 널리 사용되는 반도체 패키지는 반도체 칩를 내장한 사각형상의 패키지 몸체가 봉지 수지로 형성되어 있으며, 상기 패키지 몸체의 양변 또는 사변에 다수개의 외부 리이드들이 돌출되어 다운 셋(down set)으로 절곡되어 있다. 이러한 반도체 패키지는 고집적되어 많은 수의 외부 리이드들을 한번의 솔더링(soldering) 공정으로 PCB 상의 랜드패턴과 접착시켜 실장할 수 있어 널리 사용되고 있다.
이러한 반도체 패키지는 정전기에 의한 반도체 칩의 파괴, 충격에 의한 외부 리이드의 변형 및 패키지 몸체의 손상등을 방지하기 위하여 반도체 패키지 탑재용 트레이(tray)에 넣어져 보관된다.
반도체 패키지 탑재용 트레이는 정전기를 방지하여 반도체 칩이 파괴되는 것을 방지하며, 패키지 몸체의 외관 손상 및 외부 리이드의 변형을 방지하여야 하고, 두께가 균일하게 형성되어 적층이 용이하여야 하며, 내열성이 있어 탑재된 반도체 패키지의 습기를 제거하기 위한 열처리 공정시 변형되지 않아야 하는 등의 요건을 만족하여야 한다. 이러한 트레이는 프라스틱 또는 실리콘 수지등의 재질로 정전기를 방지할 수 있도록 형성되며, 상기 트레이에 일정 간격으로 형성되어 있는 다수개의 홈내에 상기 반도체 패키지가 넣어지고, 상기 홈의 양측에는 절곡되어 있는 외부 리이드를 받치는 턱이 형성되어 있어 외부 리이드가 지지되므로 보관 및 운반층의 충격에 의해 외부리이드 또는 패키지 몸체가 변형되는 것을 방지한다.
일반적인 수평표면실장형 반도체 패키지는 사각형상의 패키지 몸체가 PCB의 면적을 많이 차지하므로 실장 밀도가 떨어지는 문제점이 있어, 반도체 패키지가 수직으로 실장되어 PCB의 면적을 적게 차지하여 실장밀도를 향상시킬 수 있는 수직실장형 반도체 패키지, 예를들어 수직 패키지(vertical package; 이하 VPAK라 칭함) 및 수직 표면 실장형 패키지(vertical surface mount package; 이하 VSMP라 칭함)를 사용하게 되었다.
제1도는 일반적인 VSMP(10)의 사시도이다.
직육면체의 패키지 몸체(11)의 일측에 다수개의 외부 리이드(12)들이 돌출되어 한 방향으로 절곡되어 있으며, 상기 외부 리이드(12)들이 형성되어 있는 면의 양측 단부에 지지 리이드(13)들이 돌출되어 있다. 상기 지지 리이드(13)는 외부 리이드(12)와 같은 방향 및 반대 방향의 양방향으로 절곡되어 있어 PCB에 실장시 상기 VSMP(10)가 안정적으로 실장되도록 지지한다.
또한 도시되어 있지는 않으나, VPAK는 상기 VSMP의 지지 리이드들 대신에 PCB에 삽입되는 돌기를 패키지 몸체의 일측에 구비하는 것이다.
상술한 종래의 VSMP나 VPAK를 탑재하기 위한 별도의 트레이가 형성되어 있지 않아 수평 표면실장형 반도체 패키지 탑재용의 트레이에 탑재한다. 따라서 보관 및 운송중의 충격에 의해 반도체 패키지의 외부 리이드나 지지 리이드가 변형되거나, 패키지 몸체가 손상되는 문제점이 있었다.
또한 상기 VSMP나 VPAK를 PCB에 실장하기 위한 별도의 장비가 형성되어 있지 않아 기존의 수평 실장형 반도체 패키지용 실장 장비를 사용하여 실장하여 VSMP나 VPAK의 실장공정이 복잡하고 불량발생이 증가하는 문제점이 있었다.
한편, 본 출원인이 이미 특허 출원한 출원번호 제92-13751호(발명의 명칭 : 반도체 패키지 탑재용 트레이 및 그를 이용한 실장방법)에 상기 VSMP 탑재용 트레이와 그를 이용한 실장방법이 개재되어 있다.
제2도를 참조하여 제1도와 연결시켜 VSMP 탑재용 트레이(20)와 그를 이용한 실장방법이 살펴보면, 트레이 몸체(21)의 상부에 VSMP(10)를 탑재할 수 있도록 소정 깊이의 홈(23)을 형성하고, 상기 홈(23)들 하부의 일측에 상기 VSMP(10)의 외부 리이드와 반대 방향으로 절곡되어 있는 지지 리이드(13)가 넣어져 보호되도록 요부(25)를 형성하여, 상기 트레이 몸체(21)의 홈(23)내에 한 방향으로 절곡되어 있는 외부 리이드(12)가 위쪽을 향하도록 VSMP(10)를 탑재한다.
이러한 트레이(20)에 탑재되어 있는 VSMP의 실장방법은 진공흡입구와, 90°굴절 가능한 연동부를 구비하는 진공적으로 상기 VSMP를 흡입한 후, 연동부가 90°굴절하여 상기 외부 리이드의 실장되는 부분을 PCB에 정열하여 실장하였다.
상술한 종래의 VSMP 탑재용 트레이는 외부 리이드가 상부로 향하도록 탑재되므로 운송 또는 취급시 상기 외부 리이드나 지지 리이드가 변형될 수 있으며, 상기의 실장방법은 한번에 하나의 패키지를 실장하므로 작업능률이 떨어지는 문제점이 있다.
이 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 이 발명의 목적은 수직실장형 패키지가 수직으로 탑재되도록 함으로써 반도체 패키지의 보관 및 운반시에 외부 리이드 및 지지 리이드의 변형과 패키지 몸체의 손상등을 방지할 수 있는 반도체 패키지 탑재용 트레이를 제공함에 있다.
이 발명의 다른 목적은 수직실장형 패키지를 효과적으로 PCB에 실장함으로써 실장 공정을 단순화하여 작업 능률을 향상시킬 수 있는 반도체 패키지의 실장방법에 제공함에 있다.
상기와 같은 목적을 달성하기 위한 이 발명에 따른 반도체 패키지 탑재용 트레이의 특징은, 수직 실장형 반도체 패키지의 외부 리이드가 아래쪽을 향하도록 트레이 몸체내에 탑재되어 외부 리이드의 변형을 방지할 수 있는 수직 실장형 반도체 패키지 탑재용 트레이에 있다.
다른 목적을 달성하기 위한 이 발명에 따른 반도체 패키지의 실장방법의 특징은, 수직 실장형 반도체 패키지의 상측 및 양측면이 가이드 레일 및 사이드 레일로 지지되어, 트레이 몸체내에 수직하게 탑재되어 있는 수직 실장형 반도체 패키지의 실장방법에 있어서 ; 상기 트레이 몸체에서 수직 실장형 반도체 패키지를 사이드 레일 및 가이드 레일과 함께 분리하는 공정과 ; 상기 사이드 레일 및 가이드 레일을 절단하여 적어도 두개의 실장하고자 하는 반도체 패키지의 조합으로 분리하는 공정과 ; 상기 분리된 반도체 패키지들을 동시에 인쇄회로기판상에 실장하는 공정과 ; 상기 가이드 레일과 사이드 레일을 제거하는 구비함에 있다.
이하, 이 발명에 따른 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법의 바람직한 실시예에 대하여 첨부된 도면을 참조하여 상세히 설명한다.
제3도 내지 제5도는 이 발명의 일 실시예에 따른 반도체 패키지 탑재용 트레이(30)를 설명하기 위한 도면들로서, 서로 연관시켜 설명한다.
직사각형의 상자 형상으로 상측이 열린 구조로 트레이 몸체(31)가 형성되어 있으며, 상기 트레이 몸체(31)의 양측벽(32)의 내측에 일정간격으로 상측돌기(33)들이 형성되어 있고, 상기 양측벽(32)의 내측 하부에 상기 상측돌기(33)들과 엇갈리도록 하부돌기(34)들이 형성되어 있다. 상기 상측돌기(33)들의 사이에 VSMP(40)들이 일렬로 탑재되어 상기 하측돌기(34)로 지지되며, 상기 트레이 몸체(31)의 상부를 덮는 뚜껑(36)을 구비한다. 이때 상기 트레이 몸체(31)가 양측벽(32) 이외에 여러개의 내벽을 별도로 구비하는 큰 구조로 형성되어 상기 VSMP(40)들이 여러 렬로 탑재되도록 형성할 수도 있다. 이러한 트레이 몸체(31)의 높이는 상기 VSMP(40)의 높이보다 높게 형성되어 있으며, 상기 상측돌기(33)들은 상기 트레이 몸체(31) 높이의 소정부분, 예를들어정도되는 높이에 상기 VSMP(40)의 패키지 몸체의 두께보다 약간 큰 간격으로 이격되어, 상기 VSMP(40)를 지지하기에 충분한 정도의 길이, 예를들어 패키지 몸체의 양측변 길이의 1/5 정도 길이로 형성되어 있다.
또한 상기 하부돌기(34)들은 소정의 높이, 예를들어 상기 VSMP(40)의 외부 리이드(42)들이 상기 트레이 몸체(31)의 밑면(35)에서 이격되도록 패키지 몸체를 지지할 수 있는 정도의 높이에, 상기 VSMP(40)의 최외각 양측의 외부 리이드(42)들과 접촉되지 않을 정도의 길이로 형성되어 있다.
상기와 같이 플라스틱 재질로 형성되는 트레이(30)는 정전기에 의한 VSMP(40)의 파괴를 방지하기 위하여 음이온계, 양이온계, 비이온계 및 양성계등의 대전 방지제를 표면에 도포하거나, 트레이 몸체(31)를 구성하는 플라스틱에 Au, Al, Ag 및 Pd등의 도전성 물질을 물질 용량의 30% 이상 첨가하여 형성하거나, 플라스틱의 원료인 폴리머를 대전을 방지할 수 있는 적당한 비율로 배합하여 형성하였다.
상기 트레이(30)는 VSMP(40)를 탑재한 후, VSMP(40)의 습기제거를 위하여 약 110∼130℃정도의 온도에서 열처리를 하므로 상기 트레이(30)는 내열변형성, 내열노화성 및 내열분해성등의 특성을 갖도록 플라스틱에 그리스 파이버(glassfiber) 또는 카본 파이버(carbon fiber)등을 첨가하여 형성한다.
제6도 내지 제9도는 이 발명에 따른 반도체 패키지 탑재용 트레이의 다른 실시예를 설명하기 위한 도면들로서, 연관시켜 설명한다.
트레이(60)는 상측이 열려있는 직사각형 상자 형상으로 형성되어 내부에 VSMP(70)들이 일렬로 탑재되어 있는 트레이 몸체(61)와, 상기 트레이 몸체(61)내부에 장착되며 착탈 가능한 링 형상으로 형성되어 상기 VSMP(70)들의 양측을 지지하는 사이드 레일(64)과, 상기 VSMP(70)들의 상측면을 고정시키는 가이드 레일(66)과, 상기 트레이 몸체(61)의 열린 상부를 덮는 뚜껑(68)으로 구성된다.
상기 트레이 몸체(61)의 양측벽(62)에는 상기 VSMP(70)들의 패키지 몸체의 하측면 양측을 지지하도록 지지부(63)들이 일정간격으로 돌출 형성되어 있으며, 상기 사이드 레일(64)들의 내측면에는 상기 VSMP(70)의 좌우측면을 고정 지지하도록 일정간격으로 돌기(65)들이 형성되어 있고, 상기 가이드 레일(66)의 하측면에도 상기 VSMP(70)들의 상측에 삽입되어 고정 지지하도록 일정간격으로 돌기(67)들이 형성되어 있다. 이러한 트레이(60)는 제3도의 트레이(20)와 마찬가지 재질로 형성되어지며, 상기 사이드 레일(64)이 사각 링형상이나 두개의 막대 형상으로 형성될 수도 있다.
상기 사이드 레일(64), VSMP(70) 및 가이드 레일(66)은 상기 트레이 몸체(61)에서 착탈 가능하므로 PCB 실장시 전체를 들어내 한번의 땜납 공정으로 동시에 다수개의 VSMP(70)들을 실장할 수 있다.
이러한 트레이를 이용한 실장 공정을 제10도를 참조하여 상세히 살펴보면, 먼저 트레이 몸체에서 한 몸체로 된 VSMP(90), 가이드 레일(86) 및 사이드 레일(84)을 동시에 분리한 후, 실장하고자 하는 수자 만큼의 VSMP(90)가 되도록 상기 사이드 레일(84) 및 가이드 레일(86)을 절단하고, 상기 VSMP(90)의 외부 리이드(92)를 PCB(88)의 랜드패턴(89)상에 정렬한다. 그다음 상기 랜드패턴(89)과 외부 리이드들을 솔더 리프로우 방법으로 일시에 실장한 후, 상기 사이드 레일(84) 및 가이드 레일(86)을 제거하여 실장공정을 완료한다.
이상에서와 같이 이 발명에 따른 반도체 패키지 탑재용 트레이에 의하면, 트레이 몸체의 양측벽 내부에 패키지 몸체의 하부를 지지하는 하측 돌기들과, 측면을 지지하는 상측돌기들을 일정간격으로 형성하였다. 또한 다른 예로써, 수직 실장형 반도체 패키지의 패키지 몸체의 양측 및 상측면을 지지할 수 있도록 돌기들이 일정간격으로 형성되어 있는 사이드 레일 및 가이드 레일을 트레이의 몸체에 착탈 가능하도록 형성되었으므로, 수직 실장형 반도체 패키지의 운반 및 보관시 외부 리이드나 지지 리이드의 변형을 방지할 수 있는 이점이 있다. 또한 이 발명은 사이드 레일 및 가이드 레일을 구비하는 트레이를 이용하여 여러개의 수직 실장형 반도체 패키지를 한번의 리프로우 공정으로 실장할 수 있어 실장공정이 간단해지는 이점이 있다.

Claims (9)

  1. 상측이 열려있는 직사각형의 상자형상으로 형성되어, 상기 반도체 패키지가 수직으로 탑재되는 트레이 몸체와 ; 상기 트레이 몸체의 양측벽에서 일정간격으로 내부로 돌출되어, 상기 수직한 패키지 몸체의 양측면을 지지하는 돌출부들과 ; 상기 돌출부들 사이의 트레이 몸체 하부측면에서 내부로 돌출되어, 상기 패키지 몸체의 하부를 지지하여, 상기 외부 리이드가 상기 트레이 몸체의 바닥에 접촉되지 않도록 하는 지지부들을 구비하여 상기 반도체 패키지의 외부 리이드들이 지지부 쪽을 향하도록 탑재되는 반도체 패키지 탑재용 트레이.
  2. 제1항에 있어서, 상기 트레이는 정전기를 방지하기 위하여 음이온계, 양이온계, 비이온계 및 양성계등으로 이루어지는 군에서 임의로 선택되는 하나의 대전 방지제가 표면에 도포되어 있는 반도체 패키지 탑재용 트레이.
  3. 제1항에 있어서, 상기 트레이 몸체는 대전방지제로서 플라스틱에 금속 분말, 카본 블랙(carbonblack), 카본 파이버(carbonfiber) 및 그라파이트(graphite)로 이루어지는 군에서 임의로 선택되는 하나의 도전성 물질을 첨가하여 형성하는 반도체 패키지 탑재용 트레이.
  4. 제3항에 있어서, 상기 금속 분말이 Au, Ag, Al 및 Pd로 이루어지는 군에서 임의로 선택되는 하나의 금속인 반도체 패키지 탑재용 트레이.
  5. 상측이 열려있는 직사각형의 상자형상으로 형성되어, 상기 반도체 패키지가 수직으로 탑재되는 트레이 몸체와 ; 상기 트레이 몸체의 양측벽에서 내부로 돌출되어 상기 패키지 몸체의 하부를 지지하여, 상기 외부 리이드가 트레이 몸체의 바닥과 접촉되지 않도록 일정간격으로 있는 지지부들과; 상기 트레이 몸체의 내부에 착탈가능하도록 형성되며, 내벽에 돌기들이 일정간격으로 형성되어 있어, 상기 패키지 몸체의 양측면을 지지하는 사이드 레일과 ; 상기 패키지 몸체의 상측면이 고정되도록, 일측벽에 돌기들이 형성되어 있는 가이드 레일을 구비하여 상기 반도체 패키지가 수직하게 탑재되는 반도체 패키지 탑재용 트레이.
  6. 제5항에 있어서, 상기 사이드 레일이 사각링 형상으로 형성되어 양측 내벽에 상기 돌기들을 구비하는 반도체 패키지 탑재용 트레이.
  7. 제5항에 있어서, 상기 사이드 레일이 일측 내벽에 상기 돌기들이 형성되어 있는 두개의 막대 형상으로 형성되는 반도체 패키지 탑재용 트레이.
  8. 수직 실장형 반도체 패키지의 상측 및 양측면이 가이드 레일 및 사이드 레일로 지지되어, 트레이 몸체내에 수직하게 탑재되어 있는 수직 실장형 반도체 패키지의 실장방법에 있어서 ; 상기 트레이 몸체에서 수직실장형 반도체 패키지를 사이드 레일 및 가이드 레일과 함께 분리하는 공정과 ; 상기 사이드 레일 및 가이드 레일을 절단하여 적어도 두개의 실장하고자 하는 반도체 패키지의 조합으로 분리하는 공정과 ; 상기 분리된 반도체 패키지들을 동시에 인쇄회로기판상에 실장하는 공정과 ; 상기 가이드 레일과 사이드 레일을 제거하는 공정을 구비하는 반도체 패키지의 실장방법.
  9. 제8항에 있어서, 상기 외부 리이드와 랜드패턴의 실장공정을 솔더 리프로우 방법으로 행하는 반도체 패키지의 실장방법.
KR1019930004417A 1993-03-22 1993-03-22 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법 KR100270483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004417A KR100270483B1 (ko) 1993-03-22 1993-03-22 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004417A KR100270483B1 (ko) 1993-03-22 1993-03-22 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법

Publications (2)

Publication Number Publication Date
KR940023334A KR940023334A (ko) 1994-10-22
KR100270483B1 true KR100270483B1 (ko) 2000-12-01

Family

ID=19352562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004417A KR100270483B1 (ko) 1993-03-22 1993-03-22 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법

Country Status (1)

Country Link
KR (1) KR100270483B1 (ko)

Also Published As

Publication number Publication date
KR940023334A (ko) 1994-10-22

Similar Documents

Publication Publication Date Title
US20060118458A1 (en) Carrier tape for electronic components
US4463217A (en) Plastic surface mounted high pinout integrated circuit package
JPH07112785A (ja) ボール端子集積回路用トレイ
US5349235A (en) High density vertically mounted semiconductor package
KR100270483B1 (ko) 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법
US5392932A (en) Boat transport for suporting semiconductor device assemblies
US5370225A (en) Tray arrangement for multiple lead integrated circuit components and the like
KR950010105B1 (ko) 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법
JP2001028391A (ja) 半導体集積回路装置格納用トレー
US20040115981A1 (en) Connector packaging tray with supporting standoffs
KR100464171B1 (ko) 반도체 패키지용 트레이
KR100390452B1 (ko) 반도체 패키지 제조 공정용 보트 캐리어
JP3401990B2 (ja) 半導体装置とその収納キャリア
KR100292664B1 (ko) 반도체 패키지용 캐리어 테이프
KR100400829B1 (ko) 반도체패키지용 수납 트레이
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
KR100394774B1 (ko) 반도체패키지용 매거진
EP0786807B1 (en) Plastic body surface-mounting semiconductor power device having dimensional characteristics optimized for use of standard shipping and testing modes
JP2001097474A (ja) 電子部品の収納用トレイ
US6527998B1 (en) Method of fabricating integrated circuit pack trays using modules
KR100210329B1 (ko) 반도체 패키지의 적재용 튜브
KR20000041328A (ko) Bga 패키지용 트레이
KR100931835B1 (ko) 리드프레임 매거진 홀더
JPS6334969A (ja) 半導体記憶装置
JPS61120500A (ja) マガジン

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee