KR100400829B1 - 반도체패키지용 수납 트레이 - Google Patents

반도체패키지용 수납 트레이 Download PDF

Info

Publication number
KR100400829B1
KR100400829B1 KR10-2000-0081971A KR20000081971A KR100400829B1 KR 100400829 B1 KR100400829 B1 KR 100400829B1 KR 20000081971 A KR20000081971 A KR 20000081971A KR 100400829 B1 KR100400829 B1 KR 100400829B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor package
printed circuit
circuit board
semiconductor
Prior art date
Application number
KR10-2000-0081971A
Other languages
English (en)
Other versions
KR20020052577A (ko
Inventor
안성만
박종원
윤영구
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0081971A priority Critical patent/KR100400829B1/ko
Publication of KR20020052577A publication Critical patent/KR20020052577A/ko
Application granted granted Critical
Publication of KR100400829B1 publication Critical patent/KR100400829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0084—Containers and magazines for components, e.g. tube-like magazines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

이 발명은 반도체패키지용 수납 트레이에 관한 것으로, 트레이에 수납된 반도체패키지의 파손 현상을 억제할 수 있도록, 대략 사각형 모양의 프레임이 형성되어 있고, 상기 프레임 내측에는 반도체패키지가 수납될 수 있도록 다수의 패키지 수납 공간부가 행과 열을 가지며 어레이된 반도체패키지용 수납 트레이에 있어서, 상기 패키지 수납 공간부는 중앙에 반도체패키지의 인쇄회로기판 하면이 안착되도록 평면상 대략 사각띠 모양의 패키지 안착부가 형성되어 있고, 상기 패키지 안착부의 외주연에는 상기 인쇄회로기판의 측면과 수평 방향으로 접촉하도록 수평면을 갖는 패키지 측면 지지부가 형성된 것을 특징으로 함.

Description

반도체패키지용 수납 트레이{Packing tray for semiconductor package}
본 발명은 반도체패키지용 수납 트레이에 관한 것으로, 더욱 상세하게 설명하면 수납된 반도체패키지의 파손 현상을 억제할 수 있는 반도체패키지용 수납 트레이에 관한 것이다.
통상 볼그리드어레이(Ball Grid Array) 반도체패키지는 웨이퍼(Wafer)에서 개개의 반도체칩을 절단하여 분리해 내는 소잉(Sawing) 공정, 상기 반도체칩을 인쇄회로기판 등에 접착시키는 반도체칩 접착 공정, 상기 반도체칩과 인쇄회로기판을도전성와이어(Conductive Wire)로 본딩(Bonding)하는 본딩 공정, 상기 반도체칩 및 도전성와이어 등을 외부의 환경으로부터 보호하기 위해 봉지하는 봉지(Molding) 공정, 상기 인쇄회로기판에 메인보드(Main Board)로의 입출력단자로서 도전성볼을 융착하는 볼 융착 공정, 상기 반도체패키지를 팩킹(Packing)하는 팩킹 공정 등으로 이루어져 있다.
여기서 상기 팩킹이란 통상 포장, 포장재료, 포장방법 등을 의미하지만 반도체패키지 분야에선 반도체패키지의 운송 과정중 발생 가능한 외부의 물리적 충격으로부터 반도체패키지를 보호하기 위한 포장 방법을 의미한다. 또한 상기 물리적 충격이란 기계적 충격, 정전기에 의한 충격, 대기중의 수분(Moisture)에 의한 반도체의 흡습(Moisture Absorbtion) 등을 말한다.
한편 반도체패키지의 팩킹은 로딩(Loading)될 반도체패키지의 단면의 윤곽선에 근접한 모양의 단면을 가진 플라스틱 재질의 튜브(Tube)와 이 튜브의 양끝에서 상기 반도체패키지들의 이탈을 방지하기 위하여 플러그(Plug) 등의 락킹(Locking)용 부속물을 사용하는 튜브를 사용하거나 또는 직사각형의 플라스틱판 위,아래에 로딩될 반도체패키지를 홀딩(Holding)할 수 있는 구조를 만들어 놓은 트레이를 사용한다.
여기서 상기한 종래의 트레이(100') 구조를 첨부된 도1을 참조하여 개략적으로 살펴보면, 도시된 된 바와 같이 외측에 대략 직사각형 모양으로 프레임(2')이 구비되어 있고, 상기 프레임(2')의 내측에는 낱개의 반도체패키지가 탑재되는 패키지 수납 공간부(101')가 다수의 행과 열을 가지며 어레이(Array)된 상태로 형성되어 있다. 또한, 상기 프레임(2')의 측부에는 작업자가 상기 트레이(100')를 용이하게 핸들링(Handling)할 수 있도록 손잡이(4')가 형성되어 있다.
상기와 같은 구조의 트레이(100')는 반도체패키지의 수납 형식에 따라 다음과 같은 세부적 구조를 가지며, 여기서는 패키지 수납 공간부(101',102')를 중심으로 설명한다.
즉, 도2a 및 도2b에 도시된 바와 같이 반도체패키지가 데드버그형(Dead Bug Type')으로 수납될 경우에는 중앙에 일정 두께를 가지며 평면상 대략 사각띠 모양을 하는 패키지 안착부(6')가 형성되어 있고, 상기 패키지 안착부(6')의 외주연에는 일정 거리 이격된 채 다수의 패키지 측면 지지부(8')가 형성되어 있다. 상기 패키지 안착부(6')는 단면상 대략 사각형 모양을 하며, 상기 패키지 측면 지지부(8')는 단면상 외측 상방향으로 경사면(10')을 갖는 사다리꼴 형태를 한다.
여기서, 상기 반도체패키지는 도시된 바와 같이 상부로부터, 히트싱크(21'), 인쇄회로기판(22') 및 봉지부(23')로 구성되어 있는데, 상기 인쇄회로기판(22')의 하면이 상기 패키지 안착부(6') 상면에 안착 및 접촉되어 있으며, 상기 인쇄회로기판(22')의 측면중 일정 영역은 상기 패키지 측면 지지부(8')와 접촉 가능하게 되어 있다.
그러나, 이러한 수납 형태는 상기 트레이(100')의 운송시 외부충격에 의해 상기 인쇄회로기판(22')의 측면중 일정 영역과 상기 패키지 측면 지지부(8')의 경사면(10')이 상호 접촉 및 분리를 반복함으로써, 상기 인쇄회로기판(22')의 측면중 일정 영역에 응력이 집중되고 따라서 상기 인쇄회로기판(22')의 측면중 상기 경사면(10')과 접촉되는 부분이 심하게 파손되는 현상이 빈번히 발생하는 문제가 있다. 이러한 문제는 상기 반도체패키지의 외관뿐만 아니라 성능도 저하시킬 수 있기 때문에 커스토머(Customer)로부터 반품되는 사례가 빈번히 발생한다.
한편, 도3a 및 도3b에 도시된 바와 같이 반도체패키지가 정상형으로 수납될 경우에는 중앙에 일정 두께를 가지며 평면상 대략 사각판 모양을 하는 패키지 안착부(6')가 형성되어 있고, 상기 패키지 안착부(6')의 외주연인 각 모서리 부분에는 패키지 측면 지지부(8')가 형성되어 있다. 상기 패키지 안착부(6')는 단면상 대략 사각형 모양을 하며, 상기 패키지 측면 지지부(8')는 단면상 외측 상방향으로 경사면(10')을 갖는 사다리꼴 형태를 한다.
여기서, 상기 반도체패키지는 도시된 바와 같이 상부로부터, 봉지부(23'), 인쇄회로기판(22') 및 히트싱크(21')로 구성되어 있는데, 상기 히트싱크(21')의 하면이 상기 패키지 안착부(6') 상면에 안착 및 접촉되어 있으며, 상기 인쇄회로기판(22')의 측면중 일정 영역은 상기 패키지 측면 지지부(8')와 접촉 가능하게 되어 있다.
그러나, 이러한 수납 형태 역시 상기 트레이(100')의 운송시 외부충격에 의해 상기 인쇄회로기판(22')의 측면중 일정 영역과 상기 패키지 측면 지지부(8')의 경사면(10')이 상호 접촉 및 분리를 반복함으로써, 상기 인쇄회로기판(22')의 측면중 일정 영역에 응력이 집중되고 따라서 상기 인쇄회로기판(22')의 측면중 상기 경사면(10')과 접촉되는 부분이 심하게 파손되는 현상이 빈번히 발생하는 문제가 있다. 이러한 문제는 상기 반도체패키지의 외관뿐만 아니라 성능도 저하시킬 수 있기 때문에 커스토머(Customer')로부터 반품되는 사례가 빈번히 발생한다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체패키지의 인쇄회로기판중 일정 영역에 발생하는 파손 현상을 억제할 수 있는 반도체패키지용 수납 트레이를 제공하는데 있다.
도1은 통상적인 반도체패키지용 수납 트레이를 도시한 사시도이다.
도2a 및 도2b는 종래의 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
도3a 및 도3b는 종래의 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
도4a 및 도4b는 본 발명의 제1실시예에 의한 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
도5a 및 도5b는 본 발명의 제2실시예에 의한 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
- 도면중 주요 부호에 대한 설명 -
100; 트레이 101,102; 패키지 수납 공간부
2; 프레임 4; 손잡이
6; 패키지 안착부 8; 패키지 측면 지지부
10; 경사면, 수평면 11; 제1수평면
12; 제2수평면 21; 히트싱크
22; 인쇄회로기판 23; 봉지부
상기한 목적을 달성하기 위해 본 발명의 제1태양(態樣)에 의하면, 대략 사각형 모양의 프레임이 형성되어 있고, 상기 프레임 내측에는 반도체패키지가 수납될 수 있도록 다수의 패키지 수납 공간부가 행과 열을 가지며 어레이된 반도체패키지용 수납 트레이에 있어서, 상기 패키지 수납 공간부는 중앙에 반도체패키지의 인쇄회로기판 하면이 안착되도록 평면상 대략 사각띠 모양의 패키지 안착부가 형성되어있고, 상기 패키지 안착부의 외주연에는 상기 인쇄회로기판의 측면과 수평 방향으로 접촉하도록 수평면을 갖는 패키지 측면 지지부가 형성된 것을 특징으로 한다.
여기서, 상기 패키지 측면 지지부는 상기 인쇄회로기판의 네측면을 지지할 수 있도록 평면상 대략 사각띠 모양으로 형성될 수 있다.
또한, 상기한 목적을 달성하기 위해 본 발명의 제2태양(態樣)에 의하면, 대략 사각형 모양의 프레임이 형성되어 있고, 상기 프레임 내측에는 반도체패키지가 수납될 수 있도록 다수의 패키지 수납 공간부가 행과 열을 가지며 어레이된 반도체패키지용 수납 트레이에 있어서, 상기 패키지 수납 공간부는 중앙에 반도체패키지의 히트싱크가 결합될 수 있도록 일정깊이의 패키지 안착부가 형성되어 있고, 상기 패키지 안착부는 상기 히트싱크의 측면과 수평 방향으로 접촉하도록 제1수평면이 형성된 동시에, 상기 제1수평면의 외주연으로는 상기 인쇄회로기판의 하면과 수평하게 접촉되도록 제2수평면이 형성된 것을 특징으로 한다.
상기와 같이 하여 본 발명의 제1태양(態樣)에 의한 반도체패키지용 수납 트레이는, 반도체패키지의 인쇄회로기판 측면이 패키지 측면 지지부의 수평면과 상호 수평하게 접촉되는 동시에 넓은 면적이 접촉됨으로써, 인쇄회로기판 측면에 대한 파손 현상을 억제할 수 있게 된다.
또한, 본 발명의 제2태양에 의한 반도체패키지용 수납 트레이는, 반도체패키지의 히트싱크가 패키지 안착부에 완전히 결합되는 동시에, 그 측면이 제1수평면과 수평하게 접촉되고, 또한 종래와 같이 인쇄회로기판의 측면이 패키지 측면 지지부에 접촉되지 않음으로써, 인쇄회로기판 측면에 대한 파손 현상을 억제할 수 있게된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도4a 및 도4b는 본 발명의 제1실시예에 의한 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
우선, 도시되지는 않았지만, 종래와 같이 대략 사각형 모양의 프레임이 형성되어 있고, 상기 프레임 내측에는 반도체패키지가 수납될 수 있도록 다수의 패키지 수납 공간부(101)가 행과 열을 가지며 어레이 되어 있다.
여기서, 첨부된 도4a 및 도4b는 상기 패키지 수납 공간부(101)에 반도체패키지가 안착된 상태가 도시된 것이다.
상기 패키지 수납 공간부(101)는 도시된 바와 같이 중앙에 반도체패키지의 인쇄회로기판(22) 하면이 안착 및 접촉되도록 평면상 대략 사각띠 모양의 패키지 안착부(6)가 형성되어 있다.
상기 패키지 안착부(6)의 외주연에는 상기 인쇄회로기판(22)의 측면과 수평 방향으로 접촉하도록 수평면(10)을 갖는 패키지 측면 지지부(8)가 형성되어 있다.
따라서, 상기 인쇄회로기판(22)의 측면은 상기 수평면(10)과 수평하게 접촉됨으로써, 그 인쇄회로기판(22)의 측면에 대한 응력이 분산된다.
더우기, 상기 패키지 측면 지지부(8)는 상기 인쇄회로기판(22)의 측면과 거의 대응하도록 종래보다 더 길게 형성하거나 또는 인쇄회로기판(22)의 네측면과 모두 대응하도록 평면상 대략 사각띠 모양으로 형성할 수도 있다. 상기와 같이, 인쇄회로기판(22)의 측면과 접촉되는 면을 수평면(10)으로 하고, 또한 그 면적을 크게 함으로써, 상기 인쇄회로기판(22)의 측면에 가해지는 응력은 최소화된다.
도5a 및 도5b는 본 발명의 제2실시예에 의한 트레이에 반도체패키지가 수납된 상태를 도시한 확대 평면도 및 단면도이다.
도시된 바와 같이 패키지 수납 공간부(102)는 중앙에 반도체패키지의 히트싱크(21)가 결합될 수 있도록 일정깊이의 패키지 안착부(6)가 형성되어 있다. 또한, 상기 패키지 안착부(6)는 상기 히트싱크(21)의 측면과 수평 방향으로 접촉할 수 있도록 제1수평면(11)이 형성되어 있고, 상기 제1수평면(11)의 외주연으로는 상기 인쇄회로기판(22)의 하면과 수평하게 접촉되도록 제2수평면(12)이 더 형성되어 있다.
즉, 반도체패키지의 히트싱크(21) 측면과 그 외주연의 인쇄회로기판(22) 하면은 상기 제1수평면(11) 및 제2수평면(12)에 접촉되어 지지된다. 따라서, 종래와 같이 인쇄회로기판(22)의 측면에 대하여 응력이 발생하지 않고, 대신 강도가 큰 히트싱크(21) 측면에 응력이 가해짐으로써, 종래와 같은 인쇄회로기판(22)의 파손 현상을 억제할 수 있게 된다.
또한, 상기 인쇄회로기판(22)의 외주연에는 패키지 측면 지지부(8)가 더 형성되어 있으나, 이것은 상기 인쇄회로기판(22)의 측면과 접촉되지 않도록 되어 있다. 즉, 상기 반도체패키지의 히트싱크(21)가 이미 상기 제1수평면(11)과 접촉되어 있음으로써, 상기 반도체패키지의 좌,우 이동거리가 제한되기 때문이다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명의 제1실시예에 의한 반도체패키지용 수납 트레이는, 반도체패키지의 인쇄회로기판 측면이 패키지 측면 지지부의 수평면과 상호 수평하게 접촉되는 동시에 넓은 면적이 접촉됨으로써, 인쇄회로기판 측면에 대한 파손 현상을 억제할 수 있는 효과가 있다.
또한, 본 발명의 제2실시예에 의한 반도체패키지용 수납 트레이는, 반도체패키지의 히트싱크가 패키지 안착부에 완전히 결합되는 동시에, 그 측면이 제1수평면과 수평하게 접촉되고, 또한 종래와 같이 인쇄회로기판의 측면이 패키지 측면 지지부에 접촉되지 않음으로써, 인쇄회로기판 측면에 대한 파손 현상을 억제할 수 있는 효과가 있다.

Claims (3)

  1. (삭제)
  2. (삭제)
  3. (정정) 대략 사각형 모양의 프레임이 형성되어 있고, 상기 프레임 내측에는 히트싱크, 인쇄회로기판 및 봉지부의 적층 구조를 갖는 반도체패키지가 수납될 수 있도록 다수의 패키지 수납 공간부가 행과 열을 가지며 어레이된 반도체패키지용 수납 트레이에 있어서,
    상기 패키지 수납 공간부는 중앙에 반도체패키지의 히트싱크가 결합될 수 있도록 일정깊이의 패키지 안착부가 형성되어 있고, 상기 패키지 안착부는 상기 히트싱크의 측면과 수평 방향으로 접촉하도록 제1수평면이 형성된 동시에, 상기 제1수평면의 외주연으로는 인쇄회로기판의 하면과 수평하게 접촉되도록 제2수평면이 형성된 것을 특징으로 하는 반도체패키지용 수납 트레이.
KR10-2000-0081971A 2000-12-26 2000-12-26 반도체패키지용 수납 트레이 KR100400829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081971A KR100400829B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 수납 트레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0081971A KR100400829B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 수납 트레이

Publications (2)

Publication Number Publication Date
KR20020052577A KR20020052577A (ko) 2002-07-04
KR100400829B1 true KR100400829B1 (ko) 2003-10-08

Family

ID=27685961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0081971A KR100400829B1 (ko) 2000-12-26 2000-12-26 반도체패키지용 수납 트레이

Country Status (1)

Country Link
KR (1) KR100400829B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986237B1 (ko) * 2003-07-29 2010-10-07 유태승 전원플러그용 파이프형 전극봉의 제조방법
KR100986238B1 (ko) * 2003-07-29 2010-10-07 유태승 전원플러그용 파이프형 전극봉의 제조방법
KR200453891Y1 (ko) * 2010-09-30 2011-06-02 이완규 220ｖ 전원플러그용 핀단자 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205588A (ja) * 1989-01-23 1990-08-15 Matsushita Electron Corp 半導体装置用保持具

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02205588A (ja) * 1989-01-23 1990-08-15 Matsushita Electron Corp 半導体装置用保持具

Also Published As

Publication number Publication date
KR20020052577A (ko) 2002-07-04

Similar Documents

Publication Publication Date Title
KR100355796B1 (ko) 반도체패키지용 리드프레임 및 이를 봉지하기 위한 금형 구조
JP2000091489A (ja) 半導体パッケ―ジ用リ―ドフレ―ム及び、これを用いた半導体パッケ―ジ
US20060267609A1 (en) Epoxy Bump for Overhang Die
US20010032800A1 (en) Method of manufacturing semiconductor device and tray used in the method
US7163104B2 (en) Tray for semiconductor device and semiconductor device
KR100400829B1 (ko) 반도체패키지용 수납 트레이
US11569410B2 (en) Light emitting diode packaging device
JP4694247B2 (ja) 半導体集積回路装置用収納トレイ
JP2012043914A (ja) 収容トレイ及び基板のハンドリング方法
US7417308B2 (en) Stack type package module and method for manufacturing the same
KR100226108B1 (ko) 볼그리드어레이 반도체패키지 보관용 트레이
US6653728B1 (en) Tray for ball grid array semiconductor packages
JP7072045B2 (ja) 多数個取り素子収納用パッケージおよび多数個取り光半導体装置
KR100393099B1 (ko) 반도체패키지
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
US11824012B2 (en) Integrated circuit package structure and method of manufacturing the same
WO2021153583A1 (ja) セラミックス基板の輸送用の梱包容器
KR19990042531A (ko) 반도체 패키지용 트레이
JP2630246B2 (ja) 半導体ｐｋｇ搬送キャリア，その成形型及び製造方法並びに半導体ｐｋｇの実装方法
US20040188852A1 (en) Semiconductor device
KR101255582B1 (ko) 방열판 수납 트레이
KR100370846B1 (ko) 반도체칩 수납용 와플팩
KR20240002916A (ko) 포장 보호 어셈블리
KR100389828B1 (ko) 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이
KR20030001032A (ko) 멀티 스택형 패키지의 실장 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060919

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee