JP4694247B2 - 半導体集積回路装置用収納トレイ - Google Patents

半導体集積回路装置用収納トレイ Download PDF

Info

Publication number
JP4694247B2
JP4694247B2 JP2005119551A JP2005119551A JP4694247B2 JP 4694247 B2 JP4694247 B2 JP 4694247B2 JP 2005119551 A JP2005119551 A JP 2005119551A JP 2005119551 A JP2005119551 A JP 2005119551A JP 4694247 B2 JP4694247 B2 JP 4694247B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
package
circuit device
storage tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005119551A
Other languages
English (en)
Other versions
JP2006298397A (ja
Inventor
秀暢 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005119551A priority Critical patent/JP4694247B2/ja
Publication of JP2006298397A publication Critical patent/JP2006298397A/ja
Application granted granted Critical
Publication of JP4694247B2 publication Critical patent/JP4694247B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Packaging Frangible Articles (AREA)

Description

半導体集積回路装置は、近年、高密度、多ピン化に伴って、クアドフラットパッケージ（ＱＦＰ）からボール・グリッド・アレイ（ＢＧＡ）型に移行しつつある。
従来から、そのボール・グリッド・アレイ（ＢＧＡ）型の半導体集積回路装置（パッケージともいう）２を収納するための半導体集積回路装置用収納トレイ１としては、図１（ａ）、図１（ｂ）に示すように、区画された複数個の各収容部３に保持させる構成のものが知られている（例えば、特許文献１参照）。
また、半導体集積回路装置用収納トレイ１には、図２に示すように、各収容部３を構成する周壁４をテーパ形状に形成し、パッケージ２をテーパ形状の周壁４とで保持させる構成のものも知られている（例えば、特許文献２参照）。
更に、半導体集積回路装置用収納トレイ１には、図３に示すように、各収容部３の下部に突起部５を設け、各収容部３の周壁４と各突起部５とでパッケージ２を保持させる構成のものも知られている（例えば、特許文献３参照）。
特許第３３１４９１８号公報 特開平９−１４８４２４号公報 特開２００３−４０３８９号公報
しかしながら、従来の半導体集積回路装置用収納トレイ１は、各収容部（ポケット）３の大きさがそのボール・グリッド・アレイ（ＢＧＡ）型の半導体集積回路装置のパッケージ２の外形寸法により決定されるため、外形寸法の異なるボール・グリッド・アレイ（ＢＧＡ）型の半導体集積回路装置のパッケージ２を収容することができず、外形寸法の異なるボール・グリッド・アレイ毎に専用の半導体集積回路装置用収納トレイ１を準備せざるを得ず、汎用性に欠け、不便であるという問題がある。
特に、製造組み立ての際に、不具合のあるパッケージ２を取り除いて収納する際には外形寸法の異なるものが混在する場合があり、また、開発段階では、外形寸法を適宜変更することがあり、このようなパッケージ２の収納の際には特別注文により半導体集積回路装置用収納トレイ１を製作せざる得ず、不便である。
本発明は、上記の事情に鑑みて為されたもので、外形寸法が異なるボール・グリッド・アレイ（ＢＧＡ）型の半導体集積回路装置のパッケージを収納することのできる半導体集積回路装置用収納トレイを提供することにある。
請求項１に記載の半導体集積回路装置用収納トレイは、フラットな下面に複数個の導電ボールが配列されたボール・グリッド・アレイ型のパッケージを収納し、かつ、前記パッケージの下面と前記導電ボールとにより前記パッケージを保持する半導体集積回路装置用収納トレイであって、前記導電ボールを保持する保持溝を有し、該保持溝は、前記パッケージを保持した状態で前記導電ボールと前記保持溝の底部との間に隙間が生じる深さとされ、かつ、前記保持溝は前記導電ボールの直径と同程度の直径を有する円形の凹孔であって、該導電ボールの直径部分の周壁部を前記凹孔の周壁によって保持するように構成されていることを特徴とする。
請求項２に記載の半導体集積回路装置用収納トレイは、前記凹孔を複数個有し、該複数
個の凹孔が等間隔に配設されていることを特徴とする。
請求項３に記載の半導体集積回路装置用収納トレイは、前記複数個の凹孔の配設が格子
状であることを特徴とする。
請求項１ないし請求項３に記載の発明によれば、パッケージの下面と導電ボールとによりボール・グリッド・アレイ（ＢＧＡ）型の半導体集積回路装置のパッケージを保持する構成としたので、外形寸法が異なるパッケージでも支障なく収納することができる。
また、パッケージ自体の重量はパッケージ下面で支承されるため、導電ボールに加わるストレスを低減できる。
また、導電ボールと保持溝との間に隙間があるので、回路基板にハンダづけする際に接する導電ボールの底面を保護することができ、また、回路基板に搭載したときのパッケージの傾きを防止できる。
特に、半導体集積回路装置用収納トレイに振動が加わったとしても、導電ボールで振動が吸収されるため、半導体集積回路装置そのものが受けるダメージを緩和できる。
請求項２に記載の発明によれば、パッケージの導電ボールの行数、列数が異なっていたとしても、パッケージを収納できる。
以下に、本発明に係わる半導体集積回路装置用収納トレイの発明の実施の形態を図面を参照しつつ説明する。
図４は図５に示す半導体集積回路装置用収納トレイ１０に用いるボール・グリッド・アレイ型のパッケージ１１の一例を概念的に示す断面図である。このボール・グリッド・アレイ型のパッケージ１１は、パッケージ基板１２と、半導体チップ１３と、半導体チップ１３を保護する保護樹脂部１４とから大略構成されている。パッケージ基板１２の上面１２ａにはリードパターン１５が形成され、パッケージ基板１２のフラットな下面１２ｂには導電ボール１６が図６（ａ）、図６（ｂ）に示すように格子状に等ピッチ間隔で配列されている。各導電ボール１６はバンプ下地電極１６ｆを介してリードパターン１５に接続され、そのリードパターン１５はボンディングワイヤ１７を介して半導体チップ１３に適宜接続されている。
その導電ボール１６の各ピッチ（中心から中心までの間隔）は、例えば、１.２７ｍｍであり、図６（ａ）には例えば導電ボール１６が縦横に格子状に８個づつ配列された４８ピン構成の正方形の外形を有するパッケージ１１が示され、図６（ｂ）には例えば導電ボール１６が縦に５個、横に４個の格子状に配列された２０ピン構成の長方形の外形を有するパッケージ１１が示されている。なお、ここでは、その図６（ａ）に示すパッケージ１１は、その下面１２ｂでかつその中央部に導電ボール１６の配列により包囲された正方形状の導電ボール非配列領域１８を有する。
半導体集積回路装置用収納トレイ１０は、図５、図７に示すように、平らな長方形状の板体２０からなっている。その上面２０ａは、図８に示すようにパッケージ基板１２の下面１２ｂが当接してパッケージ１１を支持する役割を果たす。
この板体２０には、図８に示すように、上面２０ａからその板体２０の厚さ方向の下面２０ｂに向かって延びる複数個の保持溝２１が、図５に示すように格子状にかつ等間隔に形成されている。ここでは、その保持溝２１は円形の凹孔から構成されている。導電ボール１６はその保持溝２１に上面２０ａから侵入され、導電ボール１６の直径部分の周壁部１６ａが凹孔周壁２１ａによって保持される。保持溝２１は、パッケージ１１を保持した状態で導電ボール１６と保持溝２１の底部２２との間に隙間２３が生じる深さとされている。
この半導体集積回路装置用収納トレイ１０によれば、図６（ａ）に示すパッケージ１１、図６（ｂ）に示すパッケージ１１のいずれも、導電ボール１６のピッチが同じであれば、図９に示すように、同一のトレイ１１に同時に収納することもできる。
従来の半導体集積回路装置用収納トレイの一例を示す図であって、（ａ）は平面図、（ｂ）はその一部を拡大して示した断面図である。 従来の半導体集積回路装置用収納トレイの他の例を拡大して示す断面図である。 従来の半導体集積回路装置用収納トレイの更に他の例を拡大して示す断面図である。 本発明に係わるボール・グリッド・アレイ型のパッケージの拡大断面図である。 本発明に係わる半導体集積回路装置用収納トレイの平面図である。 本発明に係わるボール・グリッド・アレイ型のパッケージを底面側から見た平面図であって、（ａ）は８×８個の導電ボールが縦横に格子状に配列された状態を示し、（ｂ）は５×４個の導電ボールが縦横に格子状に配列された状態を示す。 本発明に係わる半導体集積回路装置用収納トレイの斜視図である。 本発明に係わる半導体集積回路装置用収納トレイにボール・グリッド・アレイ型のパッケージを収納した状態を示す部分拡大断面図である。 本発明に係わる半導体集積回路装置用収納トレイにボール・グリッド・アレイ型のパッケージを収納した状態を示す平面図である。
符号の説明
１０…半導体集積回路装置用収納トレイ
１１…ボール・グリッド・アレイ型のパッケージ
１２ｂ…下面
１６…導電ボール
２０…板体
２０ａ…上面
２０ｂ…下面
２１ａ…凹孔周壁
２１…保持溝
２２…底部
２３…隙間

Claims (3)

  1. フラットな下面に複数個の導電ボールが配列されたボール・グリッド・アレイ型のパッケージを収納し、かつ、前記パッケージの下面と前記導電ボールとにより前記パッケージを保持する半導体集積回路装置用収納トレイであって、
    前記導電ボールを保持する保持溝を有し、該保持溝は、前記パッケージを保持した状態で前記導電ボールと前記保持溝の底部との間に隙間が生じる深さとされ、かつ、前記保持溝は前記導電ボールの直径と同程度の直径を有する円形の凹孔であって、該導電ボールの直径部分の周壁部を前記凹孔の周壁によって保持するように構成されていることを特徴とする半導体集積回路装置用収納トレイ。
  2. 前記凹孔を複数個有し、該複数個の凹孔が等間隔に配設されていることを特徴とする請求項１に記載の半導体集積回路装置用収納トレイ。
  3. 前記複数個の凹孔の配設が格子状であることを特徴とする請求項２に記載の半導体集積回路装置用収納トレイ。
JP2005119551A 2005-04-18 2005-04-18 半導体集積回路装置用収納トレイ Expired - Fee Related JP4694247B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005119551A JP4694247B2 (ja) 2005-04-18 2005-04-18 半導体集積回路装置用収納トレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005119551A JP4694247B2 (ja) 2005-04-18 2005-04-18 半導体集積回路装置用収納トレイ

Publications (2)

Publication Number Publication Date
JP2006298397A JP2006298397A (ja) 2006-11-02
JP4694247B2 true JP4694247B2 (ja) 2011-06-08

Family

ID=37466943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005119551A Expired - Fee Related JP4694247B2 (ja) 2005-04-18 2005-04-18 半導体集積回路装置用収納トレイ

Country Status (1)

Country Link
JP (1) JP4694247B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5679735B2 (ja) * 2010-08-18 2015-03-04 株式会社ディスコ パッケージ基板のハンドリング方法
JP7191735B2 (ja) 2019-03-07 2022-12-19 株式会社東芝 テスト治具
CN111772955B (zh) * 2020-08-13 2022-12-20 宿州市久协医药信息咨询有限公司 一种康复护理车
CN113053782B (zh) * 2020-12-29 2022-02-18 无锡中微亿芯有限公司 防静电托盘

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0872974A (ja) * 1994-09-07 1996-03-19 Shinon Denki Sangyo Kk 半導体デバイス用トレー
JPH10218276A (ja) * 1997-01-31 1998-08-18 Mitsubishi Electric Corp 半導体装置用トレイ
JP2000185765A (ja) * 1998-12-18 2000-07-04 Fujitsu Ltd 収納容器及び半導体装置の収納容器及び半導体装置の搬送方法
JP2004155443A (ja) * 2002-11-05 2004-06-03 Shinon Denki Sangyo Kk 半導体集積回路用トレー
JP2004345667A (ja) * 2003-05-21 2004-12-09 Shin Etsu Polymer Co Ltd 電子部品搬送用キャリアテープ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0872974A (ja) * 1994-09-07 1996-03-19 Shinon Denki Sangyo Kk 半導体デバイス用トレー
JPH10218276A (ja) * 1997-01-31 1998-08-18 Mitsubishi Electric Corp 半導体装置用トレイ
JP2000185765A (ja) * 1998-12-18 2000-07-04 Fujitsu Ltd 収納容器及び半導体装置の収納容器及び半導体装置の搬送方法
JP2004155443A (ja) * 2002-11-05 2004-06-03 Shinon Denki Sangyo Kk 半導体集積回路用トレー
JP2004345667A (ja) * 2003-05-21 2004-12-09 Shin Etsu Polymer Co Ltd 電子部品搬送用キャリアテープ

Also Published As

Publication number Publication date
JP2006298397A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
US9761563B2 (en) Multi-chip package having a stacked plurality of different sized semiconductor chips, and method of manufacturing the same
US6836007B2 (en) Semiconductor package including stacked semiconductor chips
JP2002305284A (ja) 半導体装置積層構造体
JP2005150719A (ja) ダブルスタックされたｂｇａパッケージ及び多重スタックされたｂｇａパッケージ
JP2003188508A (ja) プリント配線板、面実装形回路部品および回路モジュール
JP4694247B2 (ja) 半導体集積回路装置用収納トレイ
KR20080073739A (ko) 적층형 마이크로전자 패키지
US7928535B2 (en) Semiconductor device and semiconductor package having the same
US6642554B2 (en) Memory module structure
US6653728B1 (en) Tray for ball grid array semiconductor packages
TWI424525B (zh) 晶片封裝體的承載裝置及承載組件
JP3993078B2 (ja) 半導体集積回路用トレー
KR100715287B1 (ko) 반도체 메모리 모듈
KR100400829B1 (ko) 반도체패키지용 수납 트레이
JP2004155443A (ja) 半導体集積回路用トレー
JPH1111572A (ja) 半導体集積回路装置収納用トレイ
JP2003040389A (ja) 半導体集積回路装置用トレイ
KR101078739B1 (ko) 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP4451790B2 (ja) 半導体装置、半導体装置の製造方法およびカード型記録媒体
JP2005072190A (ja) 半導体装置の製造方法および半導体装置
KR100575853B1 (ko) 반도체 마이크로 비지에이 패키지
KR20200028994A (ko) 회로 기판, 회로 기판의 설계 방법, 및 반도체 장치
JP2002019909A (ja) 半導体装置用マガジン
JP2005057021A (ja) 半導体集積回路装置用トレイ
JPH0645512A (ja) Ｉｃパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees