KR20200028994A - 회로 기판, 회로 기판의 설계 방법, 및 반도체 장치 - Google Patents

회로 기판, 회로 기판의 설계 방법, 및 반도체 장치 Download PDF

Info

Publication number
KR20200028994A
KR20200028994A KR1020207003971A KR20207003971A KR20200028994A KR 20200028994 A KR20200028994 A KR 20200028994A KR 1020207003971 A KR1020207003971 A KR 1020207003971A KR 20207003971 A KR20207003971 A KR 20207003971A KR 20200028994 A KR20200028994 A KR 20200028994A
Authority
KR
South Korea
Prior art keywords
terminal
circuit board
terminals
center
functional
Prior art date
Application number
KR1020207003971A
Other languages
English (en)
Other versions
KR102351428B1 (ko
Inventor
다카노부 나루세
Original Assignee
아이신에이더블류 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이신에이더블류 가부시키가이샤 filed Critical 아이신에이더블류 가부시키가이샤
Publication of KR20200028994A publication Critical patent/KR20200028994A/ko
Application granted granted Critical
Publication of KR102351428B1 publication Critical patent/KR102351428B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

상면에 반도체 모듈이 탑재되고, 하면에 접속 단자(14)가 마련된 회로 기판(1)에 있어서, 적어도 일부의 접속 단자(14)에는 접속 핀이 마련되어 있다. 접속 단자(14)에는, 반도체 모듈을 구동하기 위한 구동 단자(14D)와, 반도체 모듈과 다른 기능부를 접속하기 위한 기능 단자(14F)가 포함된다. 회로 기판(1)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가, 회로 기판(1)의 중심(O)에 대해 점 대칭으로 되어 있다.

Description

회로 기판, 회로 기판의 설계 방법, 및 반도체 장치
본 발명은, 회로 기판, 회로 기판의 설계 방법, 및 반도체 장치에 관한 것이다.
평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판이 사용되고 있다. 그러한 구성의 회로 기판의 일례가, 국제 공개 제02/103793호(특허문헌 1)에 개시되어 있다. 특허문헌 1의 회로 기판의 상면에는 복수의 반도체 소자를 포함하는 칩이 탑재되어 있고(Multi-Chip Module; MCM), 하나의 회로 기판으로 복수 기능을 실현 가능하게 되어 있다. 복수의 접속 단자에는, 볼형의 접속 핀이 각각 접속되어 있다.
국제 공개 제02/103793호
이러한 회로 기판에서는, 그 하면에 마련된 복수의 접속 단자 및 그것에 접속되는 접속 핀은, 기능별로 집약되어 배치되는 경우가 많다. 이러한 경우에 있어서, 불필요한 기능이 있는 경우에는, 그 기능에 대응하는 사용하지 않는 접속 단자에는, 접속 핀을 마련하지 않도록 하는 것도 생각할 수 있다. 그러나 그 경우에는, 접속 핀의 유무에 따라, 땜납 리플로우 등에 의한 다른 기판과의 접속 시에 회로 기판이 기울어질 가능성이 있다.
사용하지 않는 단자가 일부에 존재하는 경우라도 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판의 실현이 요망된다.
본 개시에 관한 회로 기판은,
평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판이며,
적어도 일부의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련되고,
복수의 상기 접속 단자에는, 상기 반도체 모듈을 구동하기 위한 구동 단자와, 상기 반도체 모듈과 다른 기능부를 접속하기 위한 기능 단자가 포함되고,
상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭으로 되어 있다.
본 개시에 관한 회로 기판의 설계 방법은,
평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련되고, 적어도 일부의 상기 접속 단자에 상기 하면으로부터 돌출되는 접속 핀이 마련된 회로 기판의 설계 방법이며,
복수의 상기 접속 단자를, 각각, 상기 반도체 모듈을 구동하기 위한 구동 단자와, 상기 반도체 모듈과 다른 기능부를 접속하기 위한 기능 단자로 분류하고,
상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭이 되도록, 상기 구동 단자와 상기 기능 단자를 배치한다.
이 구성에 의하면, 네 분할 영역 각각에 있어서의 구동 단자의 배치가 하면의 중심에 대해 점 대칭으로 되어 있기 때문에, 가령 일부의 기능 단자에 대해 접속 핀을 마련하지 않았다고 해도, 시스템 기판 등의 다른 기판과의 접속 시에 회로 기판이 기울어지기 어렵다. 따라서, 사용하지 않는 단자가 일부에 존재하는 경우라도 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판을 실현할 수 있다.
본 개시에 관한 또 하나의 회로 기판은,
평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판이며,
복수의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련된 유핀 단자와, 상기 접속 핀이 마련되지 않은 무핀 단자가 포함되고,
상기 무핀 단자에 인접하는 상기 접속 단자는, 상기 유핀 단자이고,
상기 하면의 코너에 가장 가까운 위치에 상기 유핀 단자가 배치되어 있다.
이 구성에 의하면, 무핀 단자가 서로 인접하여 한데 모이는 일 없이 분산되어 배치되고, 또한 직사각 형상의 회로 기판의 최외측에 위치하는 적어도 네 점에 배치되기 때문에, 회로 기판 전체가 접속 핀에 의해 대략 균등하게 지지되게 된다. 이 때문에, 복수의 접속 단자 중 일부가 무핀 단자라도, 시스템 기판 등의 다른 기판과의 접속 시에 회로 기판이 기울어지기 어렵다. 따라서, 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판을 실현할 수 있다. 또한, 가열 시에 회로 기판이 휘는 것을 억제할 수 있다.
본 개시에 관한 반도체 장치는,
평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판과,
상기 회로 기판이 복수의 상기 접속 단자를 통해 표면 실장되는 주 기판을 구비하고,
상기 주 기판 상에, 전원부와, 클럭부와, 리셋부가 배치되고,
상기 주 기판에, 오디오 기능부 및 카메라 기능부와 각각 접속되는 기판 단자가 마련되고,
적어도 일부의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련되고,
복수의 상기 접속 단자에는, 상기 반도체 모듈과, 상기 전원부, 상기 클럭부, 및 상기 리셋부를 접속하기 위한 구동 단자와, 상기 반도체 모듈과 상기 기판 단자를 접속하기 위한 기능 단자가 포함되고,
상기 회로 기판에 있어서, 상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭으로 되어 있다.
이 구성에 의하면, 네 분할 영역 각각에 있어서의 구동 단자의 배치가 하면의 중심에 대해 점 대칭으로 되어 있기 때문에, 가령 오디오 기능부 및 카메라 기능부 중 어느 것이 불필요한 경우에, 그 불필요한 기능부에 대응하는 기능 단자에 대해 접속 핀을 마련하지 않았다고 해도, 회로 기판과 주 기판의 접속 시에 회로 기판이 기울어지기 어렵다. 따라서, 불량품의 발생률을 낮게 억제하여 제조 비용의 저감을 도모할 수 있음과 함께, 반도체 장치의 신뢰성을 높일 수 있다.
본 개시에 관한 기술의 또 다른 특징과 이점은, 도면을 참조하여 기술하는 이하의 예시적이면서 비한정적인 실시 형태의 설명에 의해 보다 명확해질 것이다.
도 1은 실시 형태에 관한 반도체 장치의 측면도.
도 2는 반도체 장치의 저면도.
도 3은 각 접속 단자의 배치에 관한 설계 방법을 나타내는 설명도.
도 4는 각 접속 핀의 배치 구성의 일례를 나타내는 모식도.
도 5는 각 접속 핀의 배치 구성의 일례를 나타내는 단면도.
도 6은 각 접속 핀의 배치 구성의 다른 일례를 나타내는 모식도.
도 7은 각 접속 핀의 배치 구성의 다른 일례를 나타내는 단면도.
도 8은 각 접속 단자의 배치에 관한 다른 설계 방법을 나타내는 설명도.
도 9는 각 접속 단자의 배치에 관한 다른 설계 방법을 나타내는 설명도.
도 10은 각 접속 단자의 배치에 관한 다른 설계 방법을 나타내는 설명도.
도 11은 각 접속 단자의 배치에 관한 다른 설계 방법을 나타내는 설명도.
도 12는 각 접속 단자의 배치에 관한 다른 설계 방법을 나타내는 설명도.
도 13은 반도체 장치와 주변 기기의 관계를 나타내는 모식도.
회로 기판 및 그 설계 방법의 실시 형태에 대해, 도면을 참조하여 설명한다. 도 1에 나타내는 바와 같이, 본 실시 형태의 회로 기판(1)은, 반도체 장치(100)에 내장되어 사용된다. 반도체 장치(100)는, 회로 기판(1)과 반도체 모듈(3)과 몰드부(4)를 구비하고, 다른 기판의 일례인 시스템 기판(90)에 접속되어 있다. 반도체 장치(100)는, 예를 들어 자동차 등의 차량에 탑재된, 오디오 장치나 내비게이션 장치 등이 통합된 멀티미디어 시스템을 구동하는 핵심으로서 사용된다. 당해 시스템에 있어서, 본 실시 형태의 반도체 장치(100)는, 예를 들어 오디오 기능이나 내비게이션 기능, 카메라 기능 등의 복수의 기능을 실현하기 위해 공용되고 있다.
반도체 모듈(3)은, 단일의 반도체 소자에 의해 구성된 반도체 칩이어도 되고, 복수의 반도체 소자에 의해 구성된 멀티 칩 모듈(Multi-Chip Module; MCM)이어도 된다. 소형화·고성능화 등의 관점에서는 후자의 구성이 바람직하고, 그 경우에는, 반도체 모듈(3)을 구성하는 복수의 반도체 소자의 하나로서, 동작 프로그램이 저장된 메모리(Read Only Memory; ROM)나, 작업 영역이 설정되는 메모리(Random Access Memory; RAM) 등이 포함되어도 된다.
반도체 모듈(3)은, 회로 기판(1)을 구성하는 기판 본체(10)의 상면(10a)에 실장되어 있다. 반도체 모듈(3)은, 평면으로 보아 회로 기판(1)의 중앙부에 배치되어 있다. 「평면으로 보아」란, 회로 기판(1)을 구성하는 평판에 직교하는 방향을 따라 본 상태이다. 반도체 모듈(3)은, 기판 본체(10)의 상면(10a)에 마련되는 접속 단자와 예를 들어 본딩 와이어 등에 의해 전기적으로 접속되어 있다. 반도체 모듈(3)은, 예를 들어 수지 재료로 이루어지는 몰드부(4)에 매설되어 있다.
상면(10a)에 반도체 모듈(3)이 탑재되는 회로 기판(1)은, 하면(10b)측에서 본 도 2에 나타내는 바와 같이, 평면으로 보아 직사각 형상으로 형성되어 있다. 도시된 예에서는, 회로 기판(1)은 평면으로 보아 정사각 형상으로 형성되어 있지만, 그러한 구성에 한정되지 않고, 평면으로 보아 회로 기판(1)이 직사각 형상으로 형성되어도 된다. 회로 기판(1)은, 기판 본체(10)의 내부에, 복수 층을 형성하도록 적층된 복수의 배선층(12)을 갖는다. 즉, 본 실시 형태의 회로 기판(1)은, 다층 배선형 회로 기판으로 되어 있다.
기판 본체(10)의 하면(10b)에는, 복수의 접속 단자(14)가 마련되어 있다. 복수의 접속 단자(14)는, 기판 본체(10)의 각 변(제1 변(S1), 제2 변(S2), 제3 변(S3), 제4 변(S4))을 따라, 기판 본체(10)의 외연측으로부터 복수의 단자 열(14R)을 형성하도록 배치되어 있다. 본 실시 형태에서는, 각 변(S1 내지 S4)의 외연측으로부터, 3열의 단자 열(14R)을 형성하도록, 또한 1열분 걸러 내부측에 3열의 단자 열(14R)을 형성하도록, 총 168개의 접속 단자(14)가, 중간부의 무배치 영역을 제외하고 전체적으로 직교 격자형으로 배치되어 있다. 또한, 무배치 영역은, 본 실시 형태에 있어서 콘덴서를 배치하기 쉽게 하기 위해 마련되어 있지만, 이러한 무배치 영역이 마련되지 않는 풀 그리드 구성이어도 된다. 도 1에 나타내는 바와 같이, 각 접속 단자(14)에는, 접속 핀(16)이, 기판 본체(10)의 하면(10b)으로부터 돌출되도록 마련되어 있다.
접속 핀(16)은, 기판 본체(10)의 하면(10b)으로부터 돌출되는 것이면, 그 형상은 특별히 한정되지 않는다. 접속 핀(16)은, 예를 들어 볼형, 원기둥형, 또는 각기둥형 등으로 형성되어도 된다. 접속 핀(16)은, 다른 기판의 일례인 시스템 기판(90)과 반도체 장치(100)를 전기적으로 접속할 때의 반도체 장치(100)측의 접점이 된다. 시스템 기판(90)과 반도체 장치(100)의 접속은, 예를 들어 땜납 리플로우에 의해 행할 수 있다. 즉, 예를 들어 시스템 기판(90)측의 접점에 크림상의 땜납을 도포 또는 인쇄해 두고, 그 위에, 복수의 접속 핀(16)을 갖는 반도체 장치(100)를 적재하여, 그 후, 전체를 가열하여 땜납을 용해시킴으로써 양자를 접속할 수 있다.
상술한 바와 같이, 반도체 장치(100)는 복수 기능을 실현 가능한 것이지만, 각 기능을 실현함에 있어서 통괄적으로 작용하는 기능이며 그 중에는 반드시 이용되는 기능도 존재하고, 시스템의 구성에 따라서는 이용되지 않는 기능(불필요한 기능)이 존재하는 경우가 있다. 불필요한 기능이 존재하는 경우에는, 절연성의 확인 시험을 용이하게 행할 수 있도록 하는(실시하지 않아도 되는 것을 포함함) 관점에서는, 당해 불필요한 기능에 대응하는 접속 단자(14)에는 접속 핀(16)을 마련하지 않도록 하는 것이 바람직하다. 그러나 통상, 복수의 접속 단자(14)는 기능별로 집약되어 배치되기 때문에, 일부의 접속 단자(14)에 접속 핀(16)을 마련하지 않게 되면, 땜납 리플로우 시에 반도체 장치(100)가 기울어져 버릴 우려가 있었다.
그래서 본 실시 형태에서는, 이하에 기재하는 설계 방법(이하, 「본 설계 방법」이라고 함)에 기초하여 회로 기판(1)이 설계되어 있다(도 3을 참조). 본 설계 방법에 있어서는, 먼저, 복수의 접속 단자(14)를, 각각, 구동 단자(14D)와 기능 단자(14F)로 분류한다. 구동 단자(14D)는, 반도체 모듈(3)을 구동하기 위한 단자이다. 구동 단자(14D)에는, 예를 들어 반도체 모듈(3)의 전원 단자가 포함된다. 또한, 구동 단자(14D)에는, 반도체 모듈(3)의 동작 프로그램이 저장된 메모리(ROM)나, 반도체 모듈(3)의 작업 영역이 설정되는 메모리(RAM) 등과의 접속 단자가 포함되어도 된다. 기능 단자(14F)는, 반도체 모듈(3)과 다른 기능부를 접속하기 위한 단자이다. 이러한 다른 기능부에는, 예를 들어 오디오 기능부나 내비게이션 기능부, 카메라 기능부 등이 포함된다.
본 설계 방법에서는, 기판 본체(10)를 4분할한 분할 영역(제1 분할 영역(D1), 제2 분할 영역(D2), 제3 분할 영역(D3), 제4 분할 영역(D4)) 각각에 있어서의 구동 단자(14D)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭이 되도록, 구동 단자(14D)를 배치한다. 각 분할 영역(D1 내지 D4)은, 제1 변(S1) 및 제3 변(S3)의 각각의 중앙을 지나는 제1 가상선(L1)과, 제2 변(S2) 및 제4 변(S4)의 각각의 중앙을 지나는 제2 가상선(L2)으로 분할되는, 기판 본체(10)의 네 영역이다. 제1 가상선(L1)과 제2 가상선(L2)은, 기판 본체(10)의 중심(O)에서 교차(본 예에서는 직교)하고 있다. 각 분할 영역(D1 내지 D4)은, 기판 본체(10)에 대해 1:2의 상사비의 직사각 형상으로 형성되고, 기판 본체(10)의 중심(O)에서 서로 코너를 맞댄 상태로 배치되어 있다.
이러한 구성에서는, 제2 분할 영역(D2)은, 제1 분할 영역(D1)에 대해 제2 가상선(L2)을 사이에 두고 인접하고, 제3 분할 영역(D3)은, 제2 분할 영역(D2)에 대해 제1 가상선(L1)을 사이에 두고 인접하고 있다. 제4 분할 영역(D4)은, 제3 분할 영역(D3)에 대해 제2 가상선(L2)을 사이에 두고 인접함과 함께, 제1 분할 영역(D1)에 대해 제1 가상선(L1)을 사이에 두고 인접하고 있다. 본 실시 형태에서는, 제2 가상선(L2)이 「2개의 가상선 중 한쪽」에 상당하고, 제1 가상선(L1)이 「2개의 가상선 중 다른 쪽」에 상당한다.
네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 중심(O)에 대해 점 대칭이란, 중심(O)에 대해 180°의 위치 관계가 되는 제1 분할 영역(D1)과 제3 분할 영역(D3) 사이에서 구동 단자(14D)의 배치가 점 대칭이고, 또한 마찬가지로 중심(O)에 대해 180°의 위치 관계가 되는 제2 분할 영역(D2)과 제4 분할 영역(D4) 사이에서 구동 단자(14D)의 배치가 점 대칭임을 의미한다. 제1 가상선(L1)을 사이에 두고 인접하는 제1 분할 영역(D1)과 제4 분할 영역(D4) 사이나, 제2 분할 영역(D2)과 제3 분할 영역(D3) 사이에서의 구동 단자(14D)의 배치는, 특별히 제한되지 않는다. 마찬가지로, 제2 가상선(L2)을 사이에 두고 인접하는 제1 분할 영역(D1)과 제2 분할 영역(D2) 사이나, 제3 분할 영역(D3)과 제4 분할 영역(D4) 사이에서의 구동 단자(14D)의 배치는, 특별히 제한되지 않는다.
본 실시 형태에서는, 기판 본체(10)를 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가, 제1 가상선(L1)에 대해 선 대칭이 되도록, 또한 제2 가상선(L2)에 대해 선 대칭이 되도록, 구동 단자(14D)를 배치한다. 또한 본 실시 형태에서는, 각 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가, 중심(O)을 축으로 하여 4회 대칭이 되도록, 구동 단자(14D)를 배치한다. 또한, 기능 단자(14F)는, 구동 단자(14D)가 배치되지 않는 위치에 배치된다.
또한, 기판 본체(10)는, 중앙 영역(Rm)과, 4개의 코너부 영역(제1 코너부 영역(Rc1), 제2 코너부 영역(Rc2), 제3 코너부 영역(Rc3), 제4 코너부 영역(Rc4))과, 4개의 변 중앙 영역(제1 변 중앙 영역(Rs1), 제2 변 중앙 영역(Rs2), 제3 변 중앙 영역(Rs3), 제4 변 중앙 영역(Rs4))을 갖고 있다. 중앙 영역(Rm)은, 기판 본체(10)의 중앙에 설정되는 직사각형 영역이며, 그 중심이 기판 본체(10)의 중심(O)에 일치하도록 마련되어 있다. 각 코너부 영역(Rc1 내지 Rc4)은, 기판 본체(10)의 네 코너에 설정되는 직사각형 영역이며, 기판 본체(10)의 네 코너(C1 내지 C4)를 포함하도록 마련되어 있다. 각 변 중앙 영역(Rs1 내지 Rs4)은, 기판 본체(10)의 각 변(S1 내지 S4)을 따라 각각의 중앙을 포함하도록 설정되는 직사각형 영역이며, 중앙 영역(Rm)의 사방을 둘러싸도록 마련되어 있다.
중앙 영역(Rm)은, 그 자체가, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 배치되어 있다. 각 코너부 영역(Rc1 내지 Rc4)은, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 배치되어 있다. 각 변 중앙 영역(Rs1 내지 Rs4)은, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 배치되어 있다. 또한, 중앙 영역(Rm)은, 그 자체가, 제1 가상선(L1) 및 제2 가상선(L2)에 대해 각각 선 대칭으로 배치되어 있다. 각 코너부 영역(Rc1 내지 Rc4)은, 제1 가상선(L1) 및 제2 가상선(L2)에 대해 각각 선 대칭으로 배치되어 있다. 각 변 중앙 영역(Rs1 내지 Rs4)은, 제1 가상선(L1) 및 제2 가상선(L2)에 대해 각각 선 대칭으로 배치되어 있다.
본 설계 방법에서는, 중앙 영역(Rm) 및 각 코너부 영역(Rc1 내지 Rc4)에만, 오로지 구동 단자(14D)를 배치한다. 중앙 영역(Rm)의 전역에, 구동 단자(14D)를 6열×6열의 직교 격자형으로 배치하고, 각 코너부 영역(Rc1 내지 Rc4)의 전역에, 구동 단자(14D)를 3열×3열의 직교 격자형으로 배치한다. 이와 같이 하여, 기판 본체(10)의 중심(O)을 포함하는 중앙 영역(Rm)에 있어서, 복수의 단자 열(14R)에 걸쳐 구동 단자(14D)가 배치되어 있다. 또한, 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 구동 단자(14D)가 배치되어 있음과 함께, 기판 본체(10)의 네 코너(C1 내지 C4)를 각각 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 단자 열(14R)에 걸쳐 구동 단자(14D)가 배치되어 있다. 또한, 중앙 영역(Rm) 및 각 코너부 영역(Rc1 내지 Rc4)에는, 기능 단자(14F)는 배치되어 있지 않다. 이러한 배치 구성으로 함으로써, 중앙 영역(Rm) 및 각 코너부 영역(Rc1 내지 Rc4)에 있어서의 구동 단자(14D)의 배치를, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 하고 있다.
각 변 중앙 영역(Rs1 내지 Rs4)에는, 구동 단자(14D) 및 기능 단자(14F) 양쪽을 배치한다. 본 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서의 외측(각 변(S1 내지 S4)의 에지측)에, 기능 단자(14F)를 8열×2열의 직교 격자형으로 배치하고, 그 내측(중심(O)측)에, 8개의 구동 단자(14D)를 1열로 배치한다. 이와 같이 하여, 본 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 기능 단자(14F)의 배치 밀도가 구동 단자(14D)의 배치 밀도보다도 높게 되어 있다. 또한, 기능 단자(14F) 및 구동 단자(14D) 전체에서, 8열×3열의 직교 격자형 배열이 형성되어 있다. 또한, 각 변 중앙 영역(Rs1 내지 Rs4)과 그 양측에 위치하는 두 코너부 영역에 걸쳐, 외측으로부터 3열째의 위치에 있어서, 구동 단자(14D)가, 각 변(S1 내지 S4) 전체에 걸쳐 각 변(S1 내지 S4)을 따라 1열로 배열되도록 배치되어 있다.
여기서, 본 실시 형태의 기능 단자(14F)는, 반도체 모듈(3)에 접속되는 제1 기능부에 대응하는 제1 기능 단자(14Fa)와, 반도체 모듈(3)에 접속되는 제2 기능부에 대응하는 제2 기능 단자(14Fb)를 포함하고 있다. 본 실시 형태에서는, 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)가 각각 「기능별 단자」에 상당한다. 제1 기능부는, 예를 들어 오디오 기능부여도 되고, 제2 기능부는, 예를 들어 카메라 기능부여도 된다. 물론, 이 이외의 할당도 당연히 가능하다. 본 실시 형태에서는, 기판 본체(10) 중에서 기능 단자(14F)가 배치되는 영역(기능 단자 배치 영역)인 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 제1 기능 단자(14Fa)의 배치 간격(ΔDa)과, 제2 기능 단자(14Fb)의 배치 간격(ΔDb)이 동등하게 되어 있다. 구동 단자(14D)와 기능 단자(14F)를 구별하지 않는 접속 단자(14)끼리의 배치 간격을 "기준 배치 피치"라고 정의하면, 도 3에 나타내는 바와 같이, 제1 기능 단자(14Fa)의 배치 간격(ΔDa) 및 제2 기능 단자(14Fb)의 배치 간격(ΔDb)은 모두, 기준 배치 피치의 2배의 길이로 되어 있다.
그리고 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서의 기능 단자(14F)가 배치되는 각 열에서는, 각 변(S1 내지 S4)을 따라, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 교대로 배치되어 있다. 또한, 각 변(S1 내지 S4)에 직교하는 방향으로, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 인접하도록 배치되고, 또한 그것에 인접하도록 구동 단자(14D)가 배치되어 있다. 각 변(S1 내지 S4)에 직교하는 방향에 있어서, 가장 외측에 제1 기능 단자(14Fa)가 배치되어 있는 경우에는, 그 내측에 인접하여 제2 기능 단자(14Fb)가 배치되고, 또한 그 내측에 인접하여 구동 단자(14D)가 배치되어 있다. 가장 외측에 제2 기능 단자(14Fb)가 배치되어 있는 경우에는, 그 내측에 인접하여 제1 기능 단자(14Fa)가 배치되고, 또한 그 내측에 인접하여 구동 단자(14D)가 배치되어 있다. 여기서, 구동 단자(14D)와, 복수 종류의 기능 단자(14F)(제1 기능 단자(14Fa), 제2 기능 단자(14Fb))를 각각 다른 종류의 접속 단자(14)라고 간주하면, 서로 다른 종류의 접속 단자(14)가 인접하도록 배치되어 있게 된다.
본 실시 형태에서는, 제1 변 중앙 영역(Rs1) 및 제3 변 중앙 영역(Rs3) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있다. 또한, 본 실시 형태에서는, 당해 영역(Rs1, Rs3)에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)의 배치는, 제2 가상선(L2)에 대해 선 대칭은 아니다. 또한, 제2 변 중앙 영역(Rs2) 및 제4 변 중앙 영역(Rs4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)의 배치도, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있다. 또한, 본 실시 형태에서는, 당해 영역(Rs2, Rs4)에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)의 배치는, 제1 가상선(L1)에 대해 선 대칭은 아니다. 또한, 각 변 중앙 영역(Rs1 내지 Rs4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)을 축으로 하여 4회 대칭으로 되어 있다.
이와 같이 하여, 본 설계 방법에서는, 회로 기판(1) 전체적으로, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭이 되도록, 구동 단자(14D)와 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)를 배치한다. 또한, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)을 축으로 하여 4회 대칭이 되도록, 구동 단자(14D)와 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)를 배치한다.
상술한 바와 같이, 각 접속 단자(14)(구동 단자(14D), 제1 기능 단자(14Fa), 제2 기능 단자(14Fb))에는, 통상, 기판 본체(10)의 하면(10b)으로부터 돌출되도록 접속 핀(16)이 마련되어 있다. 단, 가령, 어느 시스템의 구성에 있어서 제2 기능부를 이용하지 않는 경우, 절연성의 확인 등에 요하는 수고를 고려하면, 당해 제2 기능부에 대응하는 제2 기능 단자(14Fb)에 마련된 접속 핀(16)을 마련하지 않는 것이 바람직하다. 도 4 및 도 5에는, 그렇게 하여 얻어지는 회로 기판(1)의 모습을 나타내고 있다.
이 도면들에 나타내는 바와 같이, 일부의 접속 단자(14)에는 접속 핀(16)이 마련되고, 다른 일부의 접속 단자(14)에는 접속 핀(16)이 마련되어 있지 않다. 본 실시 형태에서는, 접속 핀(16)이 마련된 접속 단자(14)를 「유핀 단자(14P)」라고 하고, 접속 핀(16)이 마련되지 않은 접속 단자(14)를 「무핀 단자(14N)」라고 한다. 도 4 및 도 5의 예에서는, 상기한 설명에 있어서의 구동 단자(14D) 및 제1 기능 단자(14Fa)가 유핀 단자(14P)로 되어 있고, 제2 기능 단자(14Fb)가 무핀 단자(14N)로 되어 있다. 본 설계 방법에 기초하여 설계된 회로 기판(1)은, 유핀 단자(14P)가 전체적으로 대략 균등하게 분산되어 배치된 구성을 갖기 때문에, 일부의 접속 단자(14)(즉, 무핀 단자(14N)인 제2 기능 단자(14Fb))에 접속 핀(16)이 마련되지 않아도 기울어지기 어렵다. 또한, 불필요한 제2 기능 단자(14Fb)를 무핀 단자(14N)로 함으로써, 당해 제2 기능 단자(14Fb)에 관한 절연성의 확인 등의 작업이 불필요하다.
반대로, 가령, 어느 시스템의 구성에 있어서 제1 기능부를 이용하지 않는 경우, 마찬가지로, 당해 제1 기능부에 대응하는 제1 기능 단자(14Fa)에 마련된 접속 핀(16)을 마련하지 않는 것이 바람직하다. 도 6 및 도 7에는, 그렇게 하여 얻어지는 회로 기판(1)의 모습을 나타내고 있다.
이 도면들에 나타내는 예에서는, 구동 단자(14D) 및 제2 기능 단자(14Fb)가 유핀 단자(14P)로 되어 있고, 제1 기능 단자(14Fa)가 무핀 단자(14N)로 되어 있다. 본 설계 방법에 기초하여 설계된 회로 기판(1)은, 유핀 단자(14P)가 전체적으로 대략 균등하게 분산되어 배치된 구성을 갖기 때문에, 일부의 접속 단자(14)(즉, 무핀 단자(14N)인 제1 기능 단자(14Fa))에 접속 핀(16)이 마련되지 않아도 기울어지기 어렵다. 또한, 불필요한 제1 기능 단자(14Fa)를 무핀 단자(14N)로 함으로써, 당해 제1 기능 단자(14Fa)에 관한 절연성의 확인 등의 작업이 불필요하다.
또한, 도시는 생략하지만, 가령, 어느 시스템의 구성에 있어서 모든 기능부를 이용할 경우, 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb) 전부(바꾸어 말하면, 모든 접속 단자(14))가 유핀 단자(14P)가 되어, 당연히 회로 기판(1)은 기울어지기 어렵다. 이와 같이, 본 설계 방법에 기초하여 회로 기판(1)을 설계함으로써, 시스템 구성마다 다른 이용 기능에 구애되지 않고, 가령 일부의 접속 단자(14)에 접속 핀(16)이 마련되지 않았다고 해도 회로 기판(1)에 기울어짐이 발생하는 것을 억제할 수 있다. 따라서, 그 후, 땜납 리플로우에 의해 반도체 장치(100)를 시스템 기판(90)에 접속할 때, 반도체 장치(100)의 기울어짐을 억제하여 그 자세를 적정하게 유지할 수 있다. 또한, 유핀 단자(14P)가 전체에 분산되어 배치되게 되면 땜납에 의한 접합 개소도 전체에 분산되기 때문에, 열팽창률의 차에 기인하는 회로 기판(1)의 휨을 억제할 수 있다. 또한, 각 시스템에 있어서 실제로 이용되는 기능의 배리에이션을 고려하여 각각에 대응하는 새로운 패키지를 제작하는 것에 비해, 개발 기간 및 개발비를 대폭 저감할 수 있다.
도 4 내지 도 7에 나타내는, 본 설계 방법에 기초하여 제작되어 일부의 접속 단자(14)에 접속 핀(16)이 마련되지 않는 회로 기판(1)은, 이하의 특징적인 구성을 구비하게 된다. 즉, 기판 본체(10)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 4분할된 분할 영역(D1 내지 D4) 각각에 있어서의 유핀 단자(14P)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있다. 또한, 본 실시 형태에서는, 네 분할 영역(D1 내지 D4) 각각에 있어서의 유핀 단자(14P)의 배치가, 기판 본체(10)의 중심(O)을 축으로 하여 4회 대칭으로 되어 있다. 또한, 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 유핀 단자(14P)가 배치되어 있음과 함께, 기판 본체(10)의 네 코너(C1 내지 C4)를 각각 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 단자 열(14R)에 걸쳐 유핀 단자(14P)가 배치되어 있다.
또한, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 무핀 단자(14N)에 인접하는 접속 단자(14)는 유핀 단자(14P)로 되어 있다. 또한, 유핀 단자(14P)에 인접하는 접속 단자(14)는 반드시 무핀 단자(14N)가 되는 것만은 아니며, 무핀 단자(14N) 또는 다른 유핀 단자(14P)로 되어 있다. 그리고 각 변 중앙 영역(Rs1 내지 Rs4)과 그 양측의 코너부 영역에 걸쳐, 유핀 단자(14P)가, 기판 본체(10)의 각 변(S1 내지 S4)을 따라 배열되도록 배치되어 있다. 유핀 단자(14P)는, 각 변(S1 내지 S4)의 에지로부터 3열째의 위치에 있어서, 각 변(S1 내지 S4)을 따라 각각 1열로 배열되도록 배치되어 있다.
도 13에, 상술한 회로 기판(1)이 내장된 반도체 장치(100)의 보다 구체적인 구성을 나타낸다. 이 반도체 장치(100)는, 예를 들어 자동차 등의 차량에 탑재된, 오디오 장치나 내비게이션 장치 등이 통합된 멀티미디어 시스템을 구동하는 핵심으로서 사용되는 것이다. 반도체 장치(100)는, 예를 들어 자동차 등의 차량에 탑재된, 오디오 장치나 내비게이션 장치 등이 통합된 멀티미디어 시스템을 구동하는 핵심으로서 사용된다. 당해 시스템에 있어서, 본 실시 형태의 반도체 장치(100)는, 예를 들어 오디오 기능이나 내비게이션 기능, 카메라 기능 등의 복수의 기능을 실현하기 위해 공용되고 있다.
도 13에 나타내는 바와 같이, 반도체 장치(100)는, 회로 기판(1)과, 회로 기판(1)이 표면 실장되는 시스템 기판(90)을 구비하고 있다. 회로 기판(1)은, 평면으로 보아 직사각 형상으로 형성되어 있다. 이 평면으로 보아 직사각 형상의 회로 기판(1)의 상면에 반도체 모듈(3)이 탑재되고, 하면에 복수의 접속 단자(14)가 마련되어 있다(도 1을 참조). 복수의 접속 단자(14) 중 적어도 일부의 접속 단자(14)에는, 회로 기판(1)의 하면으로부터 돌출되는 접속 핀(16)이 마련되어 있다. 회로 기판(1)은, 당해 회로 기판(1)의 하면에 마련된 복수의 접속 단자(14) 및 접속 핀(16)을 통해, 시스템 기판(90)에 표면 실장되어 있다. 본 실시 형태에서는, 시스템 기판(90)이 「주 기판」에 상당한다.
반도체 장치(100)는, 콘솔부에 설치된 모니터 장치(도시하지 않음)나, 내비게이션 시스템의 지도 데이터베이스 등이 저장된 하드 디스크 장치(도시하지 않음)에 접속되어 있다. 또한, 반도체 장치(100)는, 도 13에 모식적으로 나타내는 바와 같이, DVD(Digital Versatile Disk)나 CD(Compact Disk) 등을 재생하는 DVD 플레이어(71)나, 차량의 후방 풍경을 촬영하는 후방 카메라(72)에 접속되어 있다. 본 실시 형태에서는, DVD 플레이어(71)가 「오디오 기능부」에 상당하고, 후방 카메라(72)가 「카메라 기능부」에 상당한다.
또한, 시스템 기판(90) 상에는, 전원부(81)와, 클럭부(82)와, 리셋부(83)가 배치되어 있다. 전원부(81)는, 반도체 모듈(3)의 동작 전원을 공급한다. 전원부(81)는, 제1 표층 전극 패턴(92a)을 통해 회로 기판(1)의 구동 단자(14D)에 접속되어 있다. 클럭부(82)는, 동기 처리를 위한 클럭 신호를 생성한다. 클럭부(82)는, 제2 표층 전극 패턴(92b)을 통해 회로 기판(1)의 구동 단자(14D)에 접속되어 있다. 리셋부(83)는, 정상 동작을 위해 전원 투입 시에 프로세서의 상태를 초기화한다. 리셋부(83)는, 제3 표층 전극 패턴(92c)을 통해 회로 기판(1)의 구동 단자(14D)에 접속되어 있다.
또한, 시스템 기판(90)에는, DVD 플레이어(71)가 접속되는 제1 기판 단자(91a)와, 후방 카메라(72)가 접속되는 제2 기판 단자(91b)가 마련되어 있다. 제1 기판 단자(91a)는, 제4 표층 전극 패턴(92d)을 통해 회로 기판(1)의 기능 단자(14F)(제1 기능 단자(14Fa))에 접속되어 있다. 이와 같이 하여, DVD 플레이어(71)는, 제1 기판 단자(91a)와 제4 표층 전극 패턴(92d)을 통해 기능 단자(14F)(제1 기능 단자(14Fa))에 접속되어 있다. 제2 기판 단자(91b)는, 제5 표층 전극 패턴(92e)을 통해 회로 기판(1)의 기능 단자(14F)(제2 기능 단자(14Fb))에 접속되어 있다. 이와 같이 하여, 후방 카메라(72)는, 제2 기판 단자(91b)와 제5 표층 전극 패턴(92e)을 통해 기능 단자(14F)(제2 기능 단자(14Fb))에 접속되어 있다.
이와 같이, 본 구체예에서는, 구동 단자(14D)는, 회로 기판(1)의 상면에 마련된 반도체 모듈(3)과 전원부(81)를 접속하기 위한 접속 단자(14), 반도체 모듈(3)과 클럭부(82)를 접속하기 위한 접속 단자(14), 및 반도체 모듈(3)과 리셋부(83)를 접속하기 위한 접속 단자(14)이다. 또한, 기능 단자(14F)는, 회로 기판(1)의 상면에 마련된 반도체 모듈(3)과 기판 단자(91a, 91b)를 접속하기 위한 접속 단자(14)이다. 기능 단자(14F) 중, 제1 기능 단자(14Fa)는, 반도체 모듈(3)과 제1 기판 단자(91a)를 접속하기 위한 접속 단자(14)이고, 제2 기능 단자(14Fb)는, 반도체 모듈(3)과 제2 기판 단자(91b)를 접속하기 위한 접속 단자(14)이다.
이러한 반도체 장치(100)에서는, 회로 기판(1)에 있어서, 기판 본체(10)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 4분할된 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있다. 또한, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가, 기판 본체(10)의 중심(O)을 축으로 하여 4회 대칭으로 되어 있다. 또한, 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 구동 단자(14D)가 배치되어 있음과 함께, 기판 본체(10)의 네 코너(C1 내지 C4)를 각각 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 단자 열(14R)에 걸쳐 구동 단자(14D)가 배치되어 있다.
또한, 기판 본체(10)의 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 각 변 중앙 영역(Rs1 내지 Rs4)과 그 양측의 코너부 영역에 걸쳐, 구동 단자(14D)가, 기판 본체(10)의 각 변(S1 내지 S4)을 따라 배열되도록 배치되어 있다. 구동 단자(14D)는, 각 변(S1 내지 S4)의 에지로부터 3열째의 위치에 있어서, 각 변(S1 내지 S4)을 따라 각각 1열로 배열되도록 배치되어 있다.
또한, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서의 기능 단자(14F)가 배치되는 각 열에서는, 각 변(S1 내지 S4)을 따라, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 교대로 배치되어 있다. 또한, 각 변(S1 내지 S4)에 직교하는 방향으로, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 인접하도록 배치되고, 또한 그것에 인접하도록 구동 단자(14D)가 배치되어 있다. 구동 단자(14D)와, 복수 종류의 기능 단자(14F)(제1 기능 단자(14Fa), 제2 기능 단자(14Fb))를 각각 다른 종류의 접속 단자(14)라고 간주하면, 서로 다른 종류의 접속 단자(14)가 인접하도록 배치되어 있게 된다.
〔그 밖의 실시 형태〕
(1) 상기한 실시 형태에서는, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭이면서 중심(O)을 축으로 하여 4회 대칭인 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 도 8에 나타내는 바와 같이, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D), 제1 기능 단자(14Fa), 및 제2 기능 단자(14Fb)의 배치가, 기판 본체(10)의 중심(O)에 대해 점 대칭이면서 제1 가상선(L1) 및 제2 가상선(L2)에 대해 선 대칭이어도 된다. 이 예의 경우와 같이, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)는, 반드시 각 변(S1 내지 S4)을 따라 교대로 배치되지는 않아도 된다. 또한, 적어도 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있으면, 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)는 랜덤으로 배치되어도 된다.
(2) 상기한 실시 형태에서는, 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 구동 단자(14D)가 배치되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 적어도 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 기판 본체(10)의 중심(O)에 대해 점 대칭으로 되어 있으면, 예를 들어 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 기능 단자(14F)가 배치되어도 된다.
(3) 상기한 실시 형태에서는, 기판 본체(10)의 네 코너(C1 내지 C4)를 각각 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 단자 열(14R)에 걸쳐 구동 단자(14D)가 배치되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 각 코너부 영역(Rc1 내지 Rc4)에 있어서, 구동 단자(14D)가 1열에만 배치되어도 된다.
(4) 상기한 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 구동 단자(14D)가, 각 변(S1 내지 S4) 전체에 걸쳐 각 변(S1 내지 S4)을 따라 1열로 배열되도록 배치되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 구동 단자(14D)가, 1열 중에서 하나 걸러 배치되어도 된다(도 11을 참조). 혹은, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 구동 단자(14D)가, 2열에 걸쳐 교대로(지그재그형으로) 배치되어도 된다.
(5) 상기한 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 구동 단자(14D)가 배치되는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 각 변 중앙 영역(Rs1 내지 Rs4)에는, 구동 단자(14D)가 배치되지 않고, 예를 들어 도 9에 나타내는 바와 같이 기능 단자(14F)만이 배치되어도 된다. 이 경우에 있어서, 도시된 예와 같이, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가, 각 변 중앙 영역(Rs1 내지 Rs4)의 전역에서 지그재그형으로 배열되어도 된다.
(6) 상기한 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 기능 단자(14F)의 배치 밀도가 구동 단자(14D)의 배치 밀도보다도 높게 되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 기능 단자(14F)의 배치 밀도와 구동 단자(14D)의 배치 밀도가 동등해도 되고, 기능 단자(14F)의 배치 밀도가 구동 단자(14D)의 배치 밀도보다도 낮아도 된다.
(7) 상기한 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 제1 기능 단자(14Fa)의 배치 간격(ΔDa)과, 제2 기능 단자(14Fb)의 배치 간격(ΔDb)이 동등하게 되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서의 제1 기능 단자(14Fa)의 배치 간격(ΔDa)과 제2 기능 단자(14Fb)의 배치 간격(ΔDb)이 서로 달라도 된다.
(8) 상기한 실시 형태에서는, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 각 변(S1 내지 S4)을 따라 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 교대로 배치되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 각 변(S1 내지 S4)을 따라 2개의 제1 기능 단자(14Fa)와 2개의 제2 기능 단자(14Fb)가 교대로 배치되거나 해도 된다.
(9) 상기한 실시 형태에서는, 각 변(S1 내지 S4)에 직교하는 방향으로, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)가 인접하도록 배치되어 있는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 도 10에 나타내는 바와 같이, 각 변(S1 내지 S4)에 직교하는 방향으로, 복수의 제1 기능 단자(14Fa)가 인접함과 함께 복수의 제2 기능 단자(14Fb)가 인접하도록 배치되어도 된다. 이와 같이, 각 변(S1 내지 S4)에 직교하는 방향으로, 동종의 접속 단자(14)가 인접하도록 배치되어도 된다.
(10) 상기한 실시 형태에서는, 기능 단자(14F)가 제1 기능 단자(14Fa) 및 제2 기능 단자(14Fb)만을 포함하는 구성을 예로 들어 설명하였다. 그러나 그러한 구성에 한정되지 않고, 예를 들어 기능 단자(14F)가 제3 기능 단자(14Fc)(「기능별 단자」의 다른 일례)를 추가로 포함하여 구성되어도 된다. 이러한 경우에는, 제3 기능 단자(14Fc)는, 예를 들어 도 11에 나타내는 바와 같이, 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서 구동 단자(14D)와 교대로 1열을 이루도록 배치되어도 된다. 혹은, 예를 들어 도 12에 나타내는 바와 같이, 각 변 중앙 영역(Rs1 내지 Rs4)에는 구동 단자(14D)가 마련되지 않는 구성에 있어서, 제1 기능 단자(14Fa)와 제2 기능 단자(14Fb)와 제3 기능 단자(14Fc)가 규칙적으로 순차 시프트되면서 균등하게 배치되어도 된다.
(11) 상기한 실시 형태에 있어서, 무핀 단자(14N)에 인접하는 접속 단자(14)가 유핀 단자(14P)이고, 또한 기판 본체(10)의 네 코너(C1 내지 C4) 각각에 가장 가까운 위치에 유핀 단자(14P)가 배치되어 있으면, 네 분할 영역(D1 내지 D4) 각각에 있어서의 유핀 단자(14P)의 배치는 기판 본체(10)의 중심(O)에 대해 점 대칭이 아니어도 된다.
(12) 상술한 각 실시 형태(상기한 실시 형태 및 그 밖의 실시 형태를 포함함; 이하 마찬가지)에서 개시되는 구성은, 모순이 발생하지 않는 한, 다른 실시 형태에서 개시되는 구성과 조합하여 적용하는 것도 가능하다. 그 밖의 구성에 관해서도, 본 명세서에 있어서 개시된 실시 형태는 모든 점에서 예시이며, 본 개시의 취지를 일탈하지 않는 범위 내에서 적절하게 개변하는 것이 가능하다.
〔실시 형태의 개요〕
이상을 정리하면, 본 개시에 관한 제1 회로 기판은, 적합하게는, 이하의 각 구성을 구비한다.
평면으로 보아 직사각 형상으로 형성되고, 상면(10a)에 반도체 모듈(3)이 탑재되고, 하면(10b)에 복수의 접속 단자(14)가 마련된 회로 기판(1)이며,
적어도 일부의 상기 접속 단자(14)에는, 상기 하면(10b)으로부터 돌출되는 접속 핀(16)이 마련되고,
복수의 상기 접속 단자(14)에는, 상기 반도체 모듈(3)을 구동하기 위한 구동 단자(14D)와, 상기 반도체 모듈(3)과 다른 기능부를 접속하기 위한 기능 단자(14F)가 포함되고,
상기 하면(10b)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 상기 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 상기 하면(10b)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 상기 구동 단자(14D)의 배치가, 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있다.
이 구성에 의하면, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있기 때문에, 가령 일부의 기능 단자(14F)에 대해 접속 핀(16)을 마련하지 않았다고 해도, 시스템 기판 등의 다른 기판과의 접속 시에 회로 기판(1)이 기울어지기 어렵다. 따라서, 사용하지 않는 단자가 일부에 존재하는 경우라도 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판(1)을 실현할 수 있다.
일 태양으로서,
상기 하면(10b)의 코너(C1 내지 C4)에 가장 가까운 위치에 상기 구동 단자(14D)가 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 직사각 형상의 회로 기판(1)의 최외측에 위치하는 적어도 네 점에서 당해 회로 기판(1)이 접속 핀(16)에 의해 지지되게 되기 때문에, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있다.
일 태양으로서,
복수의 상기 접속 단자(14)는, 상기 하면(10b)의 각 변(S1 내지 S4)을 따라 상기 하면(10b)의 외연측으로부터 복수의 단자 열(14R)을 형성하도록 배치되고,
상기 하면(10b)의 코너(C1 내지 C4)를 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 상기 단자 열(14R)에 걸쳐 상기 구동 단자(14D)가 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 직사각 형상의 회로 기판(1)의 네 구석의 보다 넓은 영역에서 당해 회로 기판(1)이 접속 핀(16)에 의해 지지되게 되기 때문에, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있다.
일 태양으로서,
상기 구동 단자(14D)가, 상기 하면(10b)의 각 변(S1 내지 S4)을 따라 배열되도록 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 직사각 형상의 회로 기판(1)의 네 변의 각각을 따라 당해 회로 기판(1)이 접속 핀(16)에 의해 지지되게 되기 때문에, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있음과 함께, 가열 시에 회로 기판(1)이 휘는 것을 억제할 수 있다.
일 태양으로서,
상기 하면(10b)의 각 변(S1 내지 S4)을 따르는 외연측의 영역이며 상기 각 변(S1 내지 S4)의 중앙을 포함하는 각 변 중앙 영역(Rs1 내지 Rs4)에 있어서, 상기 기능 단자(14F)의 배치 밀도가, 상기 구동 단자(14D)의 배치 밀도보다도 높은 것이 바람직하다.
이 구성에 의하면, 다른 기판과의 접속 시의 회로 기판(1)의 기울어짐에 미치는 영향을 작게 억제하면서, 많은 기능 단자(14F)를 배치할 수 있다.
일 태양으로서,
상기 기능 단자(14F)에는, 상기 반도체 모듈(3)에 접속되는 제1 기능부에 대응하는 제1 기능 단자(14Fa)와, 상기 반도체 모듈(3)에 접속되는 제2 기능부에 대응하는 제2 기능 단자(14Fb)가 포함되고,
상기 하면(10b) 내의 상기 기능 단자(14F)가 배치되는 기능 단자 배치 영역 중에서, 상기 제1 기능 단자(14Fa)와 상기 제2 기능 단자(14Fb)가 교대로 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 각 기능 단자 배치 영역에 있어서 불필요한 기능 단자(14F)에 접속 핀(16)을 마련하지 않는 경우라도, 회로 기판(1) 전체가 접속 핀(16)에 의해 대략 균등하게 지지되게 된다. 따라서, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있음과 함께, 가열 시에 회로 기판(1)이 휘는 것을 억제할 수 있다.
일 태양으로서,
상기 기능 단자(14F)에는, 상기 반도체 모듈(3)에 접속되는 제1 기능부에 대응하는 제1 기능 단자(14Fa)와, 상기 반도체 모듈(3)에 접속되는 제2 기능부에 대응하는 제2 기능 단자(14Fb)가 포함되고,
상기 하면(10b) 내의 상기 기능 단자(14F)가 배치되는 기능 단자 배치 영역 중에서, 상기 제1 기능 단자(14Fa)의 배치 간격(ΔDa)과, 상기 제2 기능 단자(14Fb)의 배치 간격(ΔDb)이 동등하게 되어 있는 것이 바람직하다.
이 구성에 의하면, 각 기능 단자 배치 영역에 있어서 불필요한 기능 단자(14F)에 접속 핀(16)을 마련하지 않는 경우라도, 회로 기판(1) 전체가 접속 핀(16)에 의해 대략 균등하게 지지되게 된다. 따라서, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있음과 함께, 가열 시에 기판이 휘는 것을 억제할 수 있다.
일 태양으로서,
복수의 상기 접속 단자(14)는, 상기 하면(10b)의 각 변(S1 내지 S4)을 따라 상기 하면(10b)의 외연측으로부터 복수의 단자 열(14R)을 형성하도록 배치되고,
상기 기능 단자(14F)에는, 상기 반도체 모듈(3)이 실행하는 복수의 기능 각각에 대응하는 복수 종류의 기능별 단자가 포함되고,
복수의 상기 단자 열(14R) 각각에 있어서, 2종류의 상기 기능별 단자가 교대로 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 불필요한 기능 단자(14F)에 접속 핀(16)을 마련하지 않는 경우라도, 회로 기판(1) 전체가 접속 핀(16)에 의해 대략 균등하게 지지되게 된다. 따라서, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있음과 함께, 가열 시에 회로 기판(1)이 휘는 것을 억제할 수 있다.
일 태양으로서,
상기 구동 단자(14D)와, 복수 종류의 상기 기능별 단자를 각각 다른 종류의 상기 접속 단자(14)라고 간주하여,
상기 하면(10b)의 각 변(S1 내지 S4)에 직교하는 방향으로, 서로 다른 종류의 상기 접속 단자(14)가 인접하도록 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 불필요한 기능 단자(14F)에 접속 핀(16)을 마련하지 않는 경우라도, 회로 기판(1) 전체가 접속 핀(16)에 의해 더욱 균등하게 지지되게 된다. 따라서, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 더욱 효과적으로 억제할 수 있음과 함께, 가열 시에 회로 기판(1)이 휘는 것을 효과적으로 억제할 수 있다.
또한, 상술한 각 구성의 제1 회로 기판에 있어서는,
상기 분할 영역으로서, 제1 분할 영역(D1)과, 상기 제1 분할 영역(D1)에 대해 2개의 상기 가상선(L1, L2) 중 한쪽(L2)을 사이에 두고 인접하는 제2 분할 영역(D2)과, 상기 제2 분할 영역(D2)에 대해 2개의 상기 가상선(L1, L2) 중 다른 쪽(L1)을 사이에 두고 인접하는 제3 분할 영역(D3)과, 상기 제3 분할 영역(D3) 및 상기 제1 분할 영역(D1) 양쪽에 인접하는 제4 분할 영역(D4)이 마련되고,
상기 제1 분할 영역(D1)과 상기 제3 분할 영역(D3) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이고, 또한 상기 제2 분할 영역(D2)과 상기 제4 분할 영역(D4) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있는 것이 바람직하다.
또한, 본 개시에 관한 제2 회로 기판은, 적합하게는, 이하의 구성을 구비한다.
평면으로 보아 직사각 형상으로 형성되고, 상면(10a)에 반도체 모듈(3)이 탑재되고, 하면(10b)에 복수의 접속 단자(14)가 마련된 회로 기판(1)이며,
복수의 상기 접속 단자(14)에는, 상기 하면(10b)으로부터 돌출되는 접속 핀(16)이 마련된 유핀 단자(14P)와, 상기 접속 핀(16)이 마련되지 않은 무핀 단자(14N)가 포함되고,
상기 하면(10b)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 상기 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 상기 하면(10b)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 상기 유핀 단자(14P)의 배치가, 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있다.
이 구성에 의하면, 네 분할 영역(D1 내지 D4) 각각에 있어서의 유핀 단자(14P)의 배치가 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있기 때문에, 복수의 접속 단자(14) 중 일부가 무핀 단자(14N)라도, 시스템 기판 등의 다른 기판과의 접속 시에 회로 기판(1)이 기울어지기 어렵다. 따라서, 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판(1)을 실현할 수 있다.
또한, 상술한 제2 회로 기판에 있어서는,
상기 분할 영역으로서, 제1 분할 영역(D1)과, 상기 제1 분할 영역(D1)에 대해 2개의 상기 가상선(L1, L2) 중 한쪽(L2)을 사이에 두고 인접하는 제2 분할 영역(D2)과, 상기 제2 분할 영역(D2)에 대해 2개의 상기 가상선(L1, L2) 중 다른 쪽(L1)을 사이에 두고 인접하는 제3 분할 영역(D3)과, 상기 제3 분할 영역(D3) 및 상기 제1 분할 영역(D1) 양쪽에 인접하는 제4 분할 영역(D4)이 마련되고,
상기 제1 분할 영역(D1)과 상기 제3 분할 영역(D3) 사이에서 유핀 단자(14P)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이고, 또한 상기 제2 분할 영역(D2)과 상기 제4 분할 영역(D4) 사이에서 유핀 단자(14P)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있는 것이 바람직하다.
또한, 본 개시에 관한 제3 회로 기판은, 적합하게는, 이하의 구성을 구비한다.
평면으로 보아 직사각 형상으로 형성되고, 상면(10a)에 반도체 모듈(3)이 탑재되고, 하면(10b)에 복수의 접속 단자(14)가 마련된 회로 기판(1)이며,
복수의 상기 접속 단자(14)에는, 상기 하면(10b)으로부터 돌출되는 접속 핀(16)이 마련된 유핀 단자(14P)와, 상기 접속 핀(16)이 마련되지 않은 무핀 단자(14N)가 포함되고,
상기 무핀 단자(14N)에 인접하는 상기 접속 단자(14)는 상기 유핀 단자(14P)이고,
상기 하면(10b)의 코너(C1 내지 C4)에 가장 가까운 위치에 상기 유핀 단자(14P)가 배치되어 있다.
이 구성에 의하면, 무핀 단자(14N)가 서로 인접하여 한데 모이는 일 없이 분산되어 배치되고, 또한 직사각 형상의 회로 기판(1)의 최외측에 위치하는 적어도 네 점에 배치되기 때문에, 회로 기판(1) 전체가 접속 핀(16)에 의해 대략 균등하게 지지되게 된다. 이 때문에, 복수의 접속 단자(14) 중 일부가 무핀 단자(14N)라도, 시스템 기판 등의 다른 기판과의 접속 시에 회로 기판(1)이 기울어지기 어렵다. 따라서, 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판(1)을 실현할 수 있다. 또한, 가열 시에 회로 기판(1)이 휘는 것을 억제할 수 있다.
일 태양으로서,
상기 하면(10b)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 상기 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 상기 하면(10b)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 상기 유핀 단자(14P)의 배치가, 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있는 것이 바람직하다.
이 구성에 의하면, 네 분할 영역(D1 내지 D4) 각각에 있어서의 유핀 단자(14P)의 배치가 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있기 때문에, 회로 기판(1) 전체가 접속 핀(16)에 의해 대략 균등하게 지지되게 된다. 따라서, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있다.
구체적으로는,
상기 분할 영역으로서, 제1 분할 영역(D1)과, 상기 제1 분할 영역(D1)에 대해 2개의 상기 가상선(L1, L2) 중 한쪽(L2)을 사이에 두고 인접하는 제2 분할 영역(D2)과, 상기 제2 분할 영역(D2)에 대해 2개의 상기 가상선(L1, L2) 중 다른 쪽(L1)을 사이에 두고 인접하는 제3 분할 영역(D3)과, 상기 제3 분할 영역(D3) 및 상기 제1 분할 영역(D1) 양쪽에 인접하는 제4 분할 영역(D4)이 마련되고,
상기 제1 분할 영역(D1)과 상기 제3 분할 영역(D3) 사이에서 유핀 단자(14P)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이고, 또한 상기 제2 분할 영역(D2)과 상기 제4 분할 영역(D4) 사이에서 유핀 단자(14P)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있는 것이 바람직하다.
일 태양으로서,
복수의 상기 접속 단자(14)는, 상기 하면(10b)의 각 변(S1 내지 S4)을 따라 상기 하면(10b)의 외연측으로부터 복수의 단자 열(14R)을 형성하도록 배치되고,
상기 하면(10b)의 코너(C1 내지 C4)를 포함하는 코너부 영역(Rc1 내지 Rc4)에 있어서, 복수의 상기 단자 열(14R)에 걸쳐 상기 유핀 단자(14P)가 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 직사각 형상의 회로 기판(1)의 네 구석의 보다 넓은 영역에서 당해 회로 기판(1)이 접속 핀(16)에 의해 지지되게 되기 때문에, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있다.
일 태양으로서,
상기 유핀 단자(14P)가, 상기 하면(10b)의 각 변(S1 내지 S4)을 따라 배열되도록 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 직사각 형상의 회로 기판(1)의 네 변의 각각을 따라 당해 회로 기판(1)이 접속 핀(16)에 의해 지지되게 되기 때문에, 다른 기판과의 접속 시에 있어서의 회로 기판(1)의 기울어짐을 효과적으로 억제할 수 있음과 함께, 가열 시에 회로 기판(1)이 휘는 것을 억제할 수 있다.
또한, 본 개시에 관한 회로 기판의 설계 방법은, 적합하게는, 이하의 구성을 구비한다.
평면으로 보아 직사각 형상으로 형성되고, 상면(10a)에 반도체 모듈(3)이 탑재되고, 하면(10b)에 복수의 접속 단자(14)가 마련되고, 적어도 일부의 상기 접속 단자(14)에 상기 하면(10b)으로부터 돌출되는 접속 핀(16)이 마련된 회로 기판(1)의 설계 방법이며,
복수의 상기 접속 단자(14)를 각각, 상기 반도체 모듈(3)을 구동하기 위한 구동 단자(14D)와, 상기 반도체 모듈(3)과 다른 기능부를 접속하기 위한 기능 단자(14F)로 분류하고,
상기 하면(10b)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 상기 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 상기 하면(10b)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 상기 구동 단자(14D)의 배치가, 상기 하면(10b)의 중심(O)에 대해 점 대칭이 되도록, 상기 구동 단자(14D)와 상기 기능 단자(14F)를 배치한다.
이 설계 방법에 기초하여 제작되는 회로 기판(1)은, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 하면(10b)의 중심(O)에 대해 점 대칭이 되기 때문에, 가령 일부의 기능 단자(14F)에 대해 접속 핀(16)을 마련하지 않았다고 해도, 시스템 기판 등의 다른 기판과의 접속 시에 기울어지기 어렵다. 따라서, 사용하지 않는 단자가 일부에 존재하는 경우라도 다른 기판과의 접속 시에 기울어지기 어려운 회로 기판(1)을 제작할 수 있다.
또한, 상술한 회로 기판의 설계 방법에 있어서는,
상기 분할 영역으로서, 제1 분할 영역(D1)과, 상기 제1 분할 영역(D1)에 대해 2개의 상기 가상선(L1, L2) 중 한쪽(L2)을 사이에 두고 인접하는 제2 분할 영역(D2)과, 상기 제2 분할 영역(D2)에 대해 2개의 상기 가상선(L1, L2) 중 다른 쪽(L1)을 사이에 두고 인접하는 제3 분할 영역(D3)과, 상기 제3 분할 영역(D3) 및 상기 제1 분할 영역(D1) 양쪽에 인접하는 제4 분할 영역(D4)이 마련되고,
상기 제1 분할 영역(D1)과 상기 제3 분할 영역(D3) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이고, 또한 상기 제2 분할 영역(D2)과 상기 제4 분할 영역(D4) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이 되도록, 상기 구동 단자(14D)와 상기 기능 단자(14F)를 배치하는 것이 바람직하다.
또한, 본 개시에 관한 반도체 장치는, 적합하게는, 이하의 구성을 구비한다.
본 개시에 관한 반도체 장치(100)는,
평면으로 보아 직사각 형상으로 형성되고, 상면(10a)에 반도체 모듈(3)이 탑재되고, 하면(10b)에 복수의 접속 단자(14)가 마련된 회로 기판(1)과,
상기 회로 기판(1)이 복수의 상기 접속 단자(14)를 통해 표면 실장되는 주 기판(90)을 구비하고,
상기 주 기판(90) 상에, 전원부(81)와, 클럭부(82)과, 리셋부(83)가 배치되고,
상기 주 기판(90)에, 오디오 기능부(71) 및 카메라 기능부(72)와 각각 접속되는 기판 단자(91a, 91b)가 마련되고,
적어도 일부의 상기 접속 단자(14)에는, 상기 하면(10b)으로부터 돌출되는 접속 핀(16)이 마련되고,
복수의 상기 접속 단자(14)에는, 상기 반도체 모듈(3)과, 상기 전원부(81), 상기 클럭부(82), 및 상기 리셋부(83)를 접속하기 위한 구동 단자(14D)와, 상기 반도체 모듈(3)과 상기 기판 단자(91a, 91b)를 접속하기 위한 기능 단자(14F)가 포함되고,
상기 회로 기판(1)에 있어서, 상기 하면(10b)의 각 변(S1 내지 S4)의 중앙을 지남과 함께 상기 하면(10b)의 중심(O)에서 교차하는 2개의 가상선(L1, L2)으로 상기 하면(10b)을 4분할한 분할 영역(D1 내지 D4) 각각에 있어서의 상기 구동 단자(14D)의 배치가, 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있다.
이 구성에 의하면, 네 분할 영역(D1 내지 D4) 각각에 있어서의 구동 단자(14D)의 배치가 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있기 때문에, 가령 오디오 기능부(71) 및 카메라 기능부(72) 중 어느 것이 불필요한 경우에, 그 불필요한 기능부에 대응하는 기능 단자(14F)에 대해 접속 핀(16)을 마련하지 않았다고 해도, 회로 기판(1)과 주 기판(90)의 접속 시에 회로 기판(1)이 기울어지기 어렵다. 따라서, 불량품의 발생률을 낮게 억제하여 제조 비용의 저감을 도모할 수 있음과 함께, 반도체 장치(100)의 신뢰성을 높일 수 있다.
또한, 상술한 반도체 장치에 있어서는,
상기 분할 영역으로서, 제1 분할 영역(D1)과, 상기 제1 분할 영역(D1)에 대해 2개의 상기 가상선(L1, L2) 중 한쪽(L2)을 사이에 두고 인접하는 제2 분할 영역(D2)과, 상기 제2 분할 영역(D2)에 대해 2개의 상기 가상선(L1, L2) 중 다른 쪽(L1)을 사이에 두고 인접하는 제3 분할 영역(D3)과, 상기 제3 분할 영역(D3) 및 상기 제1 분할 영역(D1) 양쪽에 인접하는 제4 분할 영역(D4)이 마련되고,
상기 회로 기판(1)에 있어서, 상기 제1 분할 영역(D1)과 상기 제3 분할 영역(D3) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭이고, 또한 상기 제2 분할 영역(D2)과 상기 제4 분할 영역(D4) 사이에서 상기 구동 단자(14D)의 배치가 상기 하면(10b)의 중심(O)에 대해 점 대칭으로 되어 있는 것이 바람직하다.
본 개시에 관한 회로 기판 및 그 설계 방법은, 상술한 각 효과 중 적어도 하나를 발휘할 수 있으면 된다.
1: 회로 기판
3: 반도체 모듈
10: 기판 본체
10a: 상면
10b: 하면
14: 접속 단자
14D: 구동 단자
14F: 기능 단자
14Fa: 제1 기능 단자(기능별 단자)
14Fb: 제2 기능 단자(기능별 단자)
14Fc: 제3 기능 단자(기능별 단자)
14P: 유핀 단자
14N: 무핀 단자
14R: 단자 열
16: 접속 핀
71: DVD 플레이어(오디오 기능부)
72: 후방 카메라(카메라 기능부)
81: 전원부
82: 클럭부
83: 리셋부
90: 시스템 기판(주 기판)
91a: 제1 기판 단자
91b: 제2 기판 단자
92a: 제1 표층 전극 패턴
92b: 제2 표층 전극 패턴
92c: 제3 표층 전극 패턴
92d: 제4 표층 전극 패턴
92e: 제5 표층 전극 패턴
100: 반도체 장치
C1: 제1 코너
C2: 제2 코너
C3: 제3 코너
C4: 제4 코너
S1: 제1 변
S2: 제2 변
S3: 제3 변
S4: 제4 변
D1: 제1 분할 영역(분할 영역)
D2: 제2 분할 영역(분할 영역)
D3: 제3 분할 영역(분할 영역)
D4: 제4 분할 영역(분할 영역)
Rm: 중앙 영역
Rs1: 제1 변 중앙 영역(기능 단자 배치 영역)
Rs2: 제2 변 중앙 영역(기능 단자 배치 영역)
Rs3: 제3 변 중앙 영역(기능 단자 배치 영역)
Rs4: 제4 변 중앙 영역(기능 단자 배치 영역)
Rc1: 제1 코너부 영역
Rc2: 제2 코너부 영역
Rc3: 제3 코너부 영역
Rc4: 제4 코너부 영역
L1: 제1 가상선(2개의 가상선 중 다른 쪽)
L2: 제2 가상선(2개의 가상선 중 한쪽)
O: 중심
ΔDa: 제1 기능 단자의 배치 간격
ΔDb: 제2 기능 단자의 배치 간격

Claims (15)

  1. 평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판이며,
    적어도 일부의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련되고,
    복수의 상기 접속 단자에는, 상기 반도체 모듈을 구동하기 위한 구동 단자와, 상기 반도체 모듈과 다른 기능부를 접속하기 위한 기능 단자가 포함되고,
    상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭으로 되어 있는, 회로 기판.
  2. 제1항에 있어서,
    상기 하면의 코너에 가장 가까운 위치에 상기 구동 단자가 배치되어 있는, 회로 기판.
  3. 제1항 또는 제2항에 있어서,
    복수의 상기 접속 단자는, 상기 하면의 각 변을 따라 상기 하면의 외연측으로부터 복수의 단자 열을 형성하도록 배치되고,
    상기 하면의 코너를 포함하는 코너부 영역에 있어서, 복수의 상기 단자 열에 걸쳐 상기 구동 단자가 배치되어 있는, 회로 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 구동 단자가, 상기 하면의 각 변을 따라 배열되도록 배치되어 있는, 회로 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기능 단자에는, 상기 반도체 모듈에 접속되는 제1 기능부에 대응하는 제1 기능 단자와, 상기 반도체 모듈에 접속되는 제2 기능부에 대응하는 제2 기능 단자가 포함되고,
    상기 하면 내의 상기 기능 단자가 배치되는 기능 단자 배치 영역 중에서, 상기 제1 기능 단자와 상기 제2 기능 단자가 교대로 배치되어 있는, 회로 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    복수의 상기 접속 단자는, 상기 하면의 각 변을 따라 상기 하면의 외연측으로부터 복수의 단자 열을 형성하도록 배치되고,
    상기 기능 단자에는, 상기 반도체 모듈이 실행하는 복수의 기능 각각에 대응하는 복수 종류의 기능별 단자가 포함되고,
    복수의 상기 단자 열 각각에 있어서, 2종류의 상기 기능별 단자가 교대로 배치되어 있는, 회로 기판.
  7. 제6항에 있어서,
    상기 구동 단자와, 복수 종류의 상기 기능별 단자를 각각 다른 종류의 상기 접속 단자라고 간주하여,
    상기 하면의 각 변에 직교하는 방향으로, 서로 다른 종류의 상기 접속 단자가 인접하도록 배치되어 있는, 회로 기판.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 분할 영역으로서, 제1 분할 영역과, 상기 제1 분할 영역에 대해 2개의 상기 가상선 중 한쪽을 사이에 두고 인접하는 제2 분할 영역과, 상기 제2 분할 영역에 대해 2개의 상기 가상선 중 다른 쪽을 사이에 두고 인접하는 제3 분할 영역과, 상기 제3 분할 영역 및 상기 제1 분할 영역 양쪽에 인접하는 제4 분할 영역이 마련되고,
    상기 제1 분할 영역과 상기 제3 분할 영역 사이에서 상기 구동 단자의 배치가 상기 하면의 중심에 대해 점 대칭이고, 또한 상기 제2 분할 영역과 상기 제4 분할 영역 사이에서 상기 구동 단자의 배치가 상기 하면의 중심에 대해 점 대칭으로 되어 있는 회로 기판.
  9. 평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판이며,
    복수의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련된 유핀 단자와, 상기 접속 핀이 마련되지 않은 무핀 단자가 포함되고,
    상기 무핀 단자에 인접하는 상기 접속 단자는, 상기 유핀 단자이고,
    상기 하면의 코너에 가장 가까운 위치에 상기 유핀 단자가 배치되어 있는, 회로 기판.
  10. 제9항에 있어서,
    상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 유핀 단자의 배치가, 상기 하면의 중심에 대해 점 대칭으로 되어 있는, 회로 기판.
  11. 제10항에 있어서,
    상기 분할 영역으로서, 제1 분할 영역과, 상기 제1 분할 영역에 대해 2개의 상기 가상선 중 한쪽을 사이에 두고 인접하는 제2 분할 영역과, 상기 제2 분할 영역에 대해 2개의 상기 가상선 중 다른 쪽을 사이에 두고 인접하는 제3 분할 영역과, 상기 제3 분할 영역 및 상기 제1 분할 영역 양쪽에 인접하는 제4 분할 영역이 마련되고,
    상기 제1 분할 영역과 상기 제3 분할 영역 사이에서 상기 유핀 단자의 배치가 상기 하면의 중심에 대해 점 대칭이고, 또한 상기 제2 분할 영역과 상기 제4 분할 영역 사이에서 상기 유핀 단자의 배치가 상기 하면의 중심에 대해 점 대칭으로 되어 있는 회로 기판.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    복수의 상기 접속 단자는, 상기 하면의 각 변을 따라 상기 하면의 외연측으로부터 복수의 단자 열을 형성하도록 배치되고,
    상기 하면의 코너를 포함하는 코너부 영역에 있어서, 복수의 상기 단자 열에 걸쳐 상기 유핀 단자가 배치되어 있는, 회로 기판.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 유핀 단자가, 상기 하면의 각 변을 따라 배열되도록 배치되어 있는, 회로 기판.
  14. 평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련되고, 적어도 일부의 상기 접속 단자에 상기 하면으로부터 돌출되는 접속 핀이 마련된 회로 기판의 설계 방법이며,
    복수의 상기 접속 단자를, 각각, 상기 반도체 모듈을 구동하기 위한 구동 단자와, 상기 반도체 모듈과 다른 기능부를 접속하기 위한 기능 단자로 분류하고,
    상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭이 되도록, 상기 구동 단자와 상기 기능 단자를 배치하는, 회로 기판의 설계 방법.
  15. 평면으로 보아 직사각 형상으로 형성되고, 상면에 반도체 모듈이 탑재되고, 하면에 복수의 접속 단자가 마련된 회로 기판과,
    상기 회로 기판이 복수의 상기 접속 단자를 통해 표면 실장되는 주 기판을 구비하고,
    상기 주 기판 상에, 전원부와, 클럭부와, 리셋부가 배치되고,
    상기 주 기판에, 오디오 기능부 및 카메라 기능부와 각각 접속되는 기판 단자가 마련되고,
    적어도 일부의 상기 접속 단자에는, 상기 하면으로부터 돌출되는 접속 핀이 마련되고,
    복수의 상기 접속 단자에는, 상기 반도체 모듈과, 상기 전원부, 상기 클럭부, 및 상기 리셋부를 접속하기 위한 구동 단자와, 상기 반도체 모듈과 상기 기판 단자를 접속하기 위한 기능 단자가 포함되고,
    상기 회로 기판에 있어서, 상기 하면의 각 변의 중앙을 지남과 함께 상기 하면의 중심에서 교차하는 2개의 가상선에 의해 상기 하면을 4분할한 분할 영역 각각에 있어서의 상기 구동 단자의 배치가, 상기 하면의 중심에 대해 점 대칭으로 되어 있는, 반도체 장치.
KR1020207003971A 2017-09-29 2018-09-21 회로 기판, 회로 기판의 설계 방법, 및 반도체 장치 KR102351428B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-191843 2017-09-29
JP2017191843 2017-09-29
PCT/JP2018/035026 WO2019065494A1 (ja) 2017-09-29 2018-09-21 回路基板、回路基板の設計方法、及び半導体装置

Publications (2)

Publication Number Publication Date
KR20200028994A true KR20200028994A (ko) 2020-03-17
KR102351428B1 KR102351428B1 (ko) 2022-01-17

Family

ID=65901807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207003971A KR102351428B1 (ko) 2017-09-29 2018-09-21 회로 기판, 회로 기판의 설계 방법, 및 반도체 장치

Country Status (6)

Country Link
US (1) US11324131B2 (ko)
EP (1) EP3651192A4 (ko)
JP (1) JP6922991B2 (ko)
KR (1) KR102351428B1 (ko)
CN (1) CN111133569B (ko)
WO (1) WO2019065494A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
JP2010251519A (ja) * 2009-04-15 2010-11-04 Denso Corp 電子装置
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984542A (ja) 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
US5703402A (en) * 1995-11-13 1997-12-30 Acc Microelectronics Corporation Output mapping of die pad bonds in a ball grid array
JPH1174407A (ja) * 1997-08-29 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
US6037677A (en) * 1999-05-28 2000-03-14 International Business Machines Corporation Dual-pitch perimeter flip-chip footprint for high integration asics
JP3561209B2 (ja) * 2000-05-24 2004-09-02 株式会社三井ハイテック フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
US6667561B2 (en) * 2002-03-13 2003-12-23 Globespanvirata, Incorporated Integrated circuit capable of operating in multiple orientations
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP4046026B2 (ja) * 2003-06-27 2008-02-13 株式会社日立製作所 半導体装置
US7391122B1 (en) * 2005-03-04 2008-06-24 Altera Corporation Techniques for flip chip package migration
JP2006344824A (ja) * 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
KR20120039460A (ko) * 2010-10-15 2012-04-25 삼성전자주식회사 반도체 패키지
US8737080B2 (en) * 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
US8674505B2 (en) * 2012-01-05 2014-03-18 Texas Instruments Incorporated Integrated circuit packaging with ball grid array having differential pitch to enhance thermal performance
WO2013111194A1 (ja) * 2012-01-27 2013-08-01 パナソニック株式会社 多層プリント基板
KR102032887B1 (ko) * 2012-12-10 2019-10-16 삼성전자 주식회사 반도체 패키지 및 반도체 패키지의 라우팅 방법
US9345137B2 (en) * 2013-11-04 2016-05-17 Lattice Semiconductor Corporation Partially depopulated interconnection arrays for packaged semiconductor devices and printed circuit boards
JP2015099890A (ja) 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002103793A1 (fr) 2001-06-07 2002-12-27 Renesas Technology Corp. Dispositif a semi-conducteurs et procede de fabrication associe
JP2010251519A (ja) * 2009-04-15 2010-11-04 Denso Corp 電子装置
JP2015041647A (ja) * 2013-08-20 2015-03-02 船井電機株式会社 半導体パッケージ

Also Published As

Publication number Publication date
CN111133569A (zh) 2020-05-08
CN111133569B (zh) 2023-09-08
US11324131B2 (en) 2022-05-03
KR102351428B1 (ko) 2022-01-17
JP6922991B2 (ja) 2021-08-18
US20200187370A1 (en) 2020-06-11
JPWO2019065494A1 (ja) 2020-06-18
WO2019065494A1 (ja) 2019-04-04
EP3651192A4 (en) 2020-12-02
EP3651192A1 (en) 2020-05-13

Similar Documents

Publication Publication Date Title
JP6336766B2 (ja) 異なるサイズを有する複数の半導体チップが積層された半導体素子とそれを備えたマルチチップパッケージ
JP5222509B2 (ja) 半導体装置
JP4405562B2 (ja) プリント配線板および電子機器
US7994627B2 (en) Pad redistribution chip for compactness, method of manufacturing the same, and stacked package using the same
KR101479440B1 (ko) 적층형 마이크로전자 패키지
KR102150111B1 (ko) 반도체 적층 패키지
JP2007189044A (ja) 基板および半導体装置
KR101119066B1 (ko) 멀티칩 패키지
US20140264847A1 (en) Semiconductor device
JP4539916B2 (ja) 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
JP6922991B2 (ja) 回路基板、回路基板の設計方法、及び半導体装置
JP2008227429A (ja) 電子回路モジュールおよび多層配線板
JP5006640B2 (ja) 半導体装置の製造方法
JP4658529B2 (ja) 集積回路モジュールの構造
US20050230829A1 (en) Semiconductor device
JP2006261492A (ja) 回路基板
US20110074042A1 (en) Electronic device
US8044504B2 (en) Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner
US20060186403A1 (en) Semiconductor device
KR100990937B1 (ko) 반도체 패키지
JP3664743B2 (ja) バーンインボード
JP4451790B2 (ja) 半導体装置、半導体装置の製造方法およびカード型記録媒体
WO2014027535A1 (ja) 半導体装置及び電子機器
JP2006060077A (ja) 半導体装置、半導体装置の接続構造および半導体装置の実装方法
JPH10284681A (ja) メモリモジュール

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant