JPWO2019065494A1 - 回路基板、回路基板の設計方法、及び半導体装置 - Google Patents

Abstract

上面に半導体モジュールが搭載され、下面に接続端子（１４）が設けられた回路基板（１）において、少なくとも一部の接続端子（１４）には接続ピンが設けられている。接続端子（１４）には、半導体モジュールを駆動するための駆動端子（１４Ｄ）と、半導体モジュールと他の機能部とを接続するための機能端子（１４Ｆ）とが含まれる。回路基板（１）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける駆動端子（１４Ｄ）の配置が、回路基板（１）の中心（Ｏ）に対して点対称となっている。

Description

本発明は、回路基板、回路基板の設計方法、及び半導体装置に関する。

平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板が用いられている。そのような構成の回路基板の一例が、国際公開第０２／１０３７９３号（特許文献１）に開示されている。特許文献１の回路基板の上面には複数の半導体素子を含むチップが搭載されており（Multi-Chip Module；ＭＣＭ）、１つの回路基板で複数機能を実現可能となっている。複数の接続端子には、ボール状の接続ピンがそれぞれ接続されている。

国際公開第０２／１０３７９３号

このような回路基板では、その下面に設けられた複数の接続端子及びそれに接続される接続ピンは、機能毎に集約して配置される場合が多い。このような場合において、不要な機能がある場合には、その機能に対応する使用しない接続端子には、接続ピンを設けないようにすることも考えられる。しかしながら、その場合には、接続ピンの有無によって、半田リフロー等による他の基板との接続時に回路基板が傾く可能性がある。

使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板の実現が望まれる。

本開示に係る回路基板は、
平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
複数の前記接続端子には、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、が含まれ、
前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている。

本開示に係る回路基板の設計方法は、
平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられ、少なくとも一部の前記接続端子に前記下面から突出する接続ピンが設けられた回路基板の設計方法であって、
複数の前記接続端子を、それぞれ、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、に振り分け、
前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となるように、前記駆動端子と前記機能端子とを配置する。

この構成によれば、４つの分割領域のそれぞれにおける駆動端子の配置が下面の中心に対して点対称となっているので、仮に一部の機能端子について接続ピンを設けなかったとしても、システム基板等の他の基板との接続時に回路基板が傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板を実現することができる。

本開示に係るもう１つの回路基板は、
平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
複数の前記接続端子には、前記下面から突出する接続ピンが設けられた有ピン端子と、前記接続ピンが設けられていない無ピン端子と、が含まれ、
前記無ピン端子に隣接する前記接続端子は、前記有ピン端子であり、
前記下面の角に最も近い位置に前記有ピン端子が配置されている。

この構成によれば、無ピン端子が互いに隣接してまとまることなく分散して配置され、かつ、矩形状の回路基板の最外方に位置する少なくとも４点に配置されるので、回路基板の全体が接続ピンによって略均等に支持されることになる。このため、複数の接続端子のうちの一部が無ピン端子でも、システム基板等の他の基板との接続時に回路基板が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板を実現することができる。また、加熱時に回路基板が反るのを抑制することができる。

本開示に係る半導体装置は、
平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板と、
前記回路基板が複数の前記接続端子を介して表面実装される主基板と、を備え、
前記主基板上に、電源部と、クロック部と、リセット部と、が配置され、
前記主基板に、オーディオ機能部及びカメラ機能部とそれぞれ接続される基板端子が設けられ、
少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
複数の前記接続端子には、前記半導体モジュールと、前記電源部、前記クロック部、及び前記リセット部とを接続するための駆動端子と、前記半導体モジュールと前記基板端子とを接続するための機能端子と、が含まれ、
前記回路基板において、前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている。

この構成によれば、４つの分割領域のそれぞれにおける駆動端子の配置が下面の中心に対して点対称となっているので、仮にオーディオ機能部及びカメラ機能部のうちのいずれかが不要である場合に、その不要な機能部に対応する機能端子について接続ピンを設けなかったとしても、回路基板と主基板との接続時に回路基板が傾きにくい。よって、不良品の発生率を低く抑えて製造コストの低減を図ることができるとともに、半導体装置の信頼性を高めることができる。

本開示に係る技術のさらなる特徴と利点は、図面を参照して記述する以下の例示的かつ非限定的な実施形態の説明によってより明確になるであろう。

実施形態に係る半導体装置の側面図 半導体装置の底面図 各接続端子の配置に係る設計方法を示す説明図 各接続ピンの配置構成の一例を示す模式図 各接続ピンの配置構成の一例を示す断面図 各接続ピンの配置構成の他の一例を示す模式図 各接続ピンの配置構成の他の一例を示す断面図 各接続端子の配置に係る他の設計方法を示す説明図 各接続端子の配置に係る他の設計方法を示す説明図 各接続端子の配置に係る他の設計方法を示す説明図 各接続端子の配置に係る他の設計方法を示す説明図 各接続端子の配置に係る他の設計方法を示す説明図 半導体装置と周辺機器との関係を示す模式図

回路基板及びその設計方法の実施形態について、図面を参照して説明する。図１に示すように、本実施形態の回路基板１は、半導体装置１００に組み込まれて用いられる。半導体装置１００は、回路基板１と半導体モジュール３とモールド部４とを備え、他の基板の一例であるシステム基板９０に接続されている。半導体装置１００は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられる。当該システムにおいて、本実施形態の半導体装置１００は、例えばオーディオ機能やナビゲーション機能、カメラ機能等の複数の機能を実現するために共用されている。

半導体モジュール３は、単一の半導体素子により構成された半導体チップであっても良いし、複数の半導体素子により構成されたマルチチップモジュール（Multi-Chip Module；ＭＣＭ）であっても良い。小型化・高性能化等の観点からは後者の構成が好ましく、その場合には、半導体モジュール３を構成する複数の半導体素子の１つとして、動作プログラムが格納されたメモリ（Read Only Memory；ＲＯＭ）や、作業領域が設定されるメモリ（Random Access Memory；ＲＡＭ）等が含まれても良い。

半導体モジュール３は、回路基板１を構成する基板本体１０の上面１０ａに実装されている。半導体モジュール３は、平面視で回路基板１の中央部に配置されている。「平面視」とは、回路基板１を構成する平板に直交する方向に沿って見た状態である。半導体モジュール３は、基板本体１０の上面１０ａに設けられる接続端子と例えばボンディングワイヤー等で電気的に接続されている。半導体モジュール３は、例えば樹脂材料からなるモールド部４に埋設されている。

上面１０ａに半導体モジュール３が搭載される回路基板１は、下面１０ｂ側から見た図２に示すように、平面視が矩形状に形成されている。図示の例では、回路基板１は平面視が正方形状に形成されているが、そのような構成に限定されることなく、平面視で回路基板１が長方形状に形成されても良い。回路基板１は、基板本体１０の内部に、複数層を形成するように積層された複数の配線層１２を有する。すなわち、本実施形態の回路基板１は、多層配線型の回路基板となっている。

基板本体１０の下面１０ｂには、複数の接続端子１４が設けられている。複数の接続端子１４は、基板本体１０の各辺（第１辺Ｓ１，第２辺Ｓ２，第３辺Ｓ３，第４辺Ｓ４）に沿って、基板本体１０の外縁側から複数の端子列１４Ｒを形成するように配置されている。本実施形態では、各辺Ｓ１〜Ｓ４の外縁側から、３列の端子列１４Ｒを形成するように、かつ、１列分飛ばして内部側に３列の端子列１４Ｒを形成するように、計１６８個の接続端子１４が、中間部の無配置領域を除いて全体として直交格子状に配置されている。なお、無配置領域は、本実施形態においてコンデンサを配置しやすくするために設けられているが、かかる無配置領域が設けられないフルグリッド構成であっても良い。図１に示すように、各接続端子１４には、接続ピン１６が、基板本体１０の下面１０ｂから突出するように設けられている。

接続ピン１６は、基板本体１０の下面１０ｂから突出するものであれば、その形状はとくに限定されない。接続ピン１６は、例えばボール状、円柱状、又は角柱状等に形成されて良い。接続ピン１６は、他の基板の一例であるシステム基板９０と半導体装置１００とを電気的に接続する際の半導体装置１００側の接点となる。システム基板９０と半導体装置１００との接続は、例えば半田リフローによって行うことができる。すなわち、例えばシステム基板９０側の接点にクリーム状の半田を塗布又は印刷しておき、その上に、複数の接続ピン１６を有する半導体装置１００を載置して、その後、全体を加熱して半田を溶解させることによって両者を接続することができる。

上述したように、半導体装置１００は複数機能を実現可能なものであるが、各機能を実現するにあたって統括的に働く機能であって必ず利用される機能も中には存在するし、システムの構成によっては利用されない機能（不要な機能）が存在する場合がある。不要な機能が存在する場合には、絶縁性の確認試験を容易に行えるようにする（実施しなくても良くすることを含む）観点からは、当該不要な機能に対応する接続端子１４には接続ピン１６を設けないようにすることが好ましい。しかし、通常、複数の接続端子１４は機能毎に集約して配置されるため、一部の接続端子１４に接続ピン１６を設けないことで、半田リフロー時に半導体装置１００が傾いてしまう虞があった。

そこで、本実施形態では、以下に記載する設計方法（以下、「本設計方法」と言う。）に基づいて回路基板１を設計している（図３を参照）。本設計方法においては、まず、複数の接続端子１４を、それぞれ、駆動端子１４Ｄと機能端子１４Ｆとに振り分ける。駆動端子１４Ｄは、半導体モジュール３を駆動するための端子である。駆動端子１４Ｄには、例えば半導体モジュール３の電源端子が含まれる。また、駆動端子１４Ｄには、半導体モジュール３の動作プログラムが格納されたメモリ（ＲＯＭ）や、半導体モジュール３の作業領域が設定されるメモリ（ＲＡＭ）等との接続端子が含まれても良い。機能端子１４Ｆは、半導体モジュール３と他の機能部とを接続するための端子である。このような他の機能部には、例えばオーディオ機能部やナビゲーション機能部、カメラ機能部等が含まれる。

本設計方法では、基板本体１０を４分割した分割領域（第１分割領域Ｄ１，第２分割領域Ｄ２，第３分割領域Ｄ３，第４分割領域Ｄ４）のそれぞれにおける駆動端子１４Ｄの配置が、基板本体１０の中心Ｏに対して点対称となるように、駆動端子１４Ｄを配置する。各分割領域Ｄ１〜Ｄ４は、第１辺Ｓ１及び第３辺Ｓ３のそれぞれの中央を通る第１仮想線Ｌ１と、第２辺Ｓ２及び第４辺Ｓ４のそれぞれの中央を通る第２仮想線Ｌ２とによって分割される、基板本体１０の４つの領域である。第１仮想線Ｌ１と第２仮想線Ｌ２とは、基板本体１０の中心Ｏで交差（本例では直交）している。各分割領域Ｄ１〜Ｄ４は、基板本体１０に対して１：２の相似比の矩形状に形成され、基板本体１０の中心Ｏで互いに角を突き合わせた状態で配置されている。

このような構成では、第２分割領域Ｄ２は、第１分割領域Ｄ１に対して第２仮想線Ｌ２を挟んで隣接し、第３分割領域Ｄ３は、第２分割領域Ｄ２に対して第１仮想線Ｌ１を挟んで隣接している。第４分割領域Ｄ４は、第３分割領域Ｄ３に対して第２仮想線Ｌ２を挟んで隣接するとともに、第１分割領域Ｄ１に対して第１仮想線Ｌ１を挟んで隣接している。本実施形態では、第２仮想線Ｌ２が「２本の仮想線のうちの一方」に相当し、第１仮想線Ｌ１が「２本の仮想線のうちの他方」に相当する。

４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が中心Ｏに対して点対称とは、中心Ｏに対して１８０°の位置関係となる第１分割領域Ｄ１と第３分割領域Ｄ３との間で駆動端子１４Ｄの配置が点対称であり、かつ、同じく中心Ｏに対して１８０°の位置関係となる第２分割領域Ｄ２と第４分割領域Ｄ４との間で駆動端子１４Ｄの配置が点対称であることを意味する。第１仮想線Ｌ１を挟んで隣接する第１分割領域Ｄ１と第４分割領域Ｄ４との間や、第２分割領域Ｄ２と第３分割領域Ｄ３との間での駆動端子１４Ｄの配置は、特に制限されない。同様に、第２仮想線Ｌ２を挟んで隣接する第１分割領域Ｄ１と第２分割領域Ｄ２との間や、第３分割領域Ｄ３と第４分割領域Ｄ４との間での駆動端子１４Ｄの配置は、特に制限されない。

本実施形態では、基板本体１０を４分割した分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が、第１仮想線Ｌ１に対して線対称となるように、かつ、第２仮想線Ｌ２に対して線対称となるように、駆動端子１４Ｄを配置する。さらに本実施形態では、各分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が、中心Ｏを軸として４回対称となるように、駆動端子１４Ｄを配置する。なお、機能端子１４Ｆは、駆動端子１４Ｄが配置されない位置に配置される。

また、基板本体１０は、中央領域Ｒｍと、４つの角部領域（第１角部領域Ｒｃ１，第２角部領域Ｒｃ２，第３角部領域Ｒｃ３，第４角部領域Ｒｃ４）と、４つの辺中央領域（第１辺中央領域Ｒｓ１，第２辺中央領域Ｒｓ２，第３辺中央領域Ｒｓ３，第４辺中央領域Ｒｓ４）とを有している。中央領域Ｒｍは、基板本体１０の中央に設定される矩形領域であり、その中心が基板本体１０の中心Ｏに一致するように設けられている。各角部領域Ｒｃ１〜Ｒｃ４は、基板本体１０の四隅に設定される矩形領域であり、基板本体１０の４つの角Ｃ１〜Ｃ４を含むように設けられている。各辺中央領域Ｒｓ１〜Ｒｓ４は、基板本体１０の各辺Ｓ１〜Ｓ４に沿ってそれぞれの中央を含むように設定される矩形領域であり、中央領域Ｒｍの四方を取り囲むように設けられている。

中央領域Ｒｍは、それ自体、基板本体１０の中心Ｏに対して点対称に配置されている。各角部領域Ｒｃ１〜Ｒｃ４は、基板本体１０の中心Ｏに対して点対称に配置されている。各辺中央領域Ｒｓ１〜Ｒｓ４は、基板本体１０の中心Ｏに対して点対称に配置されている。また、中央領域Ｒｍは、それ自体、第１仮想線Ｌ１及び第２仮想線Ｌ２に対してそれぞれ線対称に配置されている。各角部領域Ｒｃ１〜Ｒｃ４は、第１仮想線Ｌ１及び第２仮想線Ｌ２に対してそれぞれ線対称に配置されている。各辺中央領域Ｒｓ１〜Ｒｓ４は、第１仮想線Ｌ１及び第２仮想線Ｌ２に対してそれぞれ線対称に配置されている。

本設計方法では、中央領域Ｒｍ及び各角部領域Ｒｃ１〜Ｒｃ４に、専ら駆動端子１４Ｄを配置する。中央領域Ｒｍの全域に、駆動端子１４Ｄを６列×６列の直交格子状に配置し、各角部領域Ｒｃ１〜Ｒｃ４の全域に、駆動端子１４Ｄを３列×３列の直交格子状に配置する。このようにして、基板本体１０の中心Ｏを含む中央領域Ｒｍにおいて、複数の端子列１４Ｒに亘って駆動端子１４Ｄが配置されている。また、基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に駆動端子１４Ｄが配置されているとともに、基板本体１０の４つの角Ｃ１〜Ｃ４をそれぞれ含む角部領域Ｒｃ１〜Ｒｃ４において、複数の端子列１４Ｒに亘って駆動端子１４Ｄが配置されている。なお、中央領域Ｒｍ及び各角部領域Ｒｃ１〜Ｒｃ４には、機能端子１４Ｆは配置されていない。このような配置構成とすることで、中央領域Ｒｍ及び各角部領域Ｒｃ１〜Ｒｃ４における駆動端子１４Ｄの配置を、基板本体１０の中心Ｏに対して点対称としている。

各辺中央領域Ｒｓ１〜Ｒｓ４には、駆動端子１４Ｄ及び機能端子１４Ｆの両方を配置する。本実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４における外側（各辺Ｓ１〜Ｓ４の辺縁側）に、機能端子１４Ｆを８列×２列の直交格子状に配置し、その内側（中心Ｏ側）に、８つの駆動端子１４Ｄを１列に配置する。こうして、本実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４において、機能端子１４Ｆの配置密度が駆動端子１４Ｄの配置密度よりも高くなっている。なお、機能端子１４Ｆ及び駆動端子１４Ｄの全体で、８列×３列の直交格子状配列が形成されている。また、各辺中央領域Ｒｓ１〜Ｒｓ４とその両側に位置する２つの角部領域とに亘って、外側から３列目の位置において、駆動端子１４Ｄが、各辺Ｓ１〜Ｓ４の全体に亘って各辺Ｓ１〜Ｓ４に沿って１列に並ぶように配置されている。

ここで、本実施形態の機能端子１４Ｆは、半導体モジュール３に接続される第１の機能部に対応する第１機能端子１４Ｆａと、半導体モジュール３に接続される第２の機能部に対応する第２機能端子１４Ｆｂとを含んでいる。本実施形態では、第１機能端子１４Ｆａ及び第２機能端子１４Ｆｂがそれぞれ「機能別端子」に相当する。第１の機能部は、例えばオーディオ機能部であって良く、第２の機能部は、例えばカメラ機能部であって良い。もちろん、これ以外の割り当ても当然に可能である。本実施形態では、基板本体１０の中で機能端子１４Ｆが配置される領域（機能端子配置領域）である各辺中央領域Ｒｓ１〜Ｒｓ４において、第１機能端子１４Ｆａの配置間隔ΔＤａと、第２機能端子１４Ｆｂの配置間隔ΔＤｂとが同等となっている。駆動端子１４Ｄと機能端子１４Ｆとを区別しない接続端子１４どうしの配置間隔を“基準配設ピッチ”と定義すると、図３に示すように、第１機能端子１４Ｆａの配置間隔ΔＤａ及び第２機能端子１４Ｆｂの配置間隔ΔＤｂは、いずれも、基準配設ピッチの２倍の長さとなっている。

そして、各辺中央領域Ｒｓ１〜Ｒｓ４における機能端子１４Ｆが配置される各列では、各辺Ｓ１〜Ｓ４に沿って、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが交互に配置されている。また、各辺Ｓ１〜Ｓ４に直交する方向に、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが隣接するように配置され、さらにそれに隣接するように駆動端子１４Ｄが配置されている。各辺Ｓ１〜Ｓ４に直交する方向において、最も外側に第１機能端子１４Ｆａが配置されている場合には、その内側に隣接して第２機能端子１４Ｆｂが配置され、さらにその内側に隣接して駆動端子１４Ｄが配置されている。最も外側に第２機能端子１４Ｆｂが配置されている場合には、その内側に隣接して第１機能端子１４Ｆａが配置され、さらにその内側に隣接して駆動端子１４Ｄが配置されている。ここで、駆動端子１４Ｄと、複数種類の機能端子１４Ｆ（第１機能端子１４Ｆａ，第２機能端子１４Ｆｂ）とをそれぞれ異なる種類の接続端子１４とみなすと、互いに異なる種類の接続端子１４が隣接するように配置されていることになる。

本実施形態では、第１辺中央領域Ｒｓ１及び第３辺中央領域Ｒｓ３のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏに対して点対称となっている。なお、本実施形態では、当該領域Ｒｓ１，Ｒｓ３における駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置は、第２仮想線Ｌ２に対して線対称ではない。また、第２辺中央領域Ｒｓ２及び第４辺中央領域Ｒｓ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置も、基板本体１０の中心Ｏに対して点対称となっている。なお、本実施形態では、当該領域Ｒｓ２，Ｒｓ４における駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置は、第１仮想線Ｌ１に対して線対称ではない。また、各辺中央領域Ｒｓ１〜Ｒｓ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏを軸として４回対称となっている。

このようにして、本設計方法では、回路基板１全体として、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏに対して点対称となるように、駆動端子１４Ｄと第１機能端子１４Ｆａと第２機能端子１４Ｆｂとを配置する。さらに、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏを軸として４回対称となるように、駆動端子１４Ｄと第１機能端子１４Ｆａと第２機能端子１４Ｆｂとを配置する。

上述したように、各接続端子１４（駆動端子１４Ｄ，第１機能端子１４Ｆａ，第２機能端子１４Ｆｂ）には、通常、基板本体１０の下面１０ｂから突出するように接続ピン１６が設けられている。但し、仮に、あるシステムの構成において第２の機能部を利用しない場合、絶縁性の確認等に要する手間を考慮すれば、当該第２の機能部に対応する第２機能端子１４Ｆｂに設けられた接続ピン１６を設けないことが好ましい。図４及び図５には、そのようにして得られる回路基板１の様子を示している。

これらの図に示すように、一部の接続端子１４には接続ピン１６が設けられ、他の一部の接続端子１４には接続ピン１６が設けられていない。本実施形態では、接続ピン１６が設けられている接続端子１４を「有ピン端子１４Ｐ」と言い、接続ピン１６が設けられていない接続端子１４を「無ピン端子１４Ｎ」と言う。図４及び図５の例では、上記の説明における駆動端子１４Ｄ及び第１機能端子１４Ｆａが有ピン端子１４Ｐとなっており、第２機能端子１４Ｆｂが無ピン端子１４Ｎとなっている。本設計方法に基づいて設計された回路基板１は、有ピン端子１４Ｐが全体的に略均等に分散して配置された構成を有するので、一部の接続端子１４（すなわち、無ピン端子１４Ｎである第２機能端子１４Ｆｂ）に接続ピン１６が設けられなくても傾きにくい。また、不要な第２機能端子１４Ｆｂを無ピン端子１４Ｎとすることで、当該第２機能端子１４Ｆｂに関する絶縁性の確認等の作業が不要である。

逆に、仮に、あるシステムの構成において第１の機能部を利用しない場合、同様に、当該第１の機能部に対応する第１機能端子１４Ｆａに設けられた接続ピン１６を設けないことが好ましい。図６及び図７には、そのようにして得られる回路基板１の様子を示している。

これらの図に示す例では、駆動端子１４Ｄ及び第２機能端子１４Ｆｂが有ピン端子１４Ｐとなっており、第１機能端子１４Ｆａが無ピン端子１４Ｎとなっている。本設計方法に基づいて設計された回路基板１は、有ピン端子１４Ｐが全体的に略均等に分散して配置された構成を有するので、一部の接続端子１４（すなわち、無ピン端子１４Ｎである第１機能端子１４Ｆａ）に接続ピン１６が設けられなくても傾きにくい。また、不要な第１機能端子１４Ｆａを無ピン端子１４Ｎとすることで、当該第１機能端子１４Ｆａに関する絶縁性の確認等の作業が不要である。

なお、図示は省略するが、仮に、あるシステムの構成において全ての機能部を利用する場合、駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの全て（言い換えれば、全ての接続端子１４）が有ピン端子１４Ｐとなり、当然、回路基板１は傾きにくい。このように、本設計方法に基づいて回路基板１を設計することで、システム構成毎に異なる利用機能によらずに、仮に一部の接続端子１４に接続ピン１６が設けられなかったとしても回路基板１に傾きが生じるのを抑制することができる。よって、その後、半田リフローによって半導体装置１００をシステム基板９０に接続する際に、半導体装置１００の傾きを抑制してその姿勢を適正に保つことができる。また、有ピン端子１４Ｐが全体に分散して配置されることで半田による接合箇所も全体に分散するので、熱膨張率の差に起因する回路基板１の反りを抑制することができる。また、各システムにおいて実際に利用される機能のバリエーションを考慮してそれぞれに対応する新たなパッケージを作製するのに比べて、開発期間及び開発費を大幅に低減することができる。

図４〜図７に示す、本設計方法に基づいて作製されて一部の接続端子１４に接続ピン１６が設けられない回路基板１は、以下の特徴的な構成を備えることになる。すなわち、基板本体１０の各辺Ｓ１〜Ｓ４の中央を通るとともに下面１０ｂの中心Ｏで交差する２本の仮想線Ｌ１，Ｌ２で４分割した分割領域Ｄ１〜Ｄ４のそれぞれにおける有ピン端子１４Ｐの配置が、基板本体１０の中心Ｏに対して点対称となっている。さらに、本実施形態では、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける有ピン端子１４Ｐの配置が、基板本体１０の中心Ｏを軸として４回対称となっている。また、基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に有ピン端子１４Ｐが配置されているとともに、基板本体１０の４つの角Ｃ１〜Ｃ４をそれぞれ含む角部領域Ｒｃ１〜Ｒｃ４において、複数の端子列１４Ｒに亘って有ピン端子１４Ｐが配置されている。

また、各辺中央領域Ｒｓ１〜Ｒｓ４において、無ピン端子１４Ｎに隣接する接続端子１４は、有ピン端子１４Ｐとなっている。なお、有ピン端子１４Ｐに隣接する接続端子１４は、必ずしも無ピン端子１４Ｎとは限らず、無ピン端子１４Ｎ又は他の有ピン端子１４Ｐとなっている。そして、各辺中央領域Ｒｓ１〜Ｒｓ４とその両側の角部領域とに亘って、有ピン端子１４Ｐが、基板本体１０の各辺Ｓ１〜Ｓ４に沿って並ぶように配置されている。有ピン端子１４Ｐは、各辺Ｓ１〜Ｓ４の辺縁から３列目の位置において、各辺Ｓ１〜Ｓ４に沿ってそれぞれ１列に並ぶように配置されている。

図１３に、上述した回路基板１が組み込まれた半導体装置１００のより具体的な構成を示す。この半導体装置１００は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられるものである。半導体装置１００は、例えば自動車等の車両に搭載された、オーディオ装置やナビゲーション装置等が統合されたマルチメディアシステムを駆動する中核として用いられる。当該システムにおいて、本実施形態の半導体装置１００は、例えばオーディオ機能やナビゲーション機能、カメラ機能等の複数の機能を実現するために共用されている。

図１３に示すように、半導体装置１００は、回路基板１と、回路基板１が表面実装されるシステム基板９０とを備えている。回路基板１は、平面視が矩形状に形成されている。この平面視矩形状の回路基板１の上面に半導体モジュール３が搭載され、下面に複数の接続端子１４が設けられている（図１を参照）。複数の接続端子１４のうち、少なくとも一部の接続端子１４には、回路基板１の下面から突出する接続ピン１６が設けられている。回路基板１は、当該回路基板１の下面に設けられた複数の接続端子１４及び接続ピン１６を介して、システム基板９０に表面実装されている。本実施形態では、システム基板９０が「主基板」に相当する。

半導体装置１００は、コンソール部に設置されたモニタ装置（図示せず）や、ナビゲーションシステムの地図データベース等が格納されたハードディスク装置（図示せず）に接続されている。また、半導体装置１００は、図１３に模式的に示すように、ＤＶＤ（Digital Versatile Disk ）やＣＤ（Compact Disk）等を再生するＤＶＤプレイヤー７１や、車両の後方風景を撮影する後方カメラ７２に接続されている。本実施形態では、ＤＶＤプレイヤー７１が「オーディオ機能部」に相当し、後方カメラ７２が「カメラ機能部」に相当する。

また、システム基板９０上には、電源部８１と、クロック部８２と、リセット部８３とが配置されている。電源部８１は、半導体モジュール３の動作電源を供給する。電源部８１は、第１表層電極パターン９２ａを介して回路基板１の駆動端子１４Ｄに接続されている。クロック部８２は、同期処理のためのクロック信号を生成する。クロック部８２は、第２表層電極パターン９２ｂを介して回路基板１の駆動端子１４Ｄに接続されている。リセット部８３は、正常動作のために電源投入時にプロセッサの状態を初期化する。リセット部８３は、第３表層電極パターン９２ｃを介して回路基板１の駆動端子１４Ｄに接続されている。

また、システム基板９０には、ＤＶＤプレイヤー７１が接続される第１基板端子９１ａと、後方カメラ７２が接続される第２基板端子９１ｂとが設けられている。第１基板端子９１ａは、第４表層電極パターン９２ｄを介して回路基板１の機能端子１４Ｆ（第１機能端子１４Ｆａ）に接続されている。こうして、ＤＶＤプレイヤー７１は、第１基板端子９１ａと第４表層電極パターン９２ｄとを介して機能端子１４Ｆ（第１機能端子１４Ｆａ）に接続されている。第２基板端子９１ｂは、第５表層電極パターン９２ｅを介して回路基板１の機能端子１４Ｆ（第２機能端子１４Ｆｂ）に接続されている。こうして、後方カメラ７２は、第２基板端子９１ｂと第５表層電極パターン９２ｅとを介して機能端子１４Ｆ（第２機能端子１４Ｆｂ）に接続されている。

このように、本具体例では、駆動端子１４Ｄは、回路基板１の上面に設けられた半導体モジュール３と電源部８１とを接続するための接続端子１４、半導体モジュール３とクロック部８２とを接続するための接続端子１４、及び半導体モジュール３とリセット部８３とを接続するための接続端子１４である。また、機能端子１４Ｆは、回路基板１の上面に設けられた半導体モジュール３と基板端子９１ａ，９１ｂとを接続するための接続端子１４である。機能端子１４Ｆのうち、第１機能端子１４Ｆａは、半導体モジュール３と第１基板端子９１ａとを接続するための接続端子１４であり、第２機能端子１４Ｆｂは、半導体モジュール３と第２基板端子９１ｂとを接続するための接続端子１４である。

このような半導体装置１００では、回路基板１において、基板本体１０の各辺Ｓ１〜Ｓ４の中央を通るとともに下面１０ｂの中心Ｏで交差する２本の仮想線Ｌ１，Ｌ２で４分割した分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が、基板本体１０の中心Ｏに対して点対称となっている。さらに、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が、基板本体１０の中心Ｏを軸として４回対称となっている。また、基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に駆動端子１４Ｄが配置されているとともに、基板本体１０の４つの角Ｃ１〜Ｃ４をそれぞれ含む角部領域Ｒｃ１〜Ｒｃ４において、複数の端子列１４Ｒに亘って駆動端子１４Ｄが配置されている。

また、基板本体１０の各辺中央領域Ｒｓ１〜Ｒｓ４において、各辺中央領域Ｒｓ１〜Ｒｓ４とその両側の角部領域とに亘って、駆動端子１４Ｄが、基板本体１０の各辺Ｓ１〜Ｓ４に沿って並ぶように配置されている。駆動端子１４Ｄは、各辺Ｓ１〜Ｓ４の辺縁から３列目の位置において、各辺Ｓ１〜Ｓ４に沿ってそれぞれ１列に並ぶように配置されている。

さらに、各辺中央領域Ｒｓ１〜Ｒｓ４における機能端子１４Ｆが配置される各列では、各辺Ｓ１〜Ｓ４に沿って、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが交互に配置されている。また、各辺Ｓ１〜Ｓ４に直交する方向に、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが隣接するように配置され、さらにそれに隣接するように駆動端子１４Ｄが配置されている。駆動端子１４Ｄと、複数種類の機能端子１４Ｆ（第１機能端子１４Ｆａ，第２機能端子１４Ｆｂ）とをそれぞれ異なる種類の接続端子１４とみなすと、互いに異なる種類の接続端子１４が隣接するように配置されていることになる。

〔その他の実施形態〕
（１）上記の実施形態では、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏに対して点対称かつ中心Ｏを軸として４回対称である構成を例として説明した。しかし、そのような構成に限定されることなく、例えば図８に示すように、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄ、第１機能端子１４Ｆａ、及び第２機能端子１４Ｆｂの配置が、基板本体１０の中心Ｏに対して点対称かつ第１仮想線Ｌ１及び第２仮想線Ｌ２に対して線対称であっても良い。この例の場合のように、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとは、必ずしも、各辺Ｓ１〜Ｓ４に沿って交互に配置されなくても良い。また、少なくとも４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が基板本体１０の中心Ｏに対して点対称となっていれば、第１機能端子１４Ｆａ及び第２機能端子１４Ｆｂはランダムに配置されても良い。

（２）上記の実施形態では、基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に駆動端子１４Ｄが配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、少なくとも４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける駆動端子１４Ｄの配置が基板本体１０の中心Ｏに対して点対称となっていれば、例えば基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に機能端子１４Ｆが配置されても良い。

（３）上記の実施形態では、基板本体１０の４つの角Ｃ１〜Ｃ４をそれぞれ含む角部領域Ｒｃ１〜Ｒｃ４において、複数の端子列１４Ｒに亘って駆動端子１４Ｄが配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各角部領域Ｒｃ１〜Ｒｃ４において、駆動端子１４Ｄが１列だけに配置されても良い。

（４）上記の実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４において、駆動端子１４Ｄが、各辺Ｓ１〜Ｓ４の全体に亘って各辺Ｓ１〜Ｓ４に沿って１列に並ぶように配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Ｒｓ１〜Ｒｓ４において、駆動端子１４Ｄが、１列の中で１つおきに配置されても良い（図１１を参照）。或いは、各辺中央領域Ｒｓ１〜Ｒｓ４において、駆動端子１４Ｄが、２列に亘って交互に（ジグザグ状に）配置されても良い。

（５）上記の実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４に駆動端子１４Ｄもが配置される構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Ｒｓ１〜Ｒｓ４には、駆動端子１４Ｄが配置されずに、例えば図９に示すように機能端子１４Ｆだけが配置されても良い。この場合において、図示の例のように、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが、各辺中央領域Ｒｓ１〜Ｒｓ４の全域で千鳥状に配列されても良い。

（６）上記の実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４において、機能端子１４Ｆの配置密度が駆動端子１４Ｄの配置密度よりも高くなっている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Ｒｓ１〜Ｒｓ４において、機能端子１４Ｆの配置密度と駆動端子１４Ｄの配置密度とが同等であっても良いし、機能端子１４Ｆの配置密度が駆動端子１４Ｄの配置密度よりも低くても良い。

（７）上記の実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４において、第１機能端子１４Ｆａの配置間隔ΔＤａと、第２機能端子１４Ｆｂの配置間隔ΔＤｂとが同等となっている構成を例として説明した。しかし、そのような構成に限定されることなく、各辺中央領域Ｒｓ１〜Ｒｓ４における第１機能端子１４Ｆａの配置間隔ΔＤａと第２機能端子１４Ｆｂの配置間隔ΔＤｂとが互いに異なっても良い。

（８）上記の実施形態では、各辺中央領域Ｒｓ１〜Ｒｓ４において、各辺Ｓ１〜Ｓ４に沿って第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが交互に配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば各辺中央領域Ｒｓ１〜Ｒｓ４において、各辺Ｓ１〜Ｓ４に沿って２つの第１機能端子１４Ｆａと２つの第２機能端子１４Ｆｂとが交互に配置される等しても良い。

（９）上記の実施形態では、各辺Ｓ１〜Ｓ４に直交する方向に、第１機能端子１４Ｆａと第２機能端子１４Ｆｂとが隣接するように配置されている構成を例として説明した。しかし、そのような構成に限定されることなく、例えば図１０に示すように、各辺Ｓ１〜Ｓ４に直交する方向に、複数の第１機能端子１４Ｆａが隣接するとともに複数の第２機能端子１４Ｆｂが隣接するように配置されも良い。このように、各辺Ｓ１〜Ｓ４に直交する方向に、同種の接続端子１４が隣接するように配置されても良い。

（１０）上記の実施形態では、機能端子１４Ｆが第１機能端子１４Ｆａ及び第２機能端子１４Ｆｂだけを含む構成を例として説明した。しかし、そのような構成に限定されることなく、例えば機能端子１４Ｆが第３機能端子１４Ｆｃ（「機能別端子」の他の一例）をさらに含んで構成されても良い。このような場合には、第３機能端子１４Ｆｃは、例えば図１１に示すように、各辺中央領域Ｒｓ１〜Ｒｓ４において駆動端子１４Ｄと交互に１列をなすように配置されても良い。或いは、例えば図１２に示すように、各辺中央領域Ｒｓ１〜Ｒｓ４には駆動端子１４Ｄが設けられないような構成において、第１機能端子１４Ｆａと第２機能端子１４Ｆｂと第３機能端子１４Ｆｃとが規則的に順次ずれながら均等に配置されても良い。

（１１）上記の実施形態において、無ピン端子１４Ｎに隣接する接続端子１４が有ピン端子１４Ｐであり、かつ、基板本体１０の４つの角Ｃ１〜Ｃ４のそれぞれに最も近い位置に有ピン端子１４Ｐが配置されていれば、４つの分割領域Ｄ１〜Ｄ４のそれぞれにおける有ピン端子１４Ｐの配置は基板本体１０の中心Ｏに対して点対称でなくても良い。

（１２）上述した各実施形態（上記の実施形態及びその他の実施形態を含む；以下同様）で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することも可能である。その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本開示の趣旨を逸脱しない範囲内で適宜改変することが可能である。

〔実施形態の概要〕
以上をまとめると、本開示に係る第１の回路基板は、好適には、以下の各構成を備える。

平面視が矩形状に形成され、上面（１０ａ）に半導体モジュール（３）が搭載され、下面（１０ｂ）に複数の接続端子（１４）が設けられた回路基板（１）であって、
少なくとも一部の前記接続端子（１４）には、前記下面（１０ｂ）から突出する接続ピン（１６）が設けられ、
複数の前記接続端子（１４）には、前記半導体モジュール（３）を駆動するための駆動端子（１４Ｄ）と、前記半導体モジュール（３）と他の機能部とを接続するための機能端子（１４Ｆ）と、が含まれ、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）の中央を通るとともに前記下面（１０ｂ）の中心（Ｏ）で交差する２本の仮想線（Ｌ１，Ｌ２）で前記下面（１０ｂ）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける前記駆動端子（１４Ｄ）の配置が、前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっている。

この構成によれば、４つの分割領域（Ｄ１〜Ｄ４）のそれぞれにおける駆動端子（１４Ｄ）の配置が下面（１０ｂ）の中心（Ｏ）に対して点対称となっているので、仮に一部の機能端子（１４Ｆ）について接続ピン（１６）を設けなかったとしても、システム基板等の他の基板との接続時に回路基板（１）が傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板（１）を実現することができる。

一態様として、
前記下面（１０ｂ）の角（Ｃ１〜Ｃ４）に最も近い位置に前記駆動端子（１４Ｄ）が配置されていることが好ましい。

この構成によれば、矩形状の回路基板（１）の最外方に位置する少なくとも４点で当該回路基板（１）が接続ピン（１６）によって支持されることになるので、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができる。

一態様として、
複数の前記接続端子（１４）は、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿って前記下面（１０ｂ）の外縁側から複数の端子列（１４Ｒ）を形成するように配置され、
前記下面（１０ｂ）の角（Ｃ１〜Ｃ４）を含む角部領域（Ｒｃ１〜Ｒｃ４）において、複数の前記端子列（１４Ｒ）に亘って前記駆動端子（１４Ｄ）が配置されていることが好ましい。

この構成によれば、矩形状の回路基板（１）の４隅のより広い領域で当該回路基板（１）が接続ピン（１６）によって支持されることになるので、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができる。

一態様として、
前記駆動端子（１４Ｄ）が、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿って並ぶように配置されていることが好ましい。

この構成によれば、矩形状の回路基板（１）の４辺のそれぞれに沿って当該回路基板（１）が接続ピン（１６）によって支持されることになるので、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができるとともに、加熱時に回路基板（１）が反るのを抑制することができる。

一態様として、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿う外縁側の領域であって前記各辺（Ｓ１〜Ｓ４）の中央を含む各辺中央領域（Ｒｓ１〜Ｒｓ４）において、前記機能端子（１４Ｆ）の配置密度が、前記駆動端子（１４Ｄ）の配置密度よりも高いことが好ましい。

この構成によれば、他の基板との接続時の回路基板（１）の傾きに与える影響を小さく抑えつつ、多くの機能端子（１４Ｆ）を配置することができる。

一態様として、
前記機能端子（１４Ｆ）には、前記半導体モジュール（３）に接続される第１の機能部に対応する第１機能端子（１４Ｆａ）と、前記半導体モジュール（３）に接続される第２の機能部に対応する第２機能端子（１４Ｆｂ）と、が含まれ、
前記下面（１０ｂ）の中の前記機能端子（１４Ｆ）が配置される機能端子配置領域の中で、前記第１機能端子（１４Ｆａ）と前記第２機能端子（１４Ｆｂ）とが交互に配置されていることが好ましい。

この構成によれば、各機能端子配置領域において不要な機能端子（１４Ｆ）に接続ピン（１６）を設けない場合でも、回路基板（１）の全体が接続ピン（１６）によって略均等に支持されることになる。よって、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができるとともに、加熱時に回路基板（１）が反るのを抑制することができる。

一態様として、
前記機能端子（１４Ｆ）には、前記半導体モジュール（３）に接続される第１の機能部に対応する第１機能端子（１４Ｆａ）と、前記半導体モジュール（３）に接続される第２の機能部に対応する第２機能端子（１４Ｆｂ）と、が含まれ、
前記下面（１０ｂ）の中の前記機能端子（１４Ｆ）が配置される機能端子配置領域の中で、前記第１機能端子（１４Ｆａ）の配置間隔（ΔＤａ）と、前記第２機能端子（１４Ｆｂ）の配置間隔（ΔＤｂ）とが同等となっていることが好ましい。

この構成によれば、各機能端子配置領域において不要な機能端子（１４Ｆ）に接続ピン（１６）を設けない場合でも、回路基板（１）の全体が接続ピン（１６）によって略均等に支持されることになる。よって、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができるとともに、加熱時に基板が反るのを抑制することができる。

一態様として、
複数の前記接続端子（１４）は、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿って前記下面（１０ｂ）の外縁側から複数の端子列（１４Ｒ）を形成するように配置され、
前記機能端子（１４Ｆ）には、前記半導体モジュール（３）が実行する複数の機能のそれぞれに対応する複数種類の機能別端子が含まれ、
複数の前記端子列（１４Ｒ）のそれぞれにおいて、２種類の前記機能別端子が交互に配置されていることが好ましい。

この構成によれば、不要な機能端子（１４Ｆ）に接続ピン（１６）を設けない場合でも、回路基板（１）の全体が接続ピン（１６）によって略均等に支持されることになる。よって、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができるとともに、加熱時に回路基板（１）が反るのを抑制することができる。

一態様として、
前記駆動端子（１４Ｄ）と、複数種類の前記機能別端子と、をそれぞれ異なる種類の前記接続端子（１４）とみなして、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に直交する方向に、互いに異なる種類の前記接続端子（１４）が隣接するように配置されていることが好ましい。

この構成によれば、不要な機能端子（１４Ｆ）に接続ピン（１６）を設けない場合でも、回路基板（１）の全体が接続ピン（１６）によってさらに均等に支持されることになる。よって、他の基板との接続時における回路基板（１）の傾きをさらに効果的に抑制することができるとともに、加熱時に回路基板（１）が反るのを効果的に抑制することができる。

なお、上述した各構成の第１の回路基板においては、
前記分割領域として、第１分割領域（Ｄ１）と、前記第１分割領域（Ｄ１）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの一方（Ｌ２）を挟んで隣接する第２分割領域（Ｄ２）と、前記第２分割領域（Ｄ２）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの他方（Ｌ１）を挟んで隣接する第３分割領域（Ｄ３）と、前記第３分割領域（Ｄ３）及び前記第１分割領域（Ｄ１）の両方に隣接する第４分割領域（Ｄ４）と、が設けられ、
前記第１分割領域（Ｄ１）と前記第３分割領域（Ｄ３）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称であり、かつ、前記第２分割領域（Ｄ２）と前記第４分割領域（Ｄ４）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっていることが好ましい。

また、本開示に係る第２の回路基板は、好適には、以下の構成を備える。

平面視が矩形状に形成され、上面（１０ａ）に半導体モジュール（３）が搭載され、下面（１０ｂ）に複数の接続端子（１４）が設けられた回路基板（１）であって、
複数の前記接続端子（１４）には、前記下面（１０ｂ）から突出する接続ピン（１６）が設けられた有ピン端子（１４Ｐ）と、前記接続ピン（１６）が設けられていない無ピン端子（１４Ｎ）と、が含まれ、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）の中央を通るとともに前記下面（１０ｂ）の中心（Ｏ）で交差する２本の仮想線（Ｌ１，Ｌ２）で前記下面（１０ｂ）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける前記有ピン端子（１４Ｐ）の配置が、前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっている。

この構成によれば、４つの分割領域（Ｄ１〜Ｄ４）のそれぞれにおける有ピン端子（１４Ｐ）の配置が下面（１０ｂ）の中心（Ｏ）に対して点対称となっているので、複数の接続端子（１４）のうちの一部が無ピン端子（１４Ｎ）でも、システム基板等の他の基板との接続時に回路基板（１）が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板（１）を実現することができる。

なお、上述した第２の回路基板においては、
前記分割領域として、第１分割領域（Ｄ１）と、前記第１分割領域（Ｄ１）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの一方（Ｌ２）を挟んで隣接する第２分割領域（Ｄ２）と、前記第２分割領域（Ｄ２）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの他方（Ｌ１）を挟んで隣接する第３分割領域（Ｄ３）と、前記第３分割領域（Ｄ３）及び前記第１分割領域（Ｄ１）の両方に隣接する第４分割領域（Ｄ４）と、が設けられ、
前記第１分割領域（Ｄ１）と前記第３分割領域（Ｄ３）との間で有ピン端子（１４Ｐ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称であり、かつ、前記第２分割領域（Ｄ２）と前記第４分割領域（Ｄ４）との間で有ピン端子（１４Ｐ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっていることが好ましい。

また、本開示に係る第３の回路基板は、好適には、以下の構成を備える。

平面視が矩形状に形成され、上面（１０ａ）に半導体モジュール（３）が搭載され、下面（１０ｂ）に複数の接続端子（１４）が設けられた回路基板（１）であって、
複数の前記接続端子（１４）には、前記下面（１０ｂ）から突出する接続ピン（１６）が設けられた有ピン端子（１４Ｐ）と、前記接続ピン（１６）が設けられていない無ピン端子（１４Ｎ）と、が含まれ、
前記無ピン端子（１４Ｎ）に隣接する前記接続端子（１４）は、前記有ピン端子（１４Ｐ）であり、
前記下面（１０ｂ）の角（Ｃ１〜Ｃ４）に最も近い位置に前記有ピン端子（１４Ｐ）が配置されている。

この構成によれば、無ピン端子（１４Ｎ）が互いに隣接してまとまることなく分散して配置され、かつ、矩形状の回路基板（１）の最外方に位置する少なくとも４点に配置されるので、回路基板（１）の全体が接続ピン（１６）によって略均等に支持されることになる。このため、複数の接続端子（１４）のうちの一部が無ピン端子（１４Ｎ）でも、システム基板等の他の基板との接続時に回路基板（１）が傾きにくい。よって、他の基板との接続時に傾きにくい回路基板（１）を実現することができる。また、加熱時に回路基板（１）が反るのを抑制することができる。

一態様として、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）の中央を通るとともに前記下面（１０ｂ）の中心（Ｏ）で交差する２本の仮想線（Ｌ１，Ｌ２）で前記下面（１０ｂ）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける前記有ピン端子（１４Ｐ）の配置が、前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっていることが好ましい。

この構成によれば、４つの分割領域（Ｄ１〜Ｄ４）のそれぞれにおける有ピン端子（１４Ｐ）の配置が下面（１０ｂ）の中心（Ｏ）に対して点対称となっているので、回路基板（１）の全体が接続ピン（１６）によって略均等に支持されることになる。よって、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができる。

具体的には、
前記分割領域として、第１分割領域（Ｄ１）と、前記第１分割領域（Ｄ１）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの一方（Ｌ２）を挟んで隣接する第２分割領域（Ｄ２）と、前記第２分割領域（Ｄ２）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの他方（Ｌ１）を挟んで隣接する第３分割領域（Ｄ３）と、前記第３分割領域（Ｄ３）及び前記第１分割領域（Ｄ１）の両方に隣接する第４分割領域（Ｄ４）と、が設けられ、
前記第１分割領域（Ｄ１）と前記第３分割領域（Ｄ３）との間で有ピン端子（１４Ｐ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称であり、かつ、前記第２分割領域（Ｄ２）と前記第４分割領域（Ｄ４）との間で有ピン端子（１４Ｐ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっていることが好ましい。

一態様として、
複数の前記接続端子（１４）は、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿って前記下面（１０ｂ）の外縁側から複数の端子列（１４Ｒ）を形成するように配置され、
前記下面（１０ｂ）の角（Ｃ１〜Ｃ４）を含む角部領域（Ｒｃ１〜Ｒｃ４）において、複数の前記端子列（１４Ｒ）に亘って前記有ピン端子（１４Ｐ）が配置されていることが好ましい。

この構成によれば、矩形状の回路基板（１）の４隅のより広い領域で当該回路基板（１）が接続ピン（１６）によって支持されることになるので、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができる。

一態様として、
前記有ピン端子（１４Ｐ）が、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）に沿って並ぶように配置されていることが好ましい。

この構成によれば、矩形状の回路基板（１）の４辺のそれぞれに沿って当該回路基板（１）が接続ピン（１６）によって支持されることになるので、他の基板との接続時における回路基板（１）の傾きを効果的に抑制することができるとともに、加熱時に回路基板（１）が反るのを抑制することができる。

また、本開示に係る回路基板の設計方法は、好適には、以下の構成を備える。

平面視が矩形状に形成され、上面（１０ａ）に半導体モジュール（３）が搭載され、下面（１０ｂ）に複数の接続端子（１４）が設けられ、少なくとも一部の前記接続端子（１４）に前記下面（１０ｂ）から突出する接続ピン（１６）が設けられた回路基板（１）の設計方法であって、
複数の前記接続端子（１４）を、それぞれ、前記半導体モジュール（３）を駆動するための駆動端子（１４Ｄ）と、前記半導体モジュール（３）と他の機能部とを接続するための機能端子（１４Ｆ）と、に振り分け、
前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）の中央を通るとともに前記下面（１０ｂ）の中心（Ｏ）で交差する２本の仮想線（Ｌ１，Ｌ２）で前記下面（１０ｂ）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける前記駆動端子（１４Ｄ）の配置が、前記下面（１０ｂ）の中心（Ｏ）に対して点対称となるように、前記駆動端子（１４Ｄ）と前記機能端子（１４Ｆ）とを配置する。

この設計方法に基づいて作製される回路基板（１）は、４つの分割領域（Ｄ１〜Ｄ４）のそれぞれにおける駆動端子（１４Ｄ）の配置が下面（１０ｂ）の中心（Ｏ）に対して点対称となるので、仮に一部の機能端子（１４Ｆ）について接続ピン（１６）を設けなかったとしても、システム基板等の他の基板との接続時に傾きにくい。よって、使用しない端子が一部に存在する場合でも他の基板との接続時に傾きにくい回路基板（１）を作製することができる。

なお、上述した回路基板の設計方法においては、
前記分割領域として、第１分割領域（Ｄ１）と、前記第１分割領域（Ｄ１）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの一方（Ｌ２）を挟んで隣接する第２分割領域（Ｄ２）と、前記第２分割領域（Ｄ２）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの他方（Ｌ１）を挟んで隣接する第３分割領域（Ｄ３）と、前記第３分割領域（Ｄ３）及び前記第１分割領域（Ｄ１）の両方に隣接する第４分割領域（Ｄ４）と、が設けられ、
前記第１分割領域（Ｄ１）と前記第３分割領域（Ｄ３）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称であり、かつ、前記第２分割領域（Ｄ２）と前記第４分割領域（Ｄ４）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称となるように、前記駆動端子（１４Ｄ）と前記機能端子（１４Ｆ）とを配置することが好ましい。

また、本開示に係る半導体装置は、好適には、以下の構成を備える。

本開示に係る半導体装置（１００）は、
平面視が矩形状に形成され、上面（１０ａ）に半導体モジュール（３）が搭載され、下面（１０ｂ）に複数の接続端子（１４）が設けられた回路基板（１）と、
前記回路基板（１）が複数の前記接続端子（１４）を介して表面実装される主基板（９０）と、を備え、
前記主基板（９０）上に、電源部（８１）と、クロック部（８２）と、リセット部（８３）と、が配置され、
前記主基板（９０）に、オーディオ機能部（７１）及びカメラ機能部（７２）とそれぞれ接続される基板端子（９１ａ，９１ｂ）が設けられ、
少なくとも一部の前記接続端子（１４）には、前記下面（１０ｂ）から突出する接続ピン（１６）が設けられ、
複数の前記接続端子（１４）には、前記半導体モジュール（３）と、前記電源部（８１）、前記クロック部（８２）、及び前記リセット部（８３）とを接続するための駆動端子（１４Ｄ）と、前記半導体モジュール（３）と前記基板端子（９１ａ，９１ｂ）とを接続するための機能端子（１４Ｆ）と、が含まれ、
前記回路基板（１）において、前記下面（１０ｂ）の各辺（Ｓ１〜Ｓ４）の中央を通るとともに前記下面（１０ｂ）の中心（Ｏ）で交差する２本の仮想線（Ｌ１，Ｌ２）で前記下面（１０ｂ）を４分割した分割領域（Ｄ１〜Ｄ４）のそれぞれにおける前記駆動端子（１４Ｄ）の配置が、前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっている。

この構成によれば、４つの分割領域（Ｄ１〜Ｄ４）のそれぞれにおける駆動端子（１４Ｄ）の配置が下面（１０ｂ）の中心（Ｏ）に対して点対称となっているので、仮にオーディオ機能部（７１）及びカメラ機能部（７２）のうちのいずれかが不要である場合に、その不要な機能部に対応する機能端子（１４Ｆ）について接続ピン（１６）を設けなかったとしても、回路基板（１）と主基板（９０）との接続時に回路基板（１）が傾きにくい。よって、不良品の発生率を低く抑えて製造コストの低減を図ることができるとともに、半導体装置（１００）の信頼性を高めることができる。

なお、上述した半導体装置においては、
前記分割領域として、第１分割領域（Ｄ１）と、前記第１分割領域（Ｄ１）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの一方（Ｌ２）を挟んで隣接する第２分割領域（Ｄ２）と、前記第２分割領域（Ｄ２）に対して２本の前記仮想線（Ｌ１，Ｌ２）のうちの他方（Ｌ１）を挟んで隣接する第３分割領域（Ｄ３）と、前記第３分割領域（Ｄ３）及び前記第１分割領域（Ｄ１）の両方に隣接する第４分割領域（Ｄ４）と、が設けられ、
前記回路基板（１）において、前記第１分割領域（Ｄ１）と前記第３分割領域（Ｄ３）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称であり、かつ、前記第２分割領域（Ｄ２）と前記第４分割領域（Ｄ４）との間で前記駆動端子（１４Ｄ）の配置が前記下面（１０ｂ）の中心（Ｏ）に対して点対称となっていることが好ましい。

本開示に係る回路基板及びその設計方法は、上述した各効果のうち、少なくとも１つを奏することができれば良い。

１ 回路基板
３ 半導体モジュール
１０ 基板本体
１０ａ 上面
１０ｂ 下面
１４ 接続端子
１４Ｄ 駆動端子
１４Ｆ 機能端子
１４Ｆａ 第１機能端子（機能別端子）
１４Ｆｂ 第２機能端子（機能別端子）
１４Ｆｃ 第３機能端子（機能別端子）
１４Ｐ 有ピン端子
１４Ｎ 無ピン端子
１４Ｒ 端子列
１６ 接続ピン
７１ ＤＶＤプレイヤー（オーディオ機能部）
７２ 後方カメラ（カメラ機能部）
８１ 電源部
８２ クロック部
８３ リセット部
９０ システム基板（主基板）
９１ａ 第１基板端子
９１ｂ 第２基板端子
９２ａ 第１表層電極パターン
９２ｂ 第２表層電極パターン
９２ｃ 第３表層電極パターン
９２ｄ 第４表層電極パターン
９２ｅ 第５表層電極パターン
１００ 半導体装置
Ｃ１ 第１角
Ｃ２ 第２角
Ｃ３ 第３角
Ｃ４ 第４角
Ｓ１ 第１辺
Ｓ２ 第２辺
Ｓ３ 第３辺
Ｓ４ 第４辺
Ｄ１ 第１分割領域（分割領域）
Ｄ２ 第２分割領域（分割領域）
Ｄ３ 第３分割領域（分割領域）
Ｄ４ 第４分割領域（分割領域）
Ｒｍ 中央領域
Ｒｓ１ 第１辺中央領域（機能端子配置領域）
Ｒｓ２ 第２辺中央領域（機能端子配置領域）
Ｒｓ３ 第３辺中央領域（機能端子配置領域）
Ｒｓ４ 第４辺中央領域（機能端子配置領域）
Ｒｃ１ 第１角部領域
Ｒｃ２ 第２角部領域
Ｒｃ３ 第３角部領域
Ｒｃ４ 第４角部領域
Ｌ１ 第１仮想線（２本の仮想線のうちの他方）
Ｌ２ 第２仮想線（２本の仮想線のうちの一方）
Ｏ 中心
ΔＤａ 第１機能端子の配置間隔
ΔＤｂ 第２機能端子の配置間隔

Claims (15)

1. 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
   少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
   複数の前記接続端子には、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、が含まれ、
   前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている、回路基板。
2. 前記下面の角に最も近い位置に前記駆動端子が配置されている、請求項１に記載の回路基板。
3. 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
   前記下面の角を含む角部領域において、複数の前記端子列に亘って前記駆動端子が配置されている、請求項１又は２に記載の回路基板。
4. 前記駆動端子が、前記下面の各辺に沿って並ぶように配置されている、請求項１から３のいずれか一項に記載の回路基板。
5. 前記機能端子には、前記半導体モジュールに接続される第１の機能部に対応する第１機能端子と、前記半導体モジュールに接続される第２の機能部に対応する第２機能端子と、が含まれ、
   前記下面の中の前記機能端子が配置される機能端子配置領域の中で、前記第１機能端子と前記第２機能端子とが交互に配置されている、請求項１から４のいずれか一項に記載の回路基板。
6. 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
   前記機能端子には、前記半導体モジュールが実行する複数の機能のそれぞれに対応する複数種類の機能別端子が含まれ、
   複数の前記端子列のそれぞれにおいて、２種類の前記機能別端子が交互に配置されている、請求項１から５のいずれか一項に記載の回路基板。
7. 前記駆動端子と、複数種類の前記機能別端子と、をそれぞれ異なる種類の前記接続端子とみなして、
   前記下面の各辺に直交する方向に、互いに異なる種類の前記接続端子が隣接するように配置されている、請求項６に記載の回路基板。
8. 前記分割領域として、第１分割領域と、前記第１分割領域に対して２本の前記仮想線のうちの一方を挟んで隣接する第２分割領域と、前記第２分割領域に対して２本の前記仮想線のうちの他方を挟んで隣接する第３分割領域と、前記第３分割領域及び前記第１分割領域の両方に隣接する第４分割領域と、が設けられ、
   前記第１分割領域と前記第３分割領域との間で前記駆動端子の配置が前記下面の中心に対して点対称であり、かつ、前記第２分割領域と前記第４分割領域との間で前記駆動端子の配置が前記下面の中心に対して点対称となっている請求項１から７のいずれか一項に記載の回路基板。
9. 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板であって、
   複数の前記接続端子には、前記下面から突出する接続ピンが設けられた有ピン端子と、前記接続ピンが設けられていない無ピン端子と、が含まれ、
   前記無ピン端子に隣接する前記接続端子は、前記有ピン端子であり、
   前記下面の角に最も近い位置に前記有ピン端子が配置されている、回路基板。
10. 前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記有ピン端子の配置が、前記下面の中心に対して点対称となっている、請求項９に記載の回路基板。
11. 前記分割領域として、第１分割領域と、前記第１分割領域に対して２本の前記仮想線のうちの一方を挟んで隣接する第２分割領域と、前記第２分割領域に対して２本の前記仮想線のうちの他方を挟んで隣接する第３分割領域と、前記第３分割領域及び前記第１分割領域の両方に隣接する第４分割領域と、が設けられ、
    前記第１分割領域と前記第３分割領域との間で前記有ピン端子の配置が前記下面の中心に対して点対称であり、かつ、前記第２分割領域と前記第４分割領域との間で前記有ピン端子の配置が前記下面の中心に対して点対称となっている請求項１０に記載の回路基板。
12. 複数の前記接続端子は、前記下面の各辺に沿って前記下面の外縁側から複数の端子列を形成するように配置され、
    前記下面の角を含む角部領域において、複数の前記端子列に亘って前記有ピン端子が配置されている、請求項９から１１のいずれか一項に記載の回路基板。
13. 前記有ピン端子が、前記下面の各辺に沿って並ぶように配置されている、請求項９から１２のいずれか一項に記載の回路基板。
14. 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられ、少なくとも一部の前記接続端子に前記下面から突出する接続ピンが設けられた回路基板の設計方法であって、
    複数の前記接続端子を、それぞれ、前記半導体モジュールを駆動するための駆動端子と、前記半導体モジュールと他の機能部とを接続するための機能端子と、に振り分け、
    前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となるように、前記駆動端子と前記機能端子とを配置する、回路基板の設計方法。
15. 平面視が矩形状に形成され、上面に半導体モジュールが搭載され、下面に複数の接続端子が設けられた回路基板と、
    前記回路基板が複数の前記接続端子を介して表面実装される主基板と、を備え、
    前記主基板上に、電源部と、クロック部と、リセット部と、が配置され、
    前記主基板に、オーディオ機能部及びカメラ機能部とそれぞれ接続される基板端子が設けられ、
    少なくとも一部の前記接続端子には、前記下面から突出する接続ピンが設けられ、
    複数の前記接続端子には、前記半導体モジュールと、前記電源部、前記クロック部、及び前記リセット部とを接続するための駆動端子と、前記半導体モジュールと前記基板端子とを接続するための機能端子と、が含まれ、
    前記回路基板において、前記下面の各辺の中央を通るとともに前記下面の中心で交差する２本の仮想線で前記下面を４分割した分割領域のそれぞれにおける前記駆動端子の配置が、前記下面の中心に対して点対称となっている、半導体装置。

Images