KR100575853B1 - 반도체 마이크로 비지에이 패키지 - Google Patents

반도체 마이크로 비지에이 패키지

Info

Publication number
KR100575853B1
KR100575853B1 KR1019980046611A KR19980046611A KR100575853B1 KR 100575853 B1 KR100575853 B1 KR 100575853B1 KR 1019980046611 A KR1019980046611 A KR 1019980046611A KR 19980046611 A KR19980046611 A KR 19980046611A KR 100575853 B1 KR100575853 B1 KR 100575853B1
Authority
KR
South Korea
Prior art keywords
package
chip
semiconductor
leads
substrate
Prior art date
Application number
KR1019980046611A
Other languages
English (en)
Other versions
KR20000028399A (ko
Inventor
권선후
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980046611A priority Critical patent/KR100575853B1/ko
Publication of KR20000028399A publication Critical patent/KR20000028399A/ko
Application granted granted Critical
Publication of KR100575853B1 publication Critical patent/KR100575853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

본 발명은 반도체 마이크로 비지에이 패키지에 관한 것으로, 칩(11)의 상면 외측의 4개의 주변 중 인접하는 2개의 변부인 두변부에 리드(12)들이 나열설치되도록 설계하여, 칩(11)이 변천하여 작아지는 경우에도 솔더볼(16)들의 위치 및 패키지(17)의 전체 크기가 변화되지 않도록 함으로써, 메모리의 세대교체가 이루어져도 제조시 많은 부분에서 동일장비를 이용할 수 있는 효과가 있다.

Description

반도체 마이크로 비지에이 패키지
본 발명은 반도체 마이크로 비지에이 패키지(MICRO-BGA PACKAGE)에 관한 것으로, 특히 패키지의 전체 크기를 변화시키지 않는 상태에서 크기가 변화하는 칩들의 조립을 용이하게 실시할 수 있도록 하는데 적합한 반도체 마이크로 비지에이 패키지에 관한 것이다.
일반적으로 비지에이 패키지의 일종으로서 칩의 크기와 유사하게 만들어진 패키지의 종류를 마이크로 비지에이 패키지라고 하며, 이와 같은 마이크로 비지에이 패키지의 구조가 도 1에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
도 1은 종래 반도체 마이크로 비지에이 패키지의 구조를 보인 단면도로서, 도시된 바와 같이, 종래 반도체 마이크로 비지에이 패키지는 반도체 칩(1)과, 그 칩(1)의 상면 가장자리에 형성되는 칩패드(2)들과, 그 칩패드(2)들의 상면에 하단부가 부착되고 내측방향으로 상향절곡되도록 나열설치되는 리드(3)들과, 그 리드(3)들의 상단부에 내부에 내설된 회로선(미도시)들의 하단부가 연결되도록 부착되는 서브스트레이트(4)와, 그 서브스크레이트(4)와 상기 칩(1)의 사이에 개재되는 엘라스토머(5)와, 상기 회로선(미도시)들의 상단부에 연결되도록 서브스트레이트(4)의 상면에 부착되는 다수개의 솔더볼(6)들과, 상기 리드(3)들의 하단부 주변에 에폭시로 몰딩되는 밀봉제(7)로 구성되어 있다.
상기와 같이 구성되어 있는 종래 반도체 마이크로 비지에이 패키지는 도 2a와 같이 서브스트레이트(4)의 하면에 리드(3)들을 고정부착하고, 그와 같이 부착된 서브스트레이트(4)를 도 2b와 같이 엘라스트머(5)로 칩(1)의 상면에 고정부착함과 아울러 리드(3)들의 하단부가 칩패드(2)들에 각각 연결되도록 고정부착하며, 도 2c와 같이 서브스트레이트(4)의 상면에 솔더볼(6)들을 고정부착하고, 도 2d와 같이 상기 리드(3)들의 하단부 주변에 에폭시로 몰딩하여 밀봉제(7)를 형성시켜서 패키지(8)를 완성하였다.
그러나, 디램과 같은 메모리용 마이크로 비지에이 패키지(8)는 국제적으로 규격이 정해져 있어서, 패키지(8)의 전체크기 및 솔더볼(6)들의 위치가 정해져 있으나, 칩(1)들의 크기는 제1세대, 제2세대… 진행하면서 같은 용량의 메모리 칩 크기가 점점 작아지고 있다. 따라서, 칩(1)들의 크기가 세대별도 작아지면서 패키지(8)의 전체크기 및 솔더볼(6)들의 위치를 동일하게 유지하는 것이 불가능 한 문제점이 있었다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 칩의 크기가 소형화되어도 패키지의 전체크기와 솔더볼들의 위치를 동일하게 유지할 수 있도록 하는데 적합한 반도체 마이크로 비지에이 패키지를 제공함에 있다.
상기와 같은 본 발명의 목적을 달성하기 위한 반도체 마이크로 비지에이 패키지는 상면 외측의 4개의 주변 중 인접하는 2개의 변부인 두변부에 칩패드들이 형성된 반도체 칩과, 상기 칩패드들의 상면에 일측의 하면이 연결되는 리드들과, 상기 리드들의 타측 상면이 하면에 연결되는 서브스트레이트와, 상기 서브스트레이트와 반도체 칩 사이에 개재되는 엘라스트머와, 상기 리드의 주변에 몰딩되는 몰딩부와, 상기 서브스트레이트의 상면에 고정부착되는 솔더볼들로 구성되는 반도체 마이크로 비지에이 패키지에 있어서, 상기 리드들은 상기 반도체 칩의 상면 외측에 인접되게 위치하는 두변부에 나열된다.
이하, 상기와 같이 구성되는 본 발명 반도체 마이크로 비지에이 패키지를 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 3은 본 발명 반도체 마이크로 비지에이 패키지의 구조를 보인 단면도이고, 도 4는 본 발명 반도체 마이크로 비지에이 패키지의 평면도로서, 도시된 바와 같이, 반도체 칩(11)의 상면 외측의 4개의 주변 중 인접하는 2개의 변부, 즉, 두변부에 나열되어 칩패드(미도시)가 형성되며, 리드(12)들이 두변부에 형성된 칩패드(미도시)의 상면에 일측의 하면이 부착되게 연결되어 나열설치되어 있다. 리드(12)들의 타측의 상면은 서브스트레이트(13)에 내설된 회로선(미도시)들의 하단부에 각각 연결되도록 칩(11)의 상측에 서브스트레이트(13)가 설치되어 있으며, 그 서브스트레이트(13)와 칩(11)의 사이에는 칩(11)에서 발생되는 열에 의한 응력을 완충하기 위한 엘라스토머(14)가 설치되어 있고, 상기 리드(12)들을 감싸는 에폭시로 이루어진 몰딩부(15)가 형성되어 있으며, 상기 서브스트레이트(13)의 상면에는 상기 회로선(미도시)들의 상단부에 각각 연결되도록 복수개의 솔더볼(16)이 부착되어 있다.
즉, 상기 칩(11)의 상면에 나열되게 형성되는 칩패드(미도시)들이 상면 외측의 4개의 주변 중 인접하는 2개의 변부, 즉, 두변부에 나열되도록 하여, 그 칩패드(미도시)들에 상면에 일측의 하면이 부착되는 리드(12)들이 칩(11)의 상면의 두변부에 나열되어 설치되도록 함으로써, 칩(11)의 크기가 달라지더라도 솔더볼(16)들의 위치 또는 패키지(17)의 전체 크기를 변경하지 않아도 되도록 하였다.
상기와 같이 구성되어 있는 본 발명 반도체 마이크로 비지에이 패키지의 제조순서는 종래와 유사하다.
즉, 서브스트레이트(13)의 하면에 리드(12)들의 타측을 고정부착하고, 그와 같이 부착된 서브스트레이트(13)를 엘라스트머(14)로 칩(11)의 상면에 고정부착함과 아울러 리드(12)들의 일측 하면이 칩패드(미도시)들의 상면에 각각 연결되도록 고정부착하며, 서브스트레이트(13)의 상면에 솔더볼(16)들을 고정부착하고, 상기 리드(12)들의 하단부 주변에 에폭시로 몰딩하여 몰딩부(15)를 형성시켜서 패키지(17)를 완성하였다.
그리고, 상기와 같은 패키지(17)의 기술이 변천하여 칩(11)의 크기가 작아지는 경우에는 도 5와 도 6에 도시된 바와 같이, 칩(11)의 크기만 작아질뿐, 솔더볼(16)들의 위치 및 패키지(17')의 전체 크기는 달라지지 않으며, 단지 줄어든 서브스트레이트(13)의 하측은 보강재(20)를 설치하여 서브스트레이트(13)를 지지하면 된다.
이상에서 상세히 설명한 바와 같이, 본 발명 반도체 마이크로 비지에이 패키지는 칩의 상면 외측의 4개의 주변 중 인접하는 2개의 변부, 즉, 두변부에 리드들의 일측이 나열되어 설치되도록 설계하여, 칩이 변천하여 작아지는 경우에도 솔더볼들의 위치 및 패키지의 전체 크기가 변화되지 않도록 함으로써, 메모리의 세대교체가 이루어져도 제조시 많은 부분에서 동일장비를 이용할 수 있는 효과가 있다.
도 1은 종래 반도체 마이크로 비지에이 패키지의 구조를 보인 단면도.
도 2a 내지 2d는 종래 반도체 마이크로 비지에이 패키지를 제조하는 순서를 보인 단면도.
도 3은 본 발명 반도체 마이크로 비지에이 패키지의 구조를 보인 단면도.
도 4는 본 발명 반도체 마이크로 비지에이 패키지의 평면도.
도 5는 도 3과 같은 패키지에서 칩이 작아진 경우의 조립된 구조를 보인 단면도.
도 6은 도 5의 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11 : 칩 12 : 리드
13 : 서브스트레이트 14 : 엘라스트머
15 : 몰딩부 16 : 솔더볼

Claims (1)

  1. 상면 외측의 4개의 주변 중 인접하는 2개의 변부인 두변부에 칩패드들이 형성된 반도체 칩과, 상기 칩패드들의 상면에 일측의 하면이 연결되는 리드들과, 상기 리드들의 타측 상면이 하면에 연결되는 서브스트레이트와, 상기 서브스트레이트와 반도체 칩 사이에 개재되는 엘라스트머와, 상기 리드의 주변에 몰딩되는 몰딩부와, 상기 서브스트레이트의 상면에 고정부착되는 솔더볼들로 구성되는 반도체 마이크로 비지에이 패키지에 있어서,
    상기 리드들은 상기 반도체 칩의 상면 외측에 인접되게 위치하는 두변부에 나열되어 설치되는 것을 특징으로 하는 반도체 마이크로 비지에이 패키지.
KR1019980046611A 1998-10-31 1998-10-31 반도체 마이크로 비지에이 패키지 KR100575853B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980046611A KR100575853B1 (ko) 1998-10-31 1998-10-31 반도체 마이크로 비지에이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980046611A KR100575853B1 (ko) 1998-10-31 1998-10-31 반도체 마이크로 비지에이 패키지

Publications (2)

Publication Number Publication Date
KR20000028399A KR20000028399A (ko) 2000-05-25
KR100575853B1 true KR100575853B1 (ko) 2007-09-05

Family

ID=19556759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046611A KR100575853B1 (ko) 1998-10-31 1998-10-31 반도체 마이크로 비지에이 패키지

Country Status (1)

Country Link
KR (1) KR100575853B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260535A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20000007745A (ko) * 1998-07-07 2000-02-07 윤종용 볼그리드어레이
KR20000014962A (ko) * 1998-08-26 2000-03-15 윤종용 미세간극 볼 그리드 어레이 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260535A (ja) * 1996-03-22 1997-10-03 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20000007745A (ko) * 1998-07-07 2000-02-07 윤종용 볼그리드어레이
KR20000014962A (ko) * 1998-08-26 2000-03-15 윤종용 미세간극 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR20000028399A (ko) 2000-05-25

Similar Documents

Publication Publication Date Title
US6836007B2 (en) Semiconductor package including stacked semiconductor chips
US7259453B2 (en) Hexagonal array structure for ball grid array packages
KR100242994B1 (ko) 버텀리드프레임 및 그를 이용한 버텀리드 반도체 패키지
JP5247281B2 (ja) 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ
US6858938B2 (en) Semiconductor device
US20090218679A1 (en) Chip package and process thereof
KR100328906B1 (ko) 리드프레임의리드온칩내부리드를결합하는방법및장치
US5250840A (en) Semiconductor lead frame with a chip having bonding pads in a cross arrangement
US6078506A (en) Tape-ball grid array type semiconductor device having reinforcement plate with slits
US6121690A (en) Semiconductor device having two pluralities of electrode pads, pads of different pluralities having different widths and respective pads of different pluralities having an aligned transverse edge
KR20010049663A (ko) 반도체장치
KR0179834B1 (ko) 컬럼형 패키지
KR100246587B1 (ko) 볼 그리드 어레이 반도체 팩키지
KR100575853B1 (ko) 반도체 마이크로 비지에이 패키지
KR20010037246A (ko) 리드프레임 및 이를 이용한 반도체패키지
US20050012226A1 (en) Chip package structure
KR100585150B1 (ko) 신호 전달 특성을 개선시킨 반도체 장치
KR100570512B1 (ko) 칩 스케일형 반도체 패키지
KR100646474B1 (ko) 반도체패키지 및 그 제조방법
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR0122847B1 (ko) 집적회로 패키지의 휨현상 감소방법
KR20010058586A (ko) 반도체패키지 및 이를 이용한 실장방법
KR100379560B1 (ko) 칩 스케일 반도체 패키지
KR100265565B1 (ko) 멀티 칩 모듈
US6515362B2 (en) Grid array package with increased electrical grounding routes and method of fabrication

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee