KR20000014962A - 미세간극 볼 그리드 어레이 패키지 - Google Patents

미세간극 볼 그리드 어레이 패키지 Download PDF

Info

Publication number
KR20000014962A
KR20000014962A KR1019980034614A KR19980034614A KR20000014962A KR 20000014962 A KR20000014962 A KR 20000014962A KR 1019980034614 A KR1019980034614 A KR 1019980034614A KR 19980034614 A KR19980034614 A KR 19980034614A KR 20000014962 A KR20000014962 A KR 20000014962A
Authority
KR
South Korea
Prior art keywords
land pattern
solder ball
pattern
tape
pad
Prior art date
Application number
KR1019980034614A
Other languages
English (en)
Inventor
박종영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980034614A priority Critical patent/KR20000014962A/ko
Publication of KR20000014962A publication Critical patent/KR20000014962A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩의 본딩패드에 본딩되는 도전성 패턴 및 도전성 패턴에 연결된 솔더볼 패드를 절연판의 양면에 식각 등의 방법에 의하여 형성하고, 절연판 후면에 형성되어 노출되지 않는 솔더볼 패드 부분에 해당하는 절연판을 제거하여 노출된 솔더볼 패드에 솔더볼을 어탯치함으로써 반도체 패키지의 입출력 핀(pin)의 개 수 증가에 따른 도전성 패턴과 도전성 패턴의 간격 감소에 따른 단락, 도전성 패턴의 저항 증대를 방지하여 제품의 신뢰도를 높인 미세 간극 볼 그리드 어레이 패키지에 관한 것이다.

Description

미세간극 볼 그리드 어레이 패키지
본 발명은 미세 간극 볼 그리드 어레이(fine pitch ball grid array) 패키지에 관한 것으로 더욱 상세하게는 반도체 칩의 본딩패드에 본딩되는 도전성 패턴 및 도전성 패턴에 연결된 솔더볼 패드를 절연판의 양면에 식각 등의 방법에 의하여 형성하고, 절연판 후면에 형성되어 노출되지 않는 솔더볼 패드 부분에 해당하는 절연판을 제거하여 노출된 솔더볼 패드에 솔더볼을 어탯치함으로써 반도체 패키지의 입출력 핀(pin)의 개 수 증가에 따른 도전성 패턴과 도전성 패턴의 간격 감소에 따른 단락, 도전성 패턴의 저항 증대를 방지하여 제품의 신뢰도를 높인 미세 간극 볼 그리드 어레이 패키지에 관한 것이다.
최근들어 전자·정보 기기의 소형화, 고성능화 경향에 의하여 전자·정보기기들은 보다 집적도가 높은 대용량의 반도체 칩을 요구하게 되고 이 요구에 따라서 대용량의 반도체 칩의 개발이 가속되고 있다.
그러나, 반도체 칩의 집적도 증가 속도가 반도체 칩의 용량 증가 속도보다 느림으로 인하여 반도체 칩 크기는 점점 커지고 있지만, 완제품 반도체 패키지의 전체 크기는 반도체 칩을 포장하는 패키지 기술의 개발에 의하여 점차 감소되고 있는 추세이다.
이를 구현하기 위하여 BGA(Ball Grid Array) 패키지와 같은 칩 스케일 패키지(chip scale package)의 개발이 가속되고 있으며, 최근에는 반도체 칩 크기의 120％에 근접하는 칩 스케일 패키지 형태의 미세 간극 볼 그리드 어레이 패키지 (fine pitch BGA package;이하 파인 피치 BGA)가 개발된 바 있다.
이와 같은 파인 피치 BGA 패키지의 제조 방법을 간략하게 설명하면, 반도체 칩의 상면에는 본딩패드가 노출된 상태로 칩과, 기판 역할을 하는 절연성 폴리이미드 테이프의 열응력을 완충시키는 응력완충부재인 탄성중합체(elastomer)가 부착된다.
이후, 절연성 폴리이미드 테이프의 일측면에는 동판이 부착되고, 동판은 패터닝된 후 에칭됨으로써 절연성 폴리이미드 테이프에 부착된 동판은 격자 형상을 갖는 복수개의 솔더볼 패드와, 솔더볼 패드와 솔더볼 패드 사이를 통과하여 반도체 칩의 본딩패드에 본딩되는 도전성 패턴으로 구성된 랜드 패턴으로 가공된다.
여기서, 기판 역할을 하는 절연성 폴리이미드 테이프와, 앞서 언급한 랜드 패턴을 통칭하여 마운트 테이프(mount tape)라고 한다.
이와 같이 형성된 마운트 테이프중 반도체 칩의 본딩패드와 도전성 패턴이 본딩되도록 본딩패드에 해당하는 마운트 테이프의 일부분은 절단되어 오픈 윈도우가 형성되고, 오픈 윈도우가 형성된 마운트 테이프는 탄성중합체의 상면에 정합된 후 부착된다.
이때, 도전성 패턴중 일부분은 절연성 폴리이미드 테이프로부터 절단되어 제거된 오픈 윈도우의 내부로 돌출되어 반도체 칩의 본딩패드 상면에 위치하게 된다.
이때, 돌출된 부분에 해당하는 랜드 패턴의 도전성 패턴은 반도체 칩의 본딩패드와 연결되는 빔 리드가 되고, 이 빔리드는 캐필러리에 의하여 본딩패드와 열압착 방식에 의하여 빔리드 본딩된 후, 마운트 테이프의 밑면과 노출된 반도체 칩의 측면 및 오픈 윈도우 내부는 에폭시 몰딩 컴파운드에 의하여 봉지되어 파인 피치 BGA가 제작된다.
그러나, 종래 파인 피치 BGA중 마운트 테이프의 절연성 폴리이미드 테이프의 일측면에 격자 형상으로 배열된 솔더볼 패드중 폴리이미드 테이프의 에지(edge)측에 배열된 솔더볼 패드에 형성된 도전성 패턴은 별다른 어려움 없이 본딩패드와 연결되지만, 절연성 폴리이미드 테이프의 중심 부분에 위치한 솔더볼 패드에 형성된 도전성 패턴은 폴리이미드 테이프의 에지(edge)쪽에 배열된 솔더볼 패드와 솔더볼 패드 사이를 통과한 후에야 비로소 본딩패드에 도달하여 본딩될 수 있음으로 솔더볼 패드와 솔더볼 패드는 이 도전성 패턴들이 상호 단락되지 않고 통과할 수 있을 만큼의 사이 간격이 요구된다.
핀(pin) 수가 적은 로우 핀 패키지의 경우를 살펴보면, 솔더볼 패드의 개수가 많지 않기 때문에 솔더볼 패드와 솔더볼 패드의 사이에는 도전성 패턴이 통과할 충분한 간격이 보장되지만, 로우 핀 패키지에 비하여 많은 핀 수를 갖는 하이 핀 패키지의 경우 솔더볼 패드와 솔더볼 패드의 사이 간격이 매우 협소하기 때문에 협소해진 솔더볼 패드 사이를 도전성 패턴이 단락 없이 통과하기 위해서는 도전성 패턴의 회로선폭을 감소 시켜야만 한다.
도전성 패턴의 회로선폭을 감소시키기 위하여 높은 가공 정밀도를 요구함과 동시에 회로선폭을 감소시키는데 한계가 있고, 회로선폭을 비약적으로 감소시킬 경우 도전성 패턴의 고유저항이 증가되어 부수적인 문제점을 발생시키며, 도전성 패턴과 도전성 패턴의 단락 위험이 높은 문제점이 있다.
따라서, 본 발명은 이와 같은 종래 문제점을 감안한 것으로써, 본 발명의 목적은 협소해진 솔더볼 패드와 솔더볼 패드의 사이를 통과하는 도전성 패턴의 회로선폭을 감소시키지 않고 솔더볼 패드와 솔더볼 패드를 통과하는 도전성 패턴의 수를 감소시켜 도전성 패턴과 도전성 패턴이 충분한 간격을 유지하도록 하여 단락 및 고유저항 증대를 방지함으로써 제품의 신뢰도를 향상시킴에 있다.
도 1은 본 발명에 의한 미세간극 볼 그리드 어레이(fine pitch Ball Grid Array) 패키지의 바람직한 일실시예를 도시한 부분 절개 사시도.
도 2는 도 1의 I-I' 단면도.
이와 같은 본 발명의 목적을 달성하기 위한 미세 간극 볼 그리드 어레이 패키지는 절연성 폴리이미드 테이프의 양면에 랜드 패턴을 형성하고, 일측 랜드 패턴의 솔더볼 패드에 솔더볼이 어탯치되면, 동일한 방향에 솔더볼이 어탯치되도록 절연성 폴리이미드 테이프중 타측 랜드 패턴의 솔더볼 패드에 해당하는 부분을 절단한 후 솔더볼을 어탯치함으로써, 랜드 패턴의 회로선폭을 감소시키지 않으면서도 더욱 좁아진 랜드 패턴과 랜드 패턴을 수용할 수 있도록 한다.
이하, 본 발명에 의한 미세 간극 볼 그리드 어레이 패키지(이하, 파인 피치 BGA라 칭한다)의 구성을 첨부된 도 1, 도 2를 참조하여 설명하면 다음과 같다.
파인 피치 BGA(100)는 전체적으로 보아 반도체 칩(10), 탄성 중합체(20), 마운트 테이프(mount tape;30)로 구성된다.
이들 구성 요소의 형상 및 결합관계를 보다 상세하게 설명하면, 본 발명에 사용된 반도체 칩(10)은 일실시예로 입, 출력 단자 역할을 하는 복수개의 본딩패드(2)가 반도체 칩(10)의 상면 에지를 따라 형성된 에지 본딩패드 타입이다.
본딩패드(2)는 바람직하게 반도체 칩(10)의 상면에 지그재그(zigzag)형으로 배열되는데, 이와 같이 본딩패드(2)를 지그재그형으로 배열함으로써 본딩패드(2)의 좁아진 사이 간격에 의하여 후술될 랜드 패턴에 형성된 도전성 패턴과 도전성 패턴의 단락에 의한 불량을 최소화할 수 있다.
이와 같이 형성된 반도체 칩(10)의 본딩패드(2)를 기준으로 본딩패드(2)의 내측에는 탄성이 있고 두께가 얇은 직육면체 형상으로 양면에 접착성이 있는 탄성 중합체(elastomer;20)의 일측면이 얼라인먼트된 상태로 부착된다.
반도체 칩(10)에 얼라인먼트된 상태로 상면에 부착된 탄성중합체(20)에는 마운트 테이프(30)가 부착된다.
이하, 본 발명의 핵심 부분인 마운트 테이프(30)의 구성 및 제작 방법을 설명하면 다음과 같다.
마운트 테이프(30)는 폴리이미드 재질의 폴리이미드 테이프(32)와, 랜드 패턴(42,52)으로 구성되며, 랜드 패턴(42,52)은 원형 솔더볼 패드(44,54)와, 도전성 패턴(46,56)과, 빔리드(beam lead;46a,56a)로 구성된다.
이와 같은 마운트 테이프(30)를 보다 구체적으로 설명하면, 폴리이미드 테이프(32)는 얇고 반도체 칩(10)의 상면 면적보다 큰 평면적을 갖는 형상으로, 반도체 칩(10)의 본딩패드(2)에 해당하는 부분에는 개구된 오픈 윈도우(open window;34)가 형성된다.
물론, 에지 본딩패드 타입의 반도체 칩(10)의 상면 4 개의 에지면에는 모두 본딩패드(2)가 형성되어 있음으로, 오픈 윈도우(34)도 폴리이미드 테이프(32)의 4 개의 에지면에 모두 형성된다.
이와 같은 오픈 윈도우(34)가 형성된 마운트 테이프(30)의 양면중 일측면에는 아웃터 랜드 패턴 영역(outer land pattern area;40)이 형성되고, 타측면에는 인너 랜드 패턴 영역(inder land pattern area;50)이 형성된다.
마운트 테이프(30)의 일측면에 형성된 아웃터 랜드 패턴 영역(40)은 오픈 윈도우(34)로부터 절연성 폴리이미드 테이프(32)의 중앙 방향으로 일정 거리 옵셋(offset)된 곳까지이다. 이와 같이 정의된 아웃터 랜드 패턴 영역(40)에는 복수개의 아웃터 랜드 패턴(42)들이 규칙적인 행렬을 이루도록 형성된다.
아웃터 랜드 패턴(42)은 다시 도전성으로 두께가 얇고 원형으로 솔더볼(48)이 어탯치되어 안착되는 솔더볼 패드(44)와, 도전성 패턴(46)으로 구성되며, 도전성 패턴(46)중 오픈 윈도우(34) 내부로 돌출된 부분은 빔리드 본딩 공정에 의하여 본딩패드(2)와 본딩되는 빔리드(46a)가 된다.
한편, 인너 랜드 패턴 영역(50)은 아웃터 랜드 패턴(40)이 형성된 마운트 테이프(30)의 타측면에 형성되며, 아웃터 랜드 패턴 영역(40)으로 둘러싸인 내부 영역으로 정의된다.
이 인너 랜드 패턴 영역(50)에는 복수개의 인너 랜드 패턴(52)들이 형성되고, 인너 랜드 패턴(52)들은 아웃터 랜드 패턴(42)과 마찬가지로 도전성으로 두께가 얇고 원형으로 솔더볼이 안착되는 솔더볼 패드(54)와, 솔더볼 패드(54)에 일측 단부가 연결되고, 타측 단부는 통과하여 오픈 윈도우(32) 내부로 일정 길이 돌출된 도전성 패턴(56) 및 오픈 윈도우(32)로 돌출된 도전성 패턴(56)인 빔리드(56a)로 구성된다. 이때 솔더볼 패드(54)에는 솔더볼(58)이 어탯치되어 안착된다.
이때, 아웃터 랜드 패턴(42)의 솔더볼 패드(44)에 솔더볼(48)이 안착된 상태에서 인너 랜드 패턴(52)의 솔더볼 패드(54)에 솔더볼(58)이 안착될 경우, 솔더볼(48,58)은 서로 반대 방향으로 안착됨으로 이와 같은 상태에서는 인쇄회로기판(미도시)에 모든 솔더볼(48,48)이 안착될 수 없게 된다.
구체적으로, 아웃터 랜드 패턴(42)이 형성된 폴리이미드 테이프(32)가 인쇄회로기판(미도시)과 대향할 경우를 살펴보면, 아웃터 랜드 패턴(42)의 솔더볼 패드(44)에 안착된 솔더볼(48)은 직접적으로 인쇄회로기판(미도시)에 대향하고 있음으로 별다른 어려움 없이 솔더링이 가능하지만, 인너 랜드 패턴(52)의 솔더볼 패드(54)는 절연성 폴리이미드 테이프(32)에 가려져 인쇄회로기판(미도시)에 솔더볼(58)을 직접적으로 솔더링할 수 없게 된다.
따라서 본 발명에서는 이와 같은 어려움을 극복하기 위하여 절연성 폴리이미드 테이프(32)에 가려진 인너 랜드 패턴(52)의 솔더볼 패드(54)에 해당하는 폴리이미드 테이프(32)를 개구시킨다.
이때, 주의할 것은 개구의 직경을 폴리이미드 테이프(32)에 접착되어 있는 솔더볼 패드(54)의 직경보다 작도록 하여 솔더볼 패드(54)가 폴리이미드 테이프(32)로부터 분리되지 않도록 하여야 한다는 것이다.
이와 반대의 경우 즉, 인너 랜드 패턴(52)이 인쇄회로기판(미도시)과 직접적으로 대향할 경우 인너 랜드 패턴(52)의 솔더볼 패드(54)에 안착된 솔더볼(58)은 직접 인쇄회로기판에 솔더링이 가능하지만, 절연성 폴리이미드 테이프(32)에 가려진 아웃터 랜드 패턴(42)의 솔더볼 패드(44)에 안착된 솔더볼(48)은 인쇄회로기판에 직접적으로 솔더링이 불가능함으로 이를 극복하기 위하여 폴리이미드 테이프(32)중 아웃터 랜드 패턴(42)의 솔더볼 패드(44)에 해당하는 부분에는 개구가 형성되어야 한다. 이때도 마찬가지로 개구의 직경은 아웃터 랜드 패턴(42)의 솔더볼 패드(44)의 직경보다 다소 작도록 형성된다.
이와 같이 구성된 마운트 테이프(30)는 탄성 중합체(20)의 상면에 정합된 상태로 부착되고, 캐필러리(미도시)와 같은 빔리드 본더(미도시)에 의하여 반도체 칩(10)의 본딩패드(2)와 도전성 패턴(46,56)중 오픈 윈도우(32)로부터 돌출된 부분에 해당하는 빔리드(46a,56a)는 열압착에 의하여 본딩된다.
이와 같이 마운트 테이프(30)와 빔리드 본딩이 종료되면, 솔더볼(48,58)을 아웃터 랜드 패턴(42)과, 인너 랜드 패턴(52)의 솔더볼 패드(44,54)에 안착시킨다.
이때, 동일 질량을 갖는 솔더볼(48,58)이 아웃터 랜드 패턴(42)과 인너 랜드 패턴(52)에 안착될 경우, 인너 랜드 패턴(52)에 안착되는 솔더볼(58)은 폴리이미드 테이프(32)의 깊이만큼 깊게 안착되어 솔더볼(48,58)의 높이차이가 발생하게 되므로 솔더볼(58)이 안착되기 이전에 인너 랜드 패턴(52)의 개구에는 개구를 채우는 솔더가 미리 충진되는 것이 바람직하다.
다른 실시예로는 인너 랜드 패턴(52)을 개구시키는 개구의 직경을 작게 할 수도 있을 것이다.
이와 같이 솔더볼(48,58)이 솔더볼 패드(44,54)에 안착되면, 몰드 설비에 의하여 반도체 칩(10)의 측면과 마운트 테이프(30), 오픈 윈도우(32)는 에폭시 몰딩 컴파운드에 의하여 몰딩된다.
이와 같이 구성된 파인 피치 BGA의 제작 방법을 설명하면 다음과 같다.
먼저, 복수개의 본딩패드(2)가 에지면을 따라서 형성된 에지 본딩패드 타입 반도체 칩(10)을 박막 기술에 의하여 제작한 후, 본딩패드(2)에 의하여 둘러싸인 내측 영역에는 탄성중합체(20)의 일측면을 부착한다.
이어서, 반도체 칩(10)의 상면에 일측면이 부착된 탄성중합체(20)의 타측면에는 서로 다른 형상의 랜드 패턴(42,52)이 형성된 마운트 테이프(30)가 정합된 상태로 부착된다.
이와 같이 양면에 서로 다른 형상을 갖는 랜드 패턴(42,52)이 형성된 마운트 테이프(30)를 제작하기 위해서는 먼저, 반도체 칩(10)의 평면적보다 최대 약 20% 정도 큰 평면적을 갖는 얇은 절연성 폴리이미드 테이프(32)의 일측면에 얇은 동판을 접착제(미도시)에 의하여 부착시킨다.
이후, 동판의 상면에 스핀코터 방식 등에 의하여 포토레지스트를 균일한 두께로 도포하고, 첨부된 도 2의 아웃터 랜드 패턴 영역(40)에 형성되는 아웃터 랜드 패턴(42)들이 형성될 부분에만 포토레지스트이 남겨지도록 포토레지스트막을 현상하여 제거한다.
이어서, 절연성 폴리이미드 테이프(32)를 식각 용액에 넣어 동판중 포토레지스트막에 의하여 보호받지 못하는 부분을 식각하여 제거한 후, 세정 공정을 거친 후, 남아있는 포토레지스트막을 다시 제거하여 절연성 폴리이미드 테이프(32)에 아웃터 랜드 패턴(42)을 형성한다.
이후, 일측면에 아웃터 랜드 패턴(42)이 형성된 폴리이미드 테이프(32)를 뒤집은 상태에서 폴리이미드 테이프(32)중 오픈 윈도우(34)가 형성될 부분을 완전히 절단하되, 절단된 부분은 폴리이미드 테이프(32)로부터 제거하지 않고 남겨둔다.
이어서, 오픈 윈도우(34)에 해당하는 부분에만 접착제(미도시)가 도포되지 않은 동판을 폴리이미드 테이프(32)의 타측면에 부착한다.
이후, 폴리이미드 테이프(32)의 양측면을 스핀코터 방식에 의하여 포토레지스트를 도포한다. 이와 같이 폴리이미드 테이프(32)의 양측면에 포토레지스트를 도포하는 이유는 이미 형성된 아웃터 랜드 패턴(42)이 인너 랜드 패널(52)을 형성할 때 식각 공정에 의하여 손상되지 않도록 하기 위함이다.
계속해서, 인너 랜드 패턴(52)이 형성될 동판중 인너 랜드 패턴(52)이 형성될 부분에만 포토레지스트막이 형성되도록 포토레지스트막을 제거한 후, 식각 용액에 넣어 포토레지스트막에 의하여 보호받지 못하는 동판 부분을 제거한 후 세정하고, 폴리이미드 테이프(32)의 양측면에 남아 있는 모든 포토레지스트를 제거하여 인너 랜드 패턴(52)과 아웃터 랜드 패턴(42)이 폴리이미드 테이프(320)의 양측면에 형성되도록 한다.
이후, 오픈 윈도우(34) 형성 위치에 이미 절단되어 있는 폴리이미드 테이프(32)를 제거하고, 인너 랜드 패턴(52)과 아웃터 랜드 패턴(42)의 도전성 패턴(46,56)중 오픈 윈도우(34) 내측으로 돌출된 빔리드(46a,56a)를 캐필러리(미도시)에 의하여 반도체 칩(10)의 본딩패드(2)에 열압착 방식으로 빔리드 본딩한다.
이후, 인너 랜드 패턴(52)에 해당하는 폴리이미드 테이프(32)를 원형으로 절단하여 제거하고, 원형으로 절단된 폴리이미드 테이프(32)의 개구에는 보충용 솔더를 충진하는데, 충진된 보충용 솔더의 상부는 아웃터 랜드 패턴(42)의 높이와 동일하게 충진하는 것이 바람직하다.
이어서, 일정 질량을 갖는 솔더볼(48,58)이 솔더볼 패드(44,54)에 리플로우 방식에 의하여 어탯치되어 안착된다.
이어서, 폴리이미드 테이프(32)와 반도체 칩(10)의 4 개의 모서리는 에폭시 몰딩 컴파운드에 의하여 몰딩되고, 오픈 윈도우(34)에도 에폭시 몰딩 컴파운드(60)가 충진되어 몰딩되어 파인 피치 BGA가 제작된다.
이상에서 상세하게 설명한 바와 같이, 폴리이미드 테이프의 양면에 랜드 패턴을 형성하여 도전성 패턴의 회로선폭을 감소시키지 않으면서도 보다 작아진 솔더볼 패드와 솔더볼 패드의 간격을 수용함으로써 접속단자의 단락, 회로선폭 감소에 따른 저항증가 등을 예방하여 제품의 신뢰도를 향상시키는 효과가 있다.

Claims (6)

  1. 복수개의 본딩패드가 형성된 반도체 칩과, 상기 본딩패드를 제외한 상기 반도체 칩의 상면에 부착된 탄성중합체와, 상기 탄성중합체의 상면에 부착된 마운트 테이프를 포함하며,
    상기 마운트 테이프는
    판 형상의 절연성 테이프와;
    상기 절연성 테이프의 일측면에 형성되어 상기 본딩패드와 본딩되는 제 1 랜드 패턴과;
    상기 절연성 테이프의 타측면에 상기 제 1 랜드 패턴과 겹쳐지지 않도록 형성되고 상기 제 1 랜드 패턴과 본딩되지 않은 나머지 상기 본딩패드와 본딩되는 제 2 랜드 패턴과;
    상기 제 1 랜드 패턴이 형성된 상기 절연성 테이프의 일측면으로 상기 제 2 랜드 패턴이 노출되도록 상기 제 2 랜드 패턴이 형성된 위치에 대응하는 곳에 형성된 개구와;
    상기 제 1 랜드 패턴, 제 2 랜드 패턴중 일부분이 상기 본딩패드와 본딩되도록 상기 절연성 테이프중 상기 본딩패드에 본딩되는 부분이 개구된 오픈 윈도우를 포함하는 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
  2. 제 1 항에 있어서, 상기 제 1 랜드 패턴과 제 2 랜드 패턴은
    솔더볼이 안착되는 원형 솔더볼 패드와;
    상기 솔더볼 패드에 연결된 도전성 패턴과;
    상기 도전성 패턴중 상기 오픈 윈도우 내부로 돌출된 빔리드를 포함하는 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
  3. 제 2 항에 있어서, 상기 제 2 랜드 패턴의 상기 솔더볼 패드에 해당하는 상기 절연성 테이프의 개구에는 보충용 솔더가 상기 제 1 랜드 패턴의 상기 솔더볼 패드의 높이와 동일하게 충진되어 있는 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
  4. 제 3 항에 있어서, 상기 개구의 면적은 상기 제 2 랜드 패턴의 상기 솔더볼 패드의 직경보다 작은 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
  5. 제 1 항에 있어서, 상기 제 2 랜드 패턴의 솔더볼 패드는 상기 절연성 테이프의 일측면 중앙부에 형성되고, 상기 제 1 랜드 패턴의 솔더볼 패드는 절연성 테이프의 타측면중 상기 제 2 랜드 패턴이 형성되지 않은 곳에 형성되는 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
  6. 제 1 항에 있어서, 상기 반도체 칩의 상면에 형성된 상기 본딩패드는 지그재그(zigzag)형으로 배치된 것을 특징으로 하는 미세 간극 볼 그리드 어레이 패키지.
KR1019980034614A 1998-08-26 1998-08-26 미세간극 볼 그리드 어레이 패키지 KR20000014962A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980034614A KR20000014962A (ko) 1998-08-26 1998-08-26 미세간극 볼 그리드 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980034614A KR20000014962A (ko) 1998-08-26 1998-08-26 미세간극 볼 그리드 어레이 패키지

Publications (1)

Publication Number Publication Date
KR20000014962A true KR20000014962A (ko) 2000-03-15

Family

ID=19548327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980034614A KR20000014962A (ko) 1998-08-26 1998-08-26 미세간극 볼 그리드 어레이 패키지

Country Status (1)

Country Link
KR (1) KR20000014962A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575853B1 (ko) * 1998-10-31 2007-09-05 주식회사 하이닉스반도체 반도체 마이크로 비지에이 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575853B1 (ko) * 1998-10-31 2007-09-05 주식회사 하이닉스반도체 반도체 마이크로 비지에이 패키지

Similar Documents

Publication Publication Date Title
US5606198A (en) Semiconductor chip with electrodes on side surface
KR100333388B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
US7615859B2 (en) Thin semiconductor package having stackable lead frame and method of manufacturing the same
US9230919B2 (en) Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20050051882A1 (en) Stacked chip package having upper chip provided with trenches and method of manufacturing the same
KR20020078931A (ko) 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법
US6507118B1 (en) Multi-metal layer circuit
JPH08279591A (ja) 半導体装置とその製造方法
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR100426608B1 (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
KR20000014962A (ko) 미세간극 볼 그리드 어레이 패키지
JP2005183868A (ja) 半導体装置およびその実装構造
JPH05235091A (ja) フィルムキャリア半導体装置
KR100537835B1 (ko) 반도체 패키지 제조방법
KR100963618B1 (ko) 반도체 패키지 및 이의 제조 방법
JPH11204677A (ja) 半導体装置およびその製造方法
KR20000003306A (ko) 미세 간극 볼 그리드 어레이 패키지
KR20010017869A (ko) 멀티 칩 반도체 패키지
KR100351920B1 (ko) 반도체 패키지 및 그 제조 방법
JP2000068415A (ja) チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子
JPH0982752A (ja) 半導体装置
KR200278535Y1 (ko) 칩 크기 패키지
KR20010017868A (ko) 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination