KR100379560B1 - 칩 스케일 반도체 패키지 - Google Patents

Abstract

본 발명은 CSP형 반도체 패키지에 관한 것으로써, 열방출을 극대화함과 함께 반도체칩의 출력 신호를 최대한 빨리 외부 장비로의 전달을 이룰 수 있도록 한 새로운 구조의 CSP형 반도체 패키지를 제공함으로써 반도체칩의 성능을 극대화 할 수 있도록 한 것이다.

이를 위해 본 발명은 다수의 열을 이루면서 배열된 다수의 패드(111)를 갖는 반도체칩(110)과; 이 반도체칩(110)의 상면에 접착부재로 부착되어 다수의 볼랜드부(131)를 가지고, 그 일단은 상기 반도체칩(110)의 각 패드(111)와 전기적으로 연결됨과 함께 이 전기적으로 연결되는 부위의 두께는 다른 부위의 두께에 비해 얇게 형성된 다수의 도전성 리드(130)와; 상기 리드의 각 볼랜드부에 융착된 다수의 외부 단자 접속용 솔더볼(150)과; 상기 반도체칩(110)의 패드와 리드간의 접속부위를 외부 환경으로부터 보호함과 함께 리드의 상면 모서리 부위의 일부는 외부로 노출되도록 형성된 수지봉지부(160);를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지가 제공된다.

Description

칩 스케일 반도체 패키지{chip scale semiconductor package}

본 발명은 칩 스케일 패키지(Chip Scale Package;CSP)에 관한 것으로써, 더욱 상세하게는 보다 열방출 성능을 향상시킨 새로운 형태의 칩 스케일 패키지에 관한 것이다.

최근 반도체 집적회로 소자의 집적도 증가에 따라 점차 입출력 핀 수가 증가되고 있음과 함께 그 실장면적은 최소한으로 이룰 수 있도록 하는 소형화가 더불어 요구되고 있다.

이러한 요구에 부응하기 위해 전체적인 반도체 패키지의 크기가 반도체칩(10)의 크기와 대략 비슷한 정도를 이루는 칩 스케일 패키지(Chip Scale Package;CSP)가 개발되기에 이르렀다.

이하, 상기와 같은 CSP의 구조에 대하여 도시한 도 1 및 도 2를 참고하여 보다 구체적으로 설명하면 다음과 같다.

일반적으로 CSP는 중앙부를 따라 다수의 패드(pad)(11)를 갖는 반도체칩(10)과, 이 반도체칩(10)의 상면에 접착부재(adhesive)(20)로 부착된 상태로써 다수의 볼랜드부(ball land area)(31)를 갖는 필름(film)(30)과, 상기 반도체칩(10)의 패드(11)와 필름(30)의 각 볼랜드부(31) 간을 전기적으로 연결하는 와이어(wire)(40)와, 상기 필름(30)의 각 볼랜드부(31)에 융착된 상태로 연결되어 반도체 패키지를 마더 보드(도시는 생략함)와 같은 외부 단자와 전기적으로 접속될 수 있도록 하는 다수의 솔더볼(solder ball)(50)로 크게 이루어진다.

이 때, 상기 필름(30)에는 반도체칩(10)의 각 패드(11)에 대응하는 와이어본딩부(32)가 형성되어 있고, 상기 와이어본딩부(32)는 회로패턴의 역할을 수행하는 트레이스(trace)(33)를 통해 각 볼랜드부(31)와 전기적으로 연결되어 있음에 따라 상기 반도체칩(10)의 신호가 각 볼랜드부(31)에 융착되는 솔더볼(50)로 전달됨이 가능하다.

그리고, 와이어(40)로써 연결된 반도체칩(10)의 패드(11) 및 필름(30)의 각 와이어본딩부(32)가 위치된 측은 수지봉지부(60)에 의해 몰딩됨으로써 외부 환경으로부터의 보호를 받게 된다.

한편, 통상의 반도체 패키지는 반도체칩(10)으로부터 발생되는 열로 인한 전체적인 성능의 저하가 치명적인 문제점으로 지적되고 있음을 고려할 때 전술한 바와 같은 종래 CSP는 반도체칩(10)의 저면을 외부로 노출시킴으로써 이와 같은 문제점을 해결하고자 하였다.

그러나, 일반적으로 반도체칩(10)으로부터 발생되는 열은 그 패드(11)를 통해 와이어(40) 및 필름(30)의 각 트레이스(33)로 대부분 전도됨을 고려할 때 전술한 바와 같은 CSP의 형태는 그다지 큰 효과를 주지 못하여 이 반도체칩(10)을 통해 전도되는 열에 의해 반도체칩(10)의 성능 저하를 다시 유발하게 된 문제점을 발생하게 되었다.

그리고, 전술한 바와 같은 종래 CSP는 반도체칩(10)의 패드(11)와 필름(30)의 볼랜드부(31) 상면이 서로 동일 평면상에 존재하고 있음에 따라 상호간의 연결을 위한 와이어의 높이가 높아질 수 밖에 없었고, 이는 수지봉지부(60)의 전체적인 높이를 상승시키게 된 요인이 되어 전체적인 패키지의 높이가 높아지게 된 문제점을 유발하게 되었다.

즉, 수지봉지부(60)의 높이가 높음에 따라 각 볼랜드부(31)에 융착된 솔더볼(50)의 높이가 상기 수지봉지부(60)의 높이에 비해 높아질 수 밖에 없음으로 인해 전체적인 패키지의 높이 상승을 유발하게 된 것이다.

또한, 반도체칩(10)의 출력 신호를 빠르게 전달하기 위해서는 상기 반도체칩(10)의 패드(11)와 필름(30)의 각 와이어본딩부(32)간 거리가 최대한 짧아야 함에도 불구하고, 전술한 바와 같이 와이어(40)의 높이 증가로 인한 그 길이의 증가로 인하여 출력 신호 전달이 느리게 이루어진 문제점을 유발하게 되었다.

본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출한 것으로써, 열방출을 극대화함과 함께 반도체칩의 출력 신호를 최대한 빨리 외부 장비로의 전달을 이룰 수 있도록 한 새로운 구조의 CSP형 반도체 패키지를 제공함으로써 반도체칩의성능을 극대화 할 수 있도록 하는데 그 목적이 있다.

도 1 은 일반적인 CSP형 반도체 패키지를 나타낸 평면도

도 2 는 도 1의 Ⅰ-Ⅰ선 단면도

도 3 은 본 발명의 제1실시예에 따른 CSP형 반도체 패키지를 나타낸 평면도

도 4 는 도 3의 Ⅱ-Ⅱ선 단면도

도 5 는 본 발명의 제2실시예에 따른 CSP형 반도체 패키지를 나타낸 평면도

도 6 은 도 5의 Ⅲ-Ⅲ선 단면도

도 7 은 도 4의 “A”부를 확대하여 나타낸 요부 단면도

도 8 은 본 발명의 제3실시예에 따른 CSP형 반도체 패키지를 나타낸 단면도

도 9 는 본 발명의 제4실시예에 따른 CSP형 반도체 패키지를 나타낸 평면도

도 10 은 도 9의 Ⅳ-Ⅳ선 단면도

도 11 은 본 발명의 제5실시예에 따른 CSP형 반도체 패키지를 나타낸 요부 분해 사시도

도 12 는 도 11의 Ⅴ-Ⅴ선 단면도

도 13 은 본 발명의 제6실시예에 따른 CSP형 반도체 패키지의 요부를 확대하여 나타낸 평면도

도 14 는 도 13의 다른 실시예를 나타낸 요부 평면도

도 15 는 본 발명의 제7실시예에 따른 CSP형 반도체 패키지를 나타낸 평면도

도 16 은 도 15의 Ⅵ-Ⅵ선 단면도

도면의 주요부분에 대한 부호의 설명

110. 반도체칩 130. 리드

131. 볼랜드부 132. 와이어본딩부

150. 솔더볼 570. 그라운드 리드

상기한 목적을 달성하기 위한 본 발명의 형태에 따르면 다수의 열을 이루면서 배열된 다수의 패드를 갖는 반도체칩과; 이 반도체칩의 상면에 접착부재로 부착되어 다수의 볼랜드부를 가지고, 그 일단은 상기 반도체칩의 각 패드와 전기적으로 연결됨과 함께 이 전기적으로 연결되는 부위의 두께는 다른 부위의 두께에 비해 얇게 형성된 다수의 도전성 리드와; 상기 리드의 각 볼랜드부에 융착된 다수의 외부 단자 접속용 솔더볼과; 상기 반도체칩의 패드와 리드간의 접속부위를 외부 환경으로부터 보호함과 함께 리드의 상면 모서리 부위의 일부는 외부로 노출되도록 형성된 수지봉지부;를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지를 제공한다.

이하, 본 발명의 각 실시예를 도시한 도 3 내지 도 16을 참조로 하여 더욱 상세히 설명하면 다음과 같다.

우선, 도시한 도 3는 본 발명의 제1실시예에 따른 CSP형 반도체 패키지를 나타낸 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ선을 단면하여 나타낸 단면도이다.

즉, 본 발명의 제1실시예는 반도체칩(110)의 상면에 접착부재(120)에 의해 부착되는 각 리드(130)의 일부를 반도체 패키지 외부로 노출되도록 하고, 이 리드(130)의 각 부위중 반도체칩(110)의 패드(111)와 전기적으로 연결되는 와이어본딩부(132)의 높이를 대체적으로 낮게 형성하여서 된 것이다.

이 때, 상기 리드의 볼랜드부(131) 배열은 2열로 이루어진 것을 그 실시예로하고 있으나 굳이 이에 한정되지는 않으며, 본 발명의 제2실시예로 도시한 도 5 및 도 6과 같이 볼랜드부(131)의 배열이 적어도 3열 이상으로 이루어진 반도체 패키지에도 그 적용이 가능하다.

그리고, 리드(130)의 일부가 외부로 노출될 수 있음은 반도체칩(110)의 패드(111)와 리드(130)간의 접속부위를 외부 환경으로부터 보호하기 위한 수지봉지부(160)를 상기 리드(130)의 볼랜드부(131) 외측면을 포함하여 상기 리드(130)의 일부 부위만을 봉지하도록 형성함으로써 가능하다.

또한, 리드(130)의 각 부위중 볼랜드부(131)를 이루는 부위만을 높게 형성할 수 있음은 상기 볼랜드부(131)가 형성된 부위를 제외한 여타 부위를 에칭 등의 방법을 이용하여 식각 함으로써 가능하다.

이 때, 상기 볼랜드부(131)의 상면에는 도시한 도 7과 같이 그 내측 방향으로 요입된 요입홈(131a)을 형성함으로써 이에 융착되는 솔더볼(150)의 부착이 보다 원활히 이루어질 수 있도록 함과 함께 그 고정이 더욱 안정적으로 이루어질 수 있도록 솔더볼(150)과의 부착면적을 확장함이 더욱 바람직하다.

상기에서 요입홈(131a)의 깊이는 그 저면이 리드(133)의 상면 높이와 동일한 위치에 까지 형성하거나 혹은 이 리드(130)의 상면 높이에 까지는 이르지 않도록 형성할 수 있는 등 대략 솔더볼(150)의 크기를 고려하여 형성하며, 이에 대한 구체적인 수치 한정은 생략하며, 이와 같은 구성에 대한 한정 역시 생략한다.

상기와 같은 구성을 이루는 본 발명은 기 전술한 바와 같이 리드(130)의 일부가 외부로 노출됨에 따라 이 리드(130)를 통해 전달되는 반도체칩(110)의 열이보다 원활히 외부로 방출될 수 있게 된다.

그리고, 리드(130)의 와이어본딩부(132) 높이가 종래에 비해 낮게 형성됨으로써 이 부위와 반도체칩(110)의 패드(111) 간 거리가 단축되어 상기 반도체칩(110)의 신호 전달이 상기와 같이 단축된 거리만큼 신속히 이루어질 수 있게 된다.

상기에서 리드(130)는 굳이 일반적인 도전성 리드로 한정되지는 않으며, 이에 준하는 필름의 트레이스 등을 이용하여도 전술한 리드로 구성하여 얻게 되는 효과와 대체적으로 동일하게 얻을 수 있다.

또한, 전술한 바와 같은 구성을 이루는 본 발명은 와이어본딩 방식이 아닌 리드본딩 방식으로 제조된 반도체 패키지에도 그 적용이 가능하다.

즉, 본 발명의 제3실시예로 도시한 도 8과 같이 리드(230) 혹은 이에 준하는 리드가 반도체칩(210)의 패드(211)에 직접 연결되어 이루어진 반도체 패키지에도 그 적용이 가능한 것이다.

한편, 도시한 도 9 및 도 10은 본 발명의 각 구성중 리드(330)의 노출을 보다 넓은 영역에 까지 이루도록 구성한 본 발명의 제4실시예를 나타내고 있다.

즉, 수지봉지부(360)를 리드(330)의 볼랜드부(331) 외측면에 까지만 형성되도록 함으로써 반도체칩(310)의 열방출 효과를 극대화한 것이다.

또한, 도시한 도 11 및 도 12은 볼랜드부(431)가 위치되는 부위의 두께가 여타 리드(430)의 각 부위 높이에 비해 높게 구성하기 위한 본 발명의 제5실시예에 대한 도면이다.

즉, 기 전술한 본 발명의 기본적인 구성에서와 같이 볼랜드부(431)가 위치된 부위만을 식각하는 것이 아니라 리드(430)의 전체적인 두께를 얇게 형성하고, 별도로 제조한 볼랜드부(431)를 각 리드(430)의 적정 부위에 부착함으로써 이 리드(430)의 제조비용을 저감시킬 수 있다.

상기와 같이 형성되는 별도의 볼랜드부(431)는 도시한 바와 같이 전체적으로 원통형으로 구성하거나 혹은, 도시하지는 않았지만 그 상면에 소정의 요입홈이 형성된 원기둥으로 형성할 수 있다.

그리고, 바람직하기로는 이 볼랜드부(431)의 폭이 도시한 도 13과 같이 리드(430)의 폭에 비해 넓게 형성함이 보다 원활한 솔더볼(450)의 부착을 수행할 수 있으며, 이 때 리드(430)의 각 부위중 수지봉지부(460)를 기준으로 하여 외부환경에 노출되는 부위는 도 14와 같이 볼랜드부(431)의 폭과 대략 동일한 폭을 이루도록 형성함으로서 그 열방출 효과를 극대화 시킬 수 있다.

그리고, 상기와 같은 볼랜드부(431)의 형상은 전체적으로 원형이나 혹은, 다각형 중 어느 형상으로 구성하여도 무방하다.

한편, 도시한 도 15 및 도 16은 반도체칩(510)의 접지 역할을 수행할 수 있도록 한 그라운드 리드(570)를 더 형성한 형태를 나타낸 본 발명의 제6실실예에 대한 도면이다.

이 때, 상기 그라운드 리드(570)의 끝단은 여타 리드(530)의 끝단과 동일하게 외부에 대하여 노출되도록 구성함으로써 반도체칩(510)의 열방출 효과를 더불어 이룰 수 있도록 하였다.

한편, 본 발명에 따른 각 실시예의 구성 중 외부 환경에 대하여 노출된 상태를 이루게 되는 부위 즉, 리드의 외부 노출 부위에는 외부 환경의 화학적 반응에 불감하도록 옥시데이션(oxidation)을 실시하거나 혹은 니켈(Ni) 등으로 플레이팅(plating)함이 바람직하며, 이에 대한 도시는 생략한다.

이상에서 설명한 바와 같이 본 발명은 리드를 구성하는 볼랜드부의 상면 높이에 비해 와이어본딩부의 높이가 비교적 낮게 형성되고, 이에 와이어로써 연결되는 반도체칩의 패드 상면 높이 역시 상기 와이어본딩부와 대략 동일 평면상에 존재될 수 있다.

이에 따라 전체적인 와이어의 높이가 낮아져 수지봉지부의 돌출 높이가 대략 볼랜드부의 높이와 동일 평면상에 존재할 수 있게 됨으로써 전체적인 반도체 패키지의 높이를 감소시키게 된 효과가 있다.

또한, 전술한 바와 같이 와이어의 높이가 낮아짐과 함께 그 길이 역시 짧아짐에 따라 반도체칩의 출력 신호를 리드가 빠르게 전달받게 됨으로써 출력 신호 전달이 단축된 효과가 있다.

그리고, 상기와 같은 각 리드의 일단이 외부로 노출된 상태를 이룸으로써 반도체칩으로부터 전달되는 열의 외부방출을 보다 원활히 이루게 된 효과 역시 있다.

Claims (6)

1. 다수의 열을 이루면서 배열된 다수의 패드를 갖는 반도체칩과;

   이 반도체칩의 상면에 접착부재로 부착되어 다수의 볼랜드부를 가지고, 그 일단은 상기 반도체칩의 각 패드와 전기적으로 연결됨과 함께 이 전기적으로 연결되는 부위의 두께는 다른 부위의 두께에 비해 얇게 형성된 다수의 도전성 리드와;

   상기 리드의 각 볼랜드부에 융착된 다수의 외부 단자 접속용 솔더볼과;

   상기 반도체칩의 패드와 리드간의 접속부위를 외부 환경으로부터 보호함과 함께 리드의 상면 모서리 부위의 일부는 외부로 노출되도록 형성된 수지봉지부;를 포함하여서 됨을 특징으로 하는 칩 스케일 반도체 패키지.
2. 제 1 항에 있어서,

   수지봉지부는 리드의 볼랜드부 외측면을 포함하여 상기 리드의 끝단 일부가 외부로 노출될 수 있을 정도의 영역에 까지만 형성된 것을 특징으로 하는 칩 스케일 반도체 패키지.
3. 제 1 항에 있어서,

   수지봉지부는 리드의 볼랜드부 외측면에 까지만 형성된 것을 특징으로 하는 칩 스케일 반도체 패키지.
4. 제 1 항에 있어서,

   볼랜드부의 외부로 노출되는 부위의 폭은 리드의 전체적인 폭에 비해 넓게 형성된 것을 특징으로 하는 칩 스케일 반도체 패키지.
5. 제 1 항에 있어서,

   리드의 각 부위중 외부 환경에 노출되는 부위는 볼랜드부의 폭과 대략 동일한 폭을 가지도록 형성된 것을 특징으로 하는 칩 스케일 반도체 패키지.
6. 제 1 항에 있어서,

   필름에는 각 리드와는 별도의 그라운드 리드를 형성하고, 이 그라운드 리드의 일단은 반도체칩의 패드와 연결하며, 이 그라운드 리드의 타단은 외부로 노출하여 이루어진 것을 특징으로 하는 칩 스케일 반도체 패키지.