TWI424525B - 晶片封裝體的承載裝置及承載組件 - Google Patents

晶片封裝體的承載裝置及承載組件 Download PDF

Info

Publication number
TWI424525B
TWI424525B TW099126880A TW99126880A TWI424525B TW I424525 B TWI424525 B TW I424525B TW 099126880 A TW099126880 A TW 099126880A TW 99126880 A TW99126880 A TW 99126880A TW I424525 B TWI424525 B TW I424525B
Authority
TW
Taiwan
Prior art keywords
chip package
supporting
chip packages
carrier device
chip
Prior art date
Application number
TW099126880A
Other languages
English (en)
Other versions
TW201142981A (en
Inventor
Pai Sheng Shih
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201142981A publication Critical patent/TW201142981A/zh
Application granted granted Critical
Publication of TWI424525B publication Critical patent/TWI424525B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

晶片封裝體的承載裝置及承載組件
本發明係有關於承載裝置，特別有關於承托晶片封裝體的承載裝置。
一般而言，在製造與測試操作期間，晶片封裝體會被放置在承載裝置中，藉此搬運及處理晶片封裝體。承載裝置可以承托晶片封裝體，並且避免晶片封裝體受到損傷。參閱第1圖，其顯示傳統的承載裝置承托晶片封裝體之剖面示意圖，晶片封裝體10放置在承載裝置40內，承載裝置40包含覆蓋元件20以及托盤元件30，托盤元件30具有階梯狀的部分22，其接觸晶片12的底部，藉此在托盤元件30上支撐晶片封裝體10，然後覆蓋元件20覆蓋在托盤元件30上。
近年來，晶片開始使用視窗球柵陣列(window ball grid array；wBGA)型的晶片封裝技術進行封裝，如第1圖所示，晶片12被封裝成視窗球柵陣列型的晶片封裝體10，其在晶片12的中央區具有視窗14形成於上，並且錫球16形成在視窗14的周邊。然而，隨著新世代產品的晶片封裝體之發展，用於視窗球柵陣列型的晶片封裝體之錫球數量也隨之增加，因此，最外側的錫球與晶片的外側之間的空間也越來越小，如此容易導致最外側的錫球被托盤元件30碰傷，受損的錫球會降低晶片封裝體的產率。
因此，業界極需一種用於承托晶片封裝體的承載裝置，其可以克服上述問題，避免錫球受到損傷。
依據本發明之一實施例，提供用於承托複數個晶片封裝體的承載裝置，其中晶片封裝體具有中央區和周邊區，中央區不具有錫球形成於其上，而周邊區則具有錫球形成於其上。承載裝置包括托盤元件，以及複數個支撐物設置在托盤元件上，其中每個支撐物承托各別的晶片封裝體之中央區。
依據本發明之另一實施例，提供用於承托複數個晶片封裝體的承載裝置，其中晶片封裝體具有中央區和周邊區，中央區不具有錫球形成於其上，而周邊區則具有錫球形成於其上，並且在晶片封裝體的中央區具有視窗形成於其上。承載裝置包括托盤元件，以及複數個周邊突出物設置在托盤元件的周邊上，此外，還包括複數個支撐物設置在托盤元件上，其中每個支撐物承托各別的晶片封裝體之中央區，且每個支撐物具有一溝槽狀凹陷形成於其上，對應至晶片封裝體的中央區。
依據本發明之一實施例，提供用於承托複數個晶片封裝體的承載組件。承載組件包括複數個上述之承載裝置，以及複數個周邊突出物設置在每個托盤元件的周邊上，其中每個周邊突出物具有插梢形成於周邊突出物的頂端上，以及孔洞形成於周邊突出物的底部上，這些承載裝置藉由將下方托盤元件的周邊突出物之插梢放置在上方托盤元件的周邊突出物之孔洞內而堆疊在一起。
為了讓本發明之上述目的、特徵、及優點能更明顯易懂，以下配合所附圖式，作詳細說明如下：
在以下描述以及所附圖式中，本發明之用於承托晶片封裝體的承載裝置以及承載組件的實施例是以視窗球柵陣列(wBGA)型的晶片封裝體作為例子說明。然而，可以理解的是，本發明實施例之承載裝置以及承載組件也可以應用在其他類型的晶片封裝體上。此外，為了達到簡化圖式以及說明清楚之目的，在第2-7圖的每個承載裝置中只顯示一個晶片封裝體，然而，可以理解的是，本發明實施例之承載裝置以及承載組件可用於承托複數個晶片封裝體。
參閱第2A圖，其顯示依據本發明之一實施例，在承載裝置200中的晶片封裝體100之平面示意圖。在一實施例中，晶片封裝體100可以是視窗球柵陣列(wBGA)型晶片封裝體，wBGA型晶片封裝體100具有中央區100A以及周邊區100B，中央區100A上沒有錫球(solder ball)存在，而周邊區100B則具有錫球106形成於其上，此外，在晶片封裝體100的中央區100A還具有視窗104形成於上。在wBGA型晶片封裝體100中，具有視窗104以及錫球106形成於其上的表面為晶片102的主動面，晶片102的主動面還具有複數個導電墊(未繪出)形成於其上，導電墊經由導線(未繪出)電性連接至錫球106，然後導電墊與導線被鑄模化合物(mold compound)覆蓋，形成視窗104。
承載裝置200放置在晶片封裝體100底下，以承托晶片封裝體100。承載裝置200具有拖盤元件(tay component)202，以及複數個支撐物(support)204形成於拖盤元件202上。支撐物204突出於拖盤元件202，並且每個支撐物204分別承托各別的晶片封裝體100之中央區100A。
參閱第3A-3C圖，其顯示依據本發明之各種實施例，沿著第2A圖的剖面線3-3’，藉由承載裝置200承托晶片封裝體100之剖面示意圖。如第3A圖所示，每個支撐物204具有溝槽狀凹陷(trench recess)206形成於其上，並且對應至晶片封裝體100的中央區100A。在此實施例中，溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2A圖的剖面線4-4’之方向，並且這兩個側壁206a垂直於底部206b。晶片封裝體100的視窗104位於支撐物204的溝槽狀凹陷206內，並且錫球106與拖盤元件202彼此間隔開來。因此，在製造與測試操作期間，承載裝置200可承托晶片封裝體100，用於搬送及處理晶片封裝體100，並且在承載裝置200移動時避免晶片封裝體100受到損傷。此外，由於晶片封裝體100的中央區100A被承載裝置200的支撐物204承托，且其外圍的錫球106不會與承載裝置200接觸，因此，在最外圍的錫球106與晶片102的外側之間的空間可以減小，以滿足新世代電子產品對於晶片封裝體的錫球數量增加之需求。
如第3B圖所示，每個支撐物204具有溝槽狀凹陷206形成於其上，對應至晶片封裝體100的中央區100A。在此實施例中，溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2A圖的剖面線4-4’之方向，並且這兩個側壁206a傾斜於底部206b。晶片封裝體100的視窗104被放置在支撐物204的溝槽狀凹陷206內，並且錫球106與拖盤元件202互相間隔開來。溝槽狀凹陷206的傾斜側壁206a有助於使得晶片封裝體100的視窗104更容易被放置在支撐物204的溝槽狀凹陷206內，此外，溝槽狀凹陷206的傾斜側壁206a還可以鉗住晶片封裝體100的視窗104，並且有助於在承載裝置200內固定住晶片封裝體100。
如第3C圖所示，每個支撐物204具有溝槽狀凹陷206形成於其上，對應至晶片封裝體100的中央區100A。在此實施例中，溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2A圖的剖面線4-4’之方向，並且這兩個側壁206a傾斜於底部206b。此外，支撐物204更包含一個或一個以上的突出物(projection)208形成於溝槽狀凹陷206內，在此實施例中，突出物208有助於支撐晶片封裝體100。
參閱第4圖，其顯示依據本發明之一實施例，沿著第2A圖的剖面線4-4’，藉由承載裝置200承托晶片封裝體100之剖面示意圖。如第4圖以及第3A-3C圖中的任何一個所示，在承載裝置200的一實施例中，支撐物204的溝槽狀凹陷206具有兩個側壁206a垂直或傾斜於底部206b。晶片封裝體100的視窗104被放置在托盤元件202上的支撐物204之溝槽狀凹陷206內，此外，晶片封裝體100的視窗104可以被支撐物204之溝槽狀凹陷206的傾斜側壁206a鉗住。
參閱第2B圖，其顯示依據本發明之一實施例，在承載裝置200內的晶片封裝體100之平面示意圖。在一實施例中，晶片封裝體100可以是視窗球柵陣列(wBGA)型晶片封裝體，wBGA型晶片封裝體100具有中央區100A以及周邊區100B，中央區100A上沒有錫球存在，而周邊區100B則具有錫球106形成於其上。此外，晶片封裝體100還具有視窗104形成於中央區100A上。承載裝置200放置在晶片封裝體100下方，以承托晶片封裝體100。承載裝置200具有托盤元件202，以及複數個支撐物204形成於托盤元件202上，支撐物204突出於托盤元件202，並且每個支撐物204分別承托各別的晶片封裝體100之中央區100A。
參閱第3A-3D圖，其顯示依據本發明之各種實施例，沿著第2B圖的剖面線3-3’，藉由承載裝置200承托晶片封裝體100之剖面示意圖，其中第3A-3C圖的說明如上所述，為了簡化說明，在此不再累述。如第3A-3C圖所示，沿著第2B圖的剖面線3-3’之方向，在托盤元件202上的支撐物204具有溝槽狀凹陷206形成於其上，藉此可以將晶片封裝體100的視窗104放置在支撐物204的溝槽狀凹陷206內。因此，對應至第3A-3C圖所示之承載裝置200，沿著第2B圖的剖面線5-5’之承載裝置200，其剖面圖可以與第5A-5D圖所示之承載裝置200中的任何一個相似。參閱第5A-5D圖，其顯示依據本發明之各種實施例，沿著第2B圖的剖面線5-5’，藉由承載裝置200承托晶片封裝體100之剖面示意圖。如第5A圖所示，沿著第2B圖之剖面線3-3’方向，支撐物204不具有側壁，晶片封裝體100的視窗104被放置在如第3A-3C圖所示之支撐物204的溝槽狀凹陷206內。
如第5B圖所示，沿著第2B圖的剖面線5-5’之方向，在托盤元件202上的支撐物204具有溝槽狀凹陷206形成於其上。溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2B圖的剖面線3-3’之方向，並且這兩個側壁206a傾斜於底部206b。晶片封裝體100的視窗104被放置在支撐物204的溝槽狀凹陷206內。值得注意的是，溝槽狀凹陷206的傾斜側壁206a有助於使得晶片封裝體100的視窗104更容易被放置在支撐物204的溝槽狀凹陷206內。此外，溝槽狀凹陷206的傾斜側壁206a可以鉗住晶片封裝體100的視窗104，並且有助於將晶片封裝體100固定在承載裝置200內。
如第5C圖所示，沿著第2B圖的剖面線5-5’之方向，在托盤元件202上的支撐物204具有溝槽狀凹陷206形成於其上。溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2B圖的剖面線3-3’之方向，並且這兩個側壁206a垂直於底部206b，晶片封裝體100的視窗104被放置在支撐物204的溝槽狀凹陷206內。
如第5D圖所示，沿著第2B圖的剖面線5-5’之方向，在托盤元件202上的支撐物204具有溝槽狀凹陷206形成於其上。溝槽狀凹陷206具有兩個側壁206a以及一底部206b，這兩個側壁206a沿著相同方向形成，如第2B圖的剖面線3-3’之方向，並且這兩個側壁206a傾斜於底部206b。晶片封裝體100的視窗104被放置在支撐物204的溝槽狀凹陷206內，溝槽狀凹陷206的傾斜側壁206a有助於使得晶片封裝體100的視窗104更容易被放置在支撐物204的溝槽狀凹陷206內。此外，溝槽狀凹陷206的傾斜側壁206a還可以鉗住晶片封裝體100的視窗104，並且有助於將晶片封裝體100固定在承載裝置200內。另外，在此實施例中，於溝槽狀凹陷206內具有至少一個突出物208形成於其中，突出物208可幫助承載裝置200的支撐物204撐住晶片封裝體100。
晶片封裝體100可以是無視窗的晶片封裝體，並且可使用第5B及5D圖所示之承載裝置200中的兩個傾斜側壁206a鉗住晶片封裝體的兩側，藉此在承載裝置200中承托晶片封裝體。
如第3D圖所示，在一實施例中，沿著第2B圖的剖面線3-3’之方向，托盤元件202上的支撐物204不具有側壁形成於其上。因此，對應至第3D圖所示之承載裝置200，沿著第2B圖的剖面線5-5’之方向，其承載裝置200的剖面圖可以是如第5B或5D圖所示之承載裝置200。
參閱第2C圖，其顯示依據本發明之一實施例，在承載裝置200內的晶片封裝體100之平面示意圖。在一實施例中，晶片封裝體100可以是視窗球柵陣列(wBGA)型晶片封裝體，wBGA型晶片封裝體100具有中央區100A以及周邊區100B，中央區100A上沒有錫球存在，而周邊區100B則具有錫球106形成於其上。此外，晶片封裝體100還具有視窗104形成於中央區100A上。承載裝置200設置在晶片封裝體100下方，以承托晶片封裝體100。承載裝置200具有托盤元件202，以及複數個支撐物204形成於托盤元件202上，支撐物204突出於托盤元件202，並且每個支撐物204分別承托各別的晶片封裝體100之中央區100A。
參閱第6圖，其顯示依據本發明之一實施例，沿著第2C圖的剖面線6-6’，藉由承載裝置200承托晶片封裝體100之剖面示意圖。如第6圖所示，沿著第2C圖的剖面線6-6’之方向，在托盤元件202上的支撐物204不具有溝槽狀凹陷形成於其上。因此，對應至第6圖所示之承載裝置200，沿著第2C圖的剖面線5-5’之方向，承載裝置200的剖面圖可以是如第5B或5D圖所示之承載裝置200。值得注意的是，對於沒有視窗的晶片封裝體而言，可使用第5B及5D圖所示之承載裝置200中的兩個傾斜側壁206a鉗住晶片封裝體的兩側，藉此在承載裝置200內承托晶片封裝體。
參閱第7圖，其顯示依據本發明之一實施例，藉由承載組件300承托晶片封裝體100之剖面示意圖。承載組件300是藉由將複數個承載裝置200堆疊在一起而形成，其中每個承載裝置200可以是上述各種實施例之承載裝置200中的任何一個。在承載組件300之一實施例中，每個托盤元件202的周邊上具有複數個周邊突出物(peripheral projection)210，每個周邊突出物210的頂端具有插梢(pin)210形成於其上，並且周邊突出物210的底部則具有孔洞(hole)214。當堆疊多個承載裝置200以形成承載組件300時，位於下方托盤元件202B的周邊突出物210之插梢212會插入上方托盤元件202A的周邊突出物210之孔洞214內，藉此將承載裝置200堆疊在一起。
在一實施例中，可以定義出晶片封裝體100的尺寸以及承載裝置200的尺寸，包含設置在托盤元件202周邊上的周邊突出物210之尺寸，使得晶片封裝體100在製造及測試操作期間，於搬運與處理時，可以被安置在承載裝置200中，並且當移動承載裝置200時，可以避免晶片封裝體100受到損傷。
如第7圖所示，從晶片封裝體100的底部至視窗104面向溝槽狀凹陷206的頂部表面之高度被定義為h4，其中晶片封裝體100的底部為不具有錫球形成於其上的表面；視窗104的高度被定義為h3；沿著第2A與2B圖的剖面線3-3’之方向，或者沿著第2C圖的剖面線6-6’之方向，視窗104的寬度被定義為t3。每個錫球106的直徑被定義為d1；從鄰接視窗104右側的錫球106A至鄰接視窗104左側的錫球106B之間的最小距離被定義為t4。支撐物204的高度被定義為h1；溝槽狀凹陷206的深度被定義為h2；支撐物204的牆狀物204a之頂端寬度被定義為t1。沿著第2A與2B圖的剖面線3-3’之方向，或者沿著第2C圖的剖面線6-6’之方向，溝槽狀凹陷206的頂端寬度，亦即靠近晶片封裝體100處，被定義為t2；沿著第2A與2B圖的剖面線3-3’之方向，或者沿著第2C圖的剖面線6-6’之方向，溝槽狀凹陷206的底部寬度，亦即靠近托盤元件202處，被定義為t5。從托盤元件202的頂部表面至周邊突出物210的頂部之高度，不包含插梢212的高度，被定義為h5，其中托盤元件202的頂部表面為具有支撐物204形成於其上之表面。
依據上述晶片封裝體100的尺寸以及承載裝置200的尺寸之定義，在較佳實施例中，必須滿足以下所列的5個條件：
1. t1=(t4-t3)/4；
2. t2>t3，且t2<(t4-3t1)，以及t5>t3；
3. h1>d1；
4. h2>h3；以及
5. h5>(h4+h1)。
當第1個條件滿足時，可以避免托盤元件202上的支撐物204與晶片封裝體100的錫球106產生接觸。此外，第1個條件還定義出支撐物204的牆狀物204a之頂端寬度t1。當第2個條件與第4個條件滿足時，晶片封裝體100的視窗104可以被放置在托盤元件202上的支撐物204之溝槽狀凹陷206內。當第3個條件滿足時，晶片封裝體100的錫球106可以與托盤元件202互相間隔開來，並且錫球106不會與托盤元件202接觸，以避免托盤元件202壓傷錫球106。當第5個條件滿足時，可以避免上方的承載裝置200壓傷放置在下方承載裝置200中的晶片封裝體100。此外，第5個條件還定義出承載裝置200的深度尺寸h5。
依據本發明之實施例，晶片封裝體100可以被承載裝置200之托盤元件202上的支撐物204托住，其中每個晶片封裝體100的中央區100A被放置在托盤元件202上的各別支撐物204之溝槽狀凹陷206內。因此，在製造與測試操作期間，於搬送及處理晶片封裝體100時，晶片封裝體100可以被承載裝置200牢固地托住，並且當移動承載裝置200時，可以避免晶片封裝體100受到損壞。另外，因為晶片封裝體100的中央區100A被承載裝置200的支撐物204托住，因此介於最外側的錫球106與晶片102的外側之間的空間可以縮小，以滿足新世代電子產品對於晶片封裝體的錫球數量增加之需求。
雖然本發明已揭露較佳實施例如上，然其並非用以限定本發明，在此技術領域中具有通常知識者當可瞭解，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。
10、100．．．晶片封裝體
12、102．．．晶片
14、104‧‧‧晶片封裝體的視窗
16、106、106A、106B‧‧‧錫球
20‧‧‧覆蓋元件
22‧‧‧托盤元件30的階梯狀部分
30、202、202A、202B‧‧‧托盤元件
40、200‧‧‧承載裝置
100A‧‧‧晶片封裝體
100‧‧‧的中央區
100B‧‧‧晶片封裝體100的周邊區
204‧‧‧支撐物
204a‧‧‧支撐物的牆狀物
206‧‧‧溝槽狀凹陷
206a‧‧‧溝槽狀凹陷的側壁
206b‧‧‧溝槽狀凹陷的底部
208‧‧‧突出物
210‧‧‧周邊突出物
212‧‧‧插梢
214‧‧‧孔洞
300‧‧‧承載組件
第1圖顯示在傳統的承載裝置中，承托晶片封裝體之剖面示意圖。
第2A圖顯示依據本發明之一實施例，藉由承載裝置承托晶片封裝體之平面示意圖。
第2B圖顯示依據本發明之一實施例，藉由承載裝置承托晶片封裝體之平面示意圖。
第2C圖顯示依據本發明之一實施例，藉由承載裝置承托晶片封裝體之平面示意圖。
第3A-3D圖顯示依據本發明之各實施例，沿著第2A或2B圖的剖面線3-3’，藉由承載裝置承托晶片封裝體之剖面示意圖。
第4圖顯示依據本發明之一實施例，沿著第2A圖的剖面線4-4’，藉由承載裝置承托晶片封裝體之剖面示意圖。
第5A-5D圖顯示依據本發明之各實施例，沿著第2B或2C圖的剖面線5-5’，藉由承載裝置承托晶片封裝體之剖面示意圖。
第6圖顯示依據本發明之一實施例，沿著第2C圖的剖面線6-6’，藉由承載裝置承托晶片封裝體之剖面示意圖。
第7圖顯示依據本發明之一實施例，藉由承載組件承托晶片封裝體之剖面示意圖。
100．．．晶片封裝體
100A．．．晶片封裝體的中央區
100B．．．晶片封裝體的周邊區
102．．．晶片
104．．．晶片封裝體的視窗
106．．．錫球
202．．．托盤元件
200．．．承載裝置
204．．．支撐物
206．．．溝槽狀凹陷
206a．．．溝槽狀凹陷的側壁
206b．．．溝槽狀凹陷的底部

Claims (18)

  1. 一種用於承托複數個晶片封裝體的承載裝置，其中該晶片封裝體具有一中央區以及一周邊區，該中央區不具有錫球形成於其上，該周邊區具有錫球形成於其上，該承載裝置包括：一托盤元件；以及複數個支撐物，設置在該托盤元件上，其中每個支撐物承托各別的該晶片封裝體的該中央區，且每個支撐物具有一溝槽狀凹陷形成於其上，對應至該晶片封裝體的該中央區，該溝槽狀凹陷具有沿著相同方向的兩個側壁以及一底部，該兩個側壁傾斜於該底部，且該晶片封裝體的側邊被該溝槽狀凹陷的該兩個傾斜側壁鉗住。
  2. 如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置，其中該些支撐物突出於該托盤元件。
  3. 如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置，其中該晶片封裝體包括一視窗球柵陣列(wBGA)型晶片封裝體，具有一視窗形成於該晶片封裝體的該中央區上，且該視窗放置在該溝槽狀凹陷內。
  4. 如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置，其中該溝槽狀凹陷的該兩個傾斜側壁沿著一第一方向，且該溝槽狀凹陷還具有兩個側壁沿著一第二方向，該第二方向垂直於該第一方向，並且沿著該第二方向的該兩個側壁垂直或傾斜於該底部。
  5. 如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置，其中每個該支撐物更包括至少一突出 物形成於該溝槽狀凹陷內。
  6. 如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置，更包括複數個周邊突出物設置於該托盤元件的周邊。
  7. 如申請專利範圍第6項所述之用於承托複數個晶片封裝體的承載裝置，其中每個周邊突出物具有一插梢形成於該周邊突出物的頂端上，以及一孔洞形成於該周邊突出物的底部上。
  8. 一種用於承托複數個晶片封裝體的承載裝置，其中該晶片封裝體具有一中央區以及一周邊區，該中央區不具有錫球形成於其上，該周邊區具有錫球形成於其上，且該晶片封裝體還具有一視窗形成於該中央區上，該承載裝置包括：一托盤元件；複數個周邊突出物，設置於該托盤元件的周邊上；以及複數個支撐物，設置於該托盤元件上，其中每個支撐物承托各別的該晶片封裝體的該中央區，且具有一溝槽狀凹陷形成於該支撐物上，對應至該晶片封裝體的該中央區，其中該溝槽狀凹陷具有至少兩個傾斜的側壁以及一底部，且該晶片封裝體的側邊被該溝槽狀凹陷的該兩個傾斜側壁鉗住。
  9. 如申請專利範圍第8項所述之用於承托複數個晶片封裝體的承載裝置，其中該晶片封裝體的該視窗放置在該支撐物的該溝槽狀凹陷內。
  10. 如申請專利範圍第8項所述之用於承托複數個晶片封裝體的承載裝置，其中該些晶片封裝體藉由該承載裝置的該些支撐物承托。
  11. 如申請專利範圍第8項所述之用於承托複數個晶片封裝體的承載裝置，其中該些晶片封裝體的該些錫球不與該托盤元件接觸。
  12. 一種用於承托複數個晶片封裝體的承載組件，包括：複數個如申請專利範圍第1項所述之用於承托複數個晶片封裝體的承載裝置；以及複數個周邊突出物，設置於每個該托盤元件的周邊上，其中每個該周邊突出物具有一插梢形成於該周邊突出物的頂端上，以及一孔洞形成於該周邊突出物的底部上，其中該些承載裝置藉由將一下方托盤元件之該些周邊突出物的該些插梢放置在一上方托盤元件之該些周邊突出物的該些孔洞內而堆疊在一起。
  13. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中該些支撐物突出於該托盤元件。
  14. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中該晶片封裝體包括一視窗球柵陣列(wBGA)型晶片封裝體，具有一視窗形成於該晶片封裝體的該中央區上，且該視窗放置在該溝槽狀凹陷內。
  15. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中該溝槽狀凹陷的該兩個傾斜側壁沿著一第一方向，且該溝槽狀凹陷還具有兩個側壁沿著 一第二方向，該第二方向垂直於該第一方向，並且沿著該第二方向的該兩個側壁垂直或傾斜於該底部。
  16. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中每個該支撐物更包括至少一突出物形成於該溝槽狀凹陷內。
  17. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中該些晶片封裝體藉由該些支撐物承托。
  18. 如申請專利範圍第12項所述之用於承托複數個晶片封裝體的承載組件，其中該些晶片封裝體的該些錫球不與該些托盤元件接觸。
TW099126880A 2010-05-28 2010-08-12 晶片封裝體的承載裝置及承載組件 TWI424525B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/790,261 US8436452B2 (en) 2010-05-28 2010-05-28 Carrier for chip packages

Publications (2)

Publication Number Publication Date
TW201142981A TW201142981A (en) 2011-12-01
TWI424525B true TWI424525B (zh) 2014-01-21

Family

ID=45009635

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126880A TWI424525B (zh) 2010-05-28 2010-08-12 晶片封裝體的承載裝置及承載組件

Country Status (3)

Country Link
US (1) US8436452B2 (zh)
CN (1) CN102263048B (zh)
TW (1) TWI424525B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103808978B (zh) * 2012-11-08 2018-06-19 富泰华工业（深圳）有限公司 用于承载待测试电子装置的治具
DE102014201874A1 (de) * 2013-02-22 2014-08-28 Ford Global Technologies, Llc Felgeneinsatzsystem

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040021477A1 (en) * 2000-05-16 2004-02-05 Tay Wuu Yean Method for ball grid array chip packages having improved testing and stacking characteristics
TWI237356B (en) * 2002-11-04 2005-08-01 Siliconware Precision Industries Co Ltd Tray for ball grid array semiconductor packages
TWI257162B (en) * 2004-05-10 2006-06-21 Taiwan Semiconductor Mfg Overhang support for a stacked semiconductor device, and method of forming thereof
US20060163727A1 (en) * 2005-01-21 2006-07-27 Infineon Technologies Ag Semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501466A (zh) 2002-11-14 2004-06-02 矽品精密工业股份有限公司 球栅阵列半导体封装件用的承载装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040021477A1 (en) * 2000-05-16 2004-02-05 Tay Wuu Yean Method for ball grid array chip packages having improved testing and stacking characteristics
TWI237356B (en) * 2002-11-04 2005-08-01 Siliconware Precision Industries Co Ltd Tray for ball grid array semiconductor packages
TWI257162B (en) * 2004-05-10 2006-06-21 Taiwan Semiconductor Mfg Overhang support for a stacked semiconductor device, and method of forming thereof
US20060163727A1 (en) * 2005-01-21 2006-07-27 Infineon Technologies Ag Semiconductor device

Also Published As

Publication number Publication date
CN102263048A (zh) 2011-11-30
US8436452B2 (en) 2013-05-07
US20110291255A1 (en) 2011-12-01
TW201142981A (en) 2011-12-01
CN102263048B (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
KR100685348B1 (ko) 집적회로 부품 트레이
US20060118458A1 (en) Carrier tape for electronic components
US20150115476A1 (en) Module with Stacked Package Components
US8928150B2 (en) Multi-chip package and method of manufacturing the same
TWI424525B (zh) 晶片封裝體的承載裝置及承載組件
TWI429930B (zh) 用於測試分選機的插入件
JP3856542B2 (ja) キャリアテープ
US10269751B2 (en) Leadless package with non-collapsible bump
JP4694247B2 (ja) 半導体集積回路装置用収納トレイ
JP2001278238A (ja) 電子部品収納用トレイ
US6653728B1 (en) Tray for ball grid array semiconductor packages
WO2022179543A1 (zh) 芯片封装结构及电子设备
TWI567902B (zh) 具定位組之基板組
KR20050091213A (ko) 반도체 패키지용 수납 트레이 구조
KR102220334B1 (ko) 전자 부품을 수납하기 위한 인서트 조립체
TWI721442B (zh) 用於半導體裝置之測試治具
CN102569123A (zh) 卷带
TWI590364B (zh) 圓餅狀的半導體封裝結構、其製作方法及其與載盤的組合
TWM523963U (zh) 可容置周邊型接腳之晶片承盤
KR101809003B1 (ko) 스테이션 블록
KR101116731B1 (ko) 듀얼 다이 패키지
TWM416193U (en) Tray apparatus
KR20000041328A (ko) Bga 패키지용 트레이
TW201742802A (zh) 圓餅狀半導體封裝結構及其與載盤的組合
TWM544109U (zh) 半導體乘載盤結構