TWM523963U - 可容置周邊型接腳之晶片承盤 - Google Patents

可容置周邊型接腳之晶片承盤 Download PDF

Info

Publication number
TWM523963U
TWM523963U TW104220322U TW104220322U TWM523963U TW M523963 U TWM523963 U TW M523963U TW 104220322 U TW104220322 U TW 104220322U TW 104220322 U TW104220322 U TW 104220322U TW M523963 U TWM523963 U TW M523963U
Authority
TW
Taiwan
Prior art keywords
wafer
carrier
retainer
frame
top surface
Prior art date
Application number
TW104220322U
Other languages
English (en)
Inventor
Yu-Nan Luo
Original Assignee
Sunrise Plastics Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunrise Plastics Industry Co Ltd filed Critical Sunrise Plastics Industry Co Ltd
Priority to TW104220322U priority Critical patent/TWM523963U/zh
Publication of TWM523963U publication Critical patent/TWM523963U/zh

Links

Landscapes

  • Packaging Frangible Articles (AREA)

Description

可容置周邊型接腳之晶片承盤
本創作提供一種複數晶片承載裝置,尤其係指承載半導體相關之元件裝置。
由於一顆晶片相當小且薄,需要外在施加保護以防刮傷損壞。此外,由於晶片尺寸微小,亦需要使用一較大尺寸的外殼,將其人工安置在電路板上,此即為IC封裝技術。
然,由於目前大部分的晶片封裝方式係採用球格列陣封裝(BGA),其電性接腳係位於晶片下表面,即晶片與晶片承盤之間;因此,應用於此封裝方式之承盤設計,通常只具有單層且固定尺寸之方型凹槽,並以陣列狀排列;由於承盤尺寸固定將限制可容載之晶片尺寸及型態,導致此種晶片承盤型式的應用範圍限縮於該BGA封裝型態之晶片;然,另外亦有一種具周邊型接腳態樣之晶片,因該外接腳式晶片封裝結構係在封膠體的外部周圍延伸出接腳,目前習知的晶片承盤尚無可兼容此態樣晶片之型式。
習用之承盤如圖1及圖2所示,該承盤A具有複數承載部A1呈矩陣排列,直接接設四面擋牆A2於該承載部A1周緣,據以限制晶片X於該A2所圍之容置範圍內,且該承載部A1上開設一通孔A3,該通孔A3提供該承盤A內的溼氣排出,使容裝於承盤內之晶片X保持乾燥;然而,此習知之承盤中,該擋牆A2與該晶片X間係近乎貼合之緊鄰設置,造成水平象限上無多餘的容置空間,因此,無法應用於該具周邊型接腳態樣之晶片。
有鑑於此,本創作人針對上述產生之問題進行研究與探討,藉由大量分析,開發出一種可容置周邊型接腳之晶片承盤,藉由承盤結構設計上的改良,以解決上述的問題與缺失。
本創作目之主要目的,係在於提供一種可容置周邊型接腳之承盤,使具周邊型接腳之晶片於製程運輸過程中,受到穩定固持與保護。
為達前述目的,本創作提供一種晶片承盤,包含複數承載部,各該承載部沿其頂面周緣設置一載部框體,據以供部分晶片嵌容以及限制晶片水平象限的滑移;再者,於各該載部框體頂面周緣設置複數擋牆,各該擋牆頂面高度必大於所對應載部框體的頂面高度,據以構成另一層狀空間,據以限制及保護各該晶片向外延伸之金屬接腳;於整個盤體結構上,更具有一承盤框體,係以垂直該晶片承盤平面方向沿該承盤周緣向內限縮一預定距離設置,一承盤支持框架,係以垂直該晶片承盤平面方向沿該承盤周緣設置,因向內限縮所圍成之承盤框體與設於外緣該承盤支持框架間所形成的上下抵接結構,使各該晶片承盤間得以穩固上下堆疊,且各該承盤間隙構成一預定空間。
藉由各該載部框體與各該擋牆之間之高度梯度差,使本創作之晶片承盤具有除了晶片的容置空間之外,更構建出一晶片向外延伸之金屬接腳的容置空間。
請參閱所附圖3到圖6所示,係本創作較佳實施例所提供的一種可容置周邊型接腳之晶片承盤(10),主要包含複數承載部(20)、複數載部框體(30)、複數擋牆(40)、一承盤框體(50)、一承盤支持框架(60)、複數通孔(70)以及複數載部支腳(80)。
該些承載部(20)彼此間呈矩陣緊鄰排列,各該承載部(20)呈矩形平板狀並分別供以承載一具周邊型接腳之晶片(X1),亦係作為連結整個晶片承盤(10)各元件間之連結基體;各該承載部(20)具有一通孔(70),係以孔軸垂直貫穿各該承載部頂面與底面;該些載部框體(30)係垂直該些承載部(20)頂面,各該載部框體(30)呈矩形,並據以框限及固持具周邊型接腳之晶片(X1)之部分片體,藉由各該載部框體(30)頂面與各該承載部(20)頂面之間的高度梯度,形成一矩形凹槽(31),該矩形凹槽(31)之長邊所對應之載部框體(30)長邊的框體寬度(L1)大於該矩形凹槽(31)之寬邊所對應之載部框體(30)寬邊的框體寬度(L2)。
該些擋牆(40)係分散設於各該載部框體(30)頂面周緣,其主要設置目的係用於抵阻該些接腳(X2),據以提高晶片承盤(10)之穩定性;再者,各該擋牆(40)之頂面高度必大於各該載部框體(30)之頂面高度,因此所形成之各該擋牆(40)與所對應的載部框體(30)的高度梯度,構成一自該矩形凹槽(31)更上一階層之接腳容置空間(41),提供晶片的接腳(X2)水平方向延伸放置;再者,各該擋牆(40)彼此之間設有一預定容置空間,該些擋牆(40)係沿各該載部框體(30)周緣,成對設置於互相平行的長寬兩對邊,且各該擋牆(40)於本創作較佳實施例圖示中,係部份嵌設於各該載部框體(30)周緣。
本創作之晶片承盤更包含複數長型載部支腳(80),係以長軸垂直各該承載部(20)底面,該些晶片承盤(10)於層疊狀況下,該些載部支腳(80)因兩兩對應設置所圍範圍,可以輔助固持下層承盤(10)上所對應位置的晶片(X1),而且各該載部支腳(80)長軸長度應小於該承盤支持框架(60)之垂直高度;該承盤框體(50),係以垂直該晶片承盤(10)頂面沿該承盤周緣向內限縮一預定距離設置,其中,該承盤框體(50)與各該載部框體(30)間具有一容置空間;該承盤支持框架(60),係以垂直該晶片承盤(10)側緣設置。
藉由上述承盤結構,請參考圖3
所示,可知當具周邊型接腳晶片(X1)承載於本創作之承盤(10)中時,部分該晶片(X1)片體係容設於該矩形凹槽(31)中,而向該晶片(X1)外部延伸之接腳(X2),係設於由該些擋牆(40)所圍之該接腳容置空間(41)裡,其中,請進一步參考圖5與圖6之剖視圖,於圖中界定該接腳容置空間(41)的範圍。
綜上所述為本創作所採最佳化設計之承盤來承載晶片,可避免晶片於運送過程中產生側向位移或在配置的過程中定位不良產生偏移,且能保護本創作所應用之晶片的接腳受外界碰觸而損傷。同時,本創作亦可廣泛地應用於各式設計晶片封裝體,以符合使用者不同的需求。
習知
A‧‧‧承盤
A1‧‧‧承載部
A2‧‧‧擋牆
A3‧‧‧通孔
X‧‧‧晶片
本創作
(10)‧‧‧晶片承盤
(20)‧‧‧承載部
(30)‧‧‧載部框體
(31)‧‧‧矩形凹槽
(40)‧‧‧擋牆
(41)‧‧‧接腳容置空間
(50)‧‧‧承盤框體
(60)‧‧‧承盤支持框架
(70)‧‧‧通孔
(80)‧‧‧載部支腳
(X1)‧‧‧具周邊型接腳晶片
(X2)‧‧‧接腳
(L1)‧‧‧長邊的框體寬度
(L2)‧‧‧寬邊的框體寬度
圖1係習知晶片承盤立體外觀示意圖
圖2係習知晶片承盤的側面剖視圖
圖3係本創作較佳實施例之分層立體外觀示意圖
圖4係本創作較佳實施例之合層立體外觀示意圖
圖5係本創作較佳實施例沿圖3之5-5剖線的剖視圖
圖6係本創作較佳實施例沿圖4之6-6剖線的剖視圖
10‧‧‧晶片承盤
20‧‧‧承載部
30‧‧‧載部框體
31‧‧‧矩形凹槽
40‧‧‧擋牆
50‧‧‧承盤框體
60‧‧‧承盤支持框架
70‧‧‧通孔
X1‧‧‧具周邊型接腳晶片
X2‧‧‧接腳
L1‧‧‧長邊的框體寬度
L2‧‧‧寬邊的框體寬度

Claims (9)

  1. 一種可容置周邊型接腳之晶片承盤,該承盤內可容置一晶片,且該晶片具有至少一接腳,包含:複數承載部,彼此間係呈矩陣排列;複數載部框體,係垂直設於各該承載部頂面;複數擋牆,係分散設於各該載部框體頂面;複數長型載部支腳,係以長軸垂直於各該承載部底面;一承盤框體,係以垂直該晶片承盤頂面沿該承盤周緣向內限縮一預定距離設置;以及一承盤支持框架,係以垂直該晶片承盤側緣設置。
  2. 如申請專利範圍第1項所述之晶片承盤,其中各該承載部具有一通孔,係以孔軸垂直貫穿各該承載部頂面與底面。
  3. 如申請專利範圍第1項所述之晶片承盤,其中該些載部支腳具有定固下層所對應之晶片的功能。
  4. 如申請專利範圍第1項所述之晶片承盤,其中各該擋牆之頂面高度大於各該載部框體之頂面高度。
  5. 如申請專利範圍第1項所述之晶片承盤,其中各該擋牆之間設有一預定容置空間。
  6. 如申請專利範圍第1項所述之晶片承盤,其中該些檔牆具有阻限所對應之晶片的接腳的功能。
  7. 如申請專利範圍第1項所述之晶片承盤,其中各該載部支腳長軸長度小於該承盤支持框架之垂直高度。
  8. 如申請專利範圍第1項所述之晶片承盤,其中各該擋牆係部分嵌設於於各該載部框體周緣。
  9. 如申請專利範圍第1項所述之晶片承盤,其中各該載部框體側面與該承盤框體側面具有一預定空間。
TW104220322U 2015-12-18 2015-12-18 可容置周邊型接腳之晶片承盤 TWM523963U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104220322U TWM523963U (zh) 2015-12-18 2015-12-18 可容置周邊型接腳之晶片承盤

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104220322U TWM523963U (zh) 2015-12-18 2015-12-18 可容置周邊型接腳之晶片承盤

Publications (1)

Publication Number Publication Date
TWM523963U true TWM523963U (zh) 2016-06-11

Family

ID=56757364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104220322U TWM523963U (zh) 2015-12-18 2015-12-18 可容置周邊型接腳之晶片承盤

Country Status (1)

Country Link
TW (1) TWM523963U (zh)

Similar Documents

Publication Publication Date Title
TWI462218B (zh) 用於積體電路晶片之載座囊穴托盤容納系統
US6357595B2 (en) Tray for semiconductor integrated circuit device
JP4927715B2 (ja) 集積回路チップ用の積重ね可能なトレー
JP2004315089A (ja) 積重ね可能な集積回路用トレイ
US7163104B2 (en) Tray for semiconductor device and semiconductor device
US20160073493A1 (en) Stiffener ring for circuit board
JP2005531465A (ja) 電子部品用のキャリアテープ
US6264037B1 (en) Tray for ball grid array integrated circuit
JP2015146385A (ja) 半導体装置及び半導体装置の製造方法
TWM523963U (zh) 可容置周邊型接腳之晶片承盤
US7061108B2 (en) Semiconductor device and a method for securing the device in a carrier tape
US20080036077A1 (en) Package structure and heat sink module thereof
US10529688B1 (en) Integrated circuit device system with elevated configuration and method of manufacture thereof
JP4694247B2 (ja) 半導体集積回路装置用収納トレイ
TWI424525B (zh) 晶片封裝體的承載裝置及承載組件
CN205355021U (zh) 可容置周边型接脚的芯片承盘
JP2005132438A (ja) 電子部品収納用トレイ
TWI847803B (zh) 晶圓儲存盒
US20120139110A1 (en) Tape
JP2004345667A (ja) 電子部品搬送用キャリアテープ
TW200408078A (en) Tray for ball grid array semiconductor packages
JP7361614B2 (ja) 半導体チップトレイ及び半導体チップの収容方法
TWM606821U (zh) 晶片承盤結構
JP4506532B2 (ja) チップの収納構造
TW202340045A (zh) 具抵持元件之可伸縮基板承載裝置