JP7191735B2 - テスト治具 - Google Patents

テスト治具 Download PDF

Info

Publication number
JP7191735B2
JP7191735B2 JP2019041604A JP2019041604A JP7191735B2 JP 7191735 B2 JP7191735 B2 JP 7191735B2 JP 2019041604 A JP2019041604 A JP 2019041604A JP 2019041604 A JP2019041604 A JP 2019041604A JP 7191735 B2 JP7191735 B2 JP 7191735B2
Authority
JP
Japan
Prior art keywords
tray
package
test
terminals
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019041604A
Other languages
English (en)
Other versions
JP2020144039A (ja
Inventor
章裕 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019041604A priority Critical patent/JP7191735B2/ja
Priority to US16/557,172 priority patent/US11112452B2/en
Publication of JP2020144039A publication Critical patent/JP2020144039A/ja
Application granted granted Critical
Publication of JP7191735B2 publication Critical patent/JP7191735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868Complete testing stations; systems; procedures; software aspects
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2893Handling, conveying or loading, e.g. belts, boats, vacuum fingers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2896Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明の実施形態は、テスト治具に関する。
IC(Integrated Circuit)パッケージは、ハンドラによってICソケットに搬送され、ICソケットに装着された後に、電気的なテストが行われる。テスト対象のICパッケージは、トレイに載置されており、1つずつハンドラによってICソケットまで搬送される。
ハンドラでは、吸着機構を有する接続部品によってICパッケージを搬送するが、接続部品は、ICパッケージのサイズや厚さなどの仕様ごとに異なる。そのため、ICパッケージの仕様の種類が多くなると、対応する接続部品の数が増加してしまう。
特許第3566928号公報
本発明の一つの実施形態は、ICパッケージの仕様に依らず、簡易な方法でICパッケージのテストを実行することができるテスト治具を提供することを目的とする。
本発明の一つの実施形態によれば、テスト対象のICパッケージを載置可能なICトレイと、前記ICトレイに載置された前記ICパッケージの端子に接触可能なテストピンを有する支持台、および前記テストピンと配線を介して接続される電極パッドを有するテストボードと、前記ICパッケージが載置可能な前記ICトレイの第1面側にパッドを介して接触するヘッドを有し、前記第1面側に前記パッドが接触した状態で、前記ICトレイの第2面側を保持する保持部と、前記保持部を前記ヘッドに支持させるアームとによって前記ICトレイを把持し、前記ICトレイを前記テストボードに搬送するトレイ搬送部と、を備え、前記パッドは、鉛直方向に伸縮可能な複数の押しピンが前記ヘッドの下面全体に敷き詰められることによって構成され、前記ICトレイは、前記ICパッケージの端子のピッチと同じピッチで設けられる複数の貫通孔と、前記ICパッケージが載置されるICパッケージ載置部と、を有する。前記貫通孔は、前記ICパッケージ載置部内で前記ICパッケージの前記端子が配置される位置に対応して設けられる。前記ICパッケージ載置部は、1つの前記ICパッケージの電気的なテストに使用される複数のテストピンが配置されるテストボードの領域に対応して設けられる。
図1は、第1の実施形態によるICトレイを有するテスト治具の構成の一例を模式的に示す図である。 図2は、第1の実施形態によるICトレイの構成の一例を示す図である。 図3は、ICパッケージを載置した状態のICトレイの一例を示す図である。 図4は、第1の実施形態によるICトレイをテスト治具でテストする様子を模式的に示す図である。 図5は、第1の実施形態によるICトレイの貫通孔の一例を模式的に示す断面図である。 図6は、第1の実施形態によるICトレイを有するテスト治具の構成の他の例を模式的に示す図である。 図7は、第2の実施形態によるICトレイの構成の一例を示す上面図である。 図8は、第2の実施形態によるICトレイを用いるテスト治具の構成の一部の一例を示す断面図である。 図9は、第3の実施形態によるICトレイを有するテスト治具の構成の一例を模式的に示す図である。 図10は、第3の実施形態によるICトレイの蓋の構成の一例を示す図である。 図11は、第4の実施形態によるICトレイの一例を模式的に示す上面図である。
以下に添付図面を参照して、実施形態にかかるICトレイおよびテスト治具を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
(第1の実施形態)
図1は、第1の実施形態によるICトレイを有するテスト治具の構成の一例を模式的に示す図である。テスト治具1は、テストボード10と、トレイ搬送部20と、ICトレイ30と、を備える。なお、以下では、テストボード10は水平面内に配置されるものとする。
テストボード10は、図示しない配線が配置された基板11を有する。基板11の上面111上には、支持台12が配置され、支持台12の所定の位置には、テストピン13が配置されている。この例では、支持台12は、テスト対象のICパッケージ70ごとに設けられる。支持台12のテストピン13は、テスト対象のICパッケージ70の端子71の位置に合わせて配置される。テストピン13として、例えばスプリングピンが用いられる。
それぞれのテストピン13は、図示しない配線および基板11の下面112側の電極パッド15を介して、テスタのテスタチャンネル16と接続されている。また、配線は、基板11の上面111上や基板11の内層を通して下面112の電極パッド15と接続されるように配置される。配線には、信号線、電源線、グラウンド線などが含まれる。各電極パッド15に接続されるテスタチャンネル16には、ICパッケージ70の種類ごとに定められたテストプログラムにしたがった信号および電力などが供給される。
基板11の上面111上の所定の位置には、ガイドピン14が設けられる。ガイドピン14は、テストボード10とトレイ搬送部20で搬送されるICトレイ30との間の位置合わせのために設けられる。ガイドピン14は、支持台12の周囲に設けられることが望ましい。
トレイ搬送部20は、ICパッケージ70が載置されたICトレイ30を掴み、テストボード10にICトレイ30を搬送して、テストピン13とICパッケージ70の端子71とを接触させる。トレイ搬送部20は、ハンドラともいわれる。
トレイ搬送部20は、ヘッド21と、パッド22と、把持部23と、を有する。ヘッド21は、パッド22を介してICトレイ30の上面と接触する。ICトレイ30にICパッケージ70が載置されている場合には、ICトレイ30およびICパッケージ70の上面とパッド22を介して接触する。ヘッド21は、鉛直方向および水平面内の各方向に移動可能に構成される。パッド22は、テスト時にICトレイ30に載置されたICパッケージ70の上面を抑える部材である。パッド22は、例えば弾性を有する材料によって構成される。
把持部23は、ヘッド21に接続され、ICトレイ30を把持する。この例では、把持部23は、ICトレイ30の上面がパッド22に接触した状態で、ICトレイ30の周縁部の下面側を保持する。把持部23は、ICトレイ30の下面側を保持する保持部231と、保持部231をヘッド21に支持させるアーム232と、を有する。アーム232は、保持部231を鉛直方向および水平方向に移動可能に構成される。ヘッド21と保持部231との間でICトレイ30が固定されるように、アーム232は、保持部231を固定する。
ICトレイ30は、複数のICパッケージ70を載置することが可能な部材である。図2は、第1の実施形態によるICトレイの構成の一例を示す図であり、(a)は上面図であり、(b)は(a)のA-A断面図である。ICトレイ30には、厚さ方向に貫通する貫通孔31が設けられる。この貫通孔31は、テスト対象のICパッケージ70の端子71の配置に合わせて設けられる。例えば、ICパッケージ70がBGA(Ball Grid Array)である場合には、端子71である半田ボールのピッチP1に合わせて貫通孔31が設けられる。
貫通孔31は、テストボード10の支持台12の位置に合わせて設けられる。図1の場合では、1つの支持台12で1つのICパッケージ70のテストが行われる。そのため、貫通孔31は、テストボード10の支持台12の位置に対応して設けられる。図2(a)の例では、ICトレイ30にはICパッケージ70が載置されるICパッケージ載置部35が設けられるが、ICパッケージ載置部35は、テストボード10の支持台12が配置される位置に対応している。つまり、ICトレイ30でのICパッケージ載置部35のピッチP2は、テストボード10での支持台12のピッチP2と等しい。そして、各ICパッケージ載置部35内に、ICパッケージ70の端子71が配置される位置に合わせて貫通孔31が設けられる。貫通孔31のピッチP1は、ICパッケージ70の端子71のピッチP1と同じである。貫通孔31の径は、テストピン13の径よりも大きければよい。貫通孔31の径は、ICパッケージ70の端子71が収まる大きさであることが望ましい。端子71が貫通孔31に収まることによって、ICパッケージ70がICトレイ30上に安定して載置されるようになる。
ICトレイ30の上面には、ICパッケージ載置部35を区画する突出部32が設けられる。隣接して配置される突出部32の対向する側面間のサイズであるICパッケージ載置部35の水平方向のサイズは、ICパッケージ70の水平方向のサイズと同じである。突出部32のICパッケージ載置部35側の側面には、段差が設けられ、その平坦部であるテラスがICパッケージ70の周縁部を支持する支持部321となる。支持部321の厚さ方向の位置は、端子71が貫通孔31に嵌り込むことができる位置とすることが望ましい。
図3は、ICパッケージを載置した状態のICトレイの一例を示す図であり、(a)は上面図であり、(b)は下面図である。図3では、見やすくするために、ICパッケージ70にハッチングを付している。図3に示されるように、ICパッケージ70をICトレイ30のICパッケージ載置部35に載置すると、ICパッケージ70の下面の周縁部が支持部321に支持される。そして、ICパッケージ70の下面に設けられるそれぞれの端子71は、貫通孔31に嵌り込む。
図2(b)に示されるように、突出部32の下面側には、テストボード10のガイドピン14に対応したガイド穴33が設けられる。ガイド穴33にガイドピン14が嵌り込むように、ガイド穴33の径は、ガイドピン14の径よりも僅かに大きく設定される。
ICトレイ30は、温度変化に対して変形しにくい硬質の材料によって構成される。例えば、ICトレイ30は、金属材料、セラミックス、樹脂材料などによって構成される。ICトレイ30が導電性材料によって構成される場合には、ICトレイ30の上面、下面および貫通孔31の内面は絶縁性材料でコーティングされる。
次に、このようなICトレイ30およびテスト治具1を用いたICパッケージのテスト方法について説明する。図4は、第1の実施形態によるICトレイをテスト治具でテストする様子を模式的に示す図である。まず、ICトレイ30のICパッケージ載置部35にICパッケージ70が載置される。すべてのICパッケージ載置部35にICパッケージ70が載置されてもよいし、ICパッケージ70が載置されないICパッケージ載置部35が存在してもよい。
ついで、ICパッケージ70が載置されたICトレイ30がトレイ搬送部20に支持される。例えば、パッド22を介してICトレイ30の上面にヘッド21を接触させた状態で、ICトレイ30の下面の周縁部を保持部231で下から掴む。
その後、トレイ搬送部20をテストボード10の位置まで搬送し、ICトレイ30の下面のガイド穴33の位置が、テストボード10上のガイドピン14の位置と重なるように位置合わせを行う。ガイドピン14とガイド穴33との位置合わせを行った後、トレイ搬送部20を下げる。図1に示されるように、ガイドピン14がガイド穴33に嵌り込む場合には、ICトレイ30の貫通孔31の位置と、テストボード10のテストピン13の位置とが一致し、テストボード10のテストピン13がICパッケージ70の端子71と接触する。
そして、図4に示されるように、端子71と接触している各テストピン13に所定の力がかかるようにトレイ搬送部20を下げる。この状態で、ICパッケージ70の電気的なテストが行われる。図1の例では、断面視上、2つの支持台12が配置されており、ICトレイ30には4つのICパッケージ70が載置されている。つまり、図中4つのICパッケージ70のうち左側の2つのICパッケージ70がテストされ、右側2つのICパッケージ70はテストされていない状態にある。
そこで、左側の2つのICパッケージ70のテストが終了した後、右側の2つのICパッケージ70のテストが実行されるように、トレイ搬送部20が搬送される。この場合、2個のICパッケージ70のサイズ分、ICトレイ30が移動するようにトレイ搬送部20が搬送される。そして、上記したように、右側の2つのICパッケージ70の周辺に配置されているガイド穴33をテストボード10のテストピン13の位置に一致させた後に、ICパッケージ70がテストピン13に押し付けられるように、トレイ搬送部20を下げる。
この状態で、ICパッケージ70のテストが行われる。その後、ICトレイ30に載置されたICパッケージ70のテストがすべて終了すると、ICトレイ30は所定の場所に搬送され、次のICパッケージ70が載置されたICトレイ30でのテストが実行される。
なお、上記した例では、ICトレイ30に設けられる貫通孔31の径は厚さ方向で一定であったが、一定の径でなくてもよい。図5は、第1の実施形態によるICトレイの貫通孔の一例を模式的に示す断面図である。図5(a)に示されるように、貫通孔31の径が、端子71が嵌る上面側から下面側に向かって径が小さくなるようにしてもよい。なお、ICトレイ30の上面は第1面に対応し、下面は第2面に対応している。これによって、貫通孔31でICパッケージ70の端子71を受け易くすることができる。また、端子71の大きさが変動したり、端子71が配置される位置のずれが生じたりしても、あそびを設けた分、貫通孔31で端子71を受けることができる。
あるいは、図5(b)に示されるように、貫通孔31の径が、ICトレイ30の厚さ方向中央部付近から上面側および下面側に向かって大きくなるようにしてもよい。このように下面側も貫通孔31の径を大きくすることで、挿入されるテストピン13に対してあそびを持たせることができる。
また、図1では、トレイ搬送部20のヘッド21は、パッド22を介してICトレイ30と接触する場合を例に挙げたが、実施形態がこれに限定されるわけではない。図6は、第1の実施形態によるICトレイを有するテスト治具の構成の他の例を模式的に示す図である。なお、図1と同一の構成要素には同一の符号を付して、その説明を省略する。
この例では、パッド22は、複数の押しピン221がヘッド21の下面全体に敷き詰められることによって構成される。押しピン221は、バネを有するピンであり、鉛直方向に伸縮可能である。ここでは、トレイ搬送部20で支持されるICパッケージ70が載置されたICトレイ30の上面の凹凸に合わせて縮む。このような構成によって、ICパッケージ70の仕様差などによってICトレイ30の上面に様々な凹凸がある場合、あるいはICパッケージ70が深い位置に収められる場合でも、ICパッケージ70の種類に依らず共通のパッド22でICパッケージ70を押さえることができる。
さらに、上記した説明では、テストボード10の支持台12の数よりも多いICパッケージ載置部35を有するICトレイ30について説明したが、テストボード10の支持台12の数と同じ数のICパッケージ載置部35を有するICトレイ30を用いることも可能である。
第1の実施形態では、テスト対象のICパッケージ70の端子71が配置される位置に対応して、ICトレイ30に貫通孔31を設けた。これによって、ICパッケージ70をICトレイ30に載置した後、ICトレイ30ごとテストボード10へと移動させ、ICトレイ30上のICパッケージ70の端子71とテストボード10のテストピン13とを接触させることができる。その結果、ICパッケージ70を1つ1つICソケットへと移動させてテストを行う方法に比して、ICパッケージ70のテストを簡易化することができる。また、ICトレイ30ごとテスト治具1に搬送することができるので、ICソケットにICパッケージ70を1つ1つ搬送する場合に比して、テスト時間を短縮することができる。さらに、ICトレイ30は、ICパッケージ70のサイズなどの仕様ごとではなく、ICパッケージ70の端子71が配置される位置およびピッチごとに設けられればよい。つまり、同じ配置される位置およびピッチの端子71を有する異なる種類のICパッケージ70を同じICトレイで搬送し、テストすることができる。さらにまた、貫通孔31をガイドとして端子71とテストピン13との位置合わせを行うことができる。
また、ICトレイ30のICパッケージ載置部35は、テストボード10の支持台12のピッチに合わせて設けられるので、テストボード10の支持台12の数と同じ数のICパッケージ70を同時にテストすることができる。
さらに、第1の実施形態では、テスト治具1は、テストボード10と、ICトレイ30と、ICトレイを掴んで搬送するトレイ搬送部20と、を備える。ICトレイ30は、テストボード10に設けられた支持台12のピッチに合わせて設けられるICパッケージ載置部35を有する。ICパッケージ載置部35には、ICパッケージ70の端子71の位置およびピッチに合わせて貫通孔31が設けられる。これによって、ICパッケージ70が載置されたICトレイ30ごとテストボード10に搬送し、テストすることができる。つまり、ICパッケージ70の仕様が異なっても、トレイ搬送部20との接続部品を共通化することができ、また接続部品の付け替え作業をなくすことができる。また、ICパッケージ70ごとにICソケットを使用する場合と比較して、ICパッケージ70のピッチを狭くすることができ、同時にテスト可能なICパッケージ70の数を増加させることができる。さらに、次のICパッケージ70のテストを行うための移動距離を短縮することができる。また、テスト終了後にICパッケージ70をICトレイ30単位で戻すことができ、ICソケットにそれぞれのICパッケージ70を搬送する場合に比して、テストに要する時間を短縮することができる。このように、ICパッケージ70を1つ1つICソケットへと移動させてテストを行う方法に比して、ICパッケージ70のテストを容易化するとともに、テストに要する時間を短縮化することができる。
(第2の実施形態)
第1の実施形態では、テストボードでのテスト対象の単位でICパッケージ載置部が設けられ、ICパッケージ載置部内にICパッケージの端子に合わせて貫通孔が設けられた。そのため、ICパッケージの端子の数およびピッチの組み合わせごとに、ICトレイを用意しなければならない。第2の実施形態では、端子のピッチが同じであれば、端子の数が異なるICパッケージで共用することができるICトレイとテスト治具について説明する。なお、第1の実施形態と同一の構成要素には同一の符号を付して、その説明を省略する。
図7は、第2の実施形態によるICトレイの構成の一例を示す上面図である。第2の実施形態によるICトレイ30Aの全面には、テスト対象のICパッケージの端子と同じピッチで貫通孔31が設けられている。また、第1の実施形態のように、ICパッケージ載置部35は設けられていない。そのため、例えば、図1で示されるサイズのICパッケージをテストする場合には、図7(a)に示されるように、ICパッケージが配置される位置37aを設定することによって、図2(a)の場合に比して密な状態でICパッケージをICトレイ30A上に載置することができる。
また、図7(b)に示されるように、1つのICトレイ30Aに、端子のピッチが同じでサイズの異なる複数種類のICパッケージが配置される位置37a~37dを設定することができる。配置される位置の大きさ、数はこれらに限定されない。
図8は、第2の実施形態によるICトレイを用いるテスト治具の構成の一部の一例を示す断面図である。ここでは、テスト治具1のテストボード10AおよびICトレイ30Aのみを示している。他の部分は、図1と同様である。
図8に示されるように、第2の実施形態のテストボード10Aでは、基板11の上面111に1つの支持台12Aが設けられる。支持台30Aは、例えば、ICトレイ30Aの貫通孔31が配置される領域以下の領域を含むように設けられる。一例として、支持台12Aは、ICトレイ30Aのすべての貫通孔31が配置される領域を含むように設けられてもよい。あるいは、他の例として、支持台12Aは、ICトレイ30Aの長辺方向と略同じサイズを有し、短辺方向ではICトレイ30Aよりも短いサイズを有する領域を含むように設けられてもよい。あるいは、支持台12Aは、ICトレイ30Aの長辺方向および短辺方向よりも短いサイズを有する領域を含むように設けられてもよい。これらの場合には、ガイド穴32が設けられないことが望ましい。ICトレイ30Aの貫通孔31の位置およびピッチに対応して、支持台12Aにはテストピン13が設けられる。第1の実施形態と同様に、各テストピン13には独立して配線が接続されており、各配線の他端には電極パッド15が接続される。電極パッド15は、テスタのテスタチャンネル16と接続される。また、支持台12Aの外周部の所定の位置には、ガイドピン14が設けられる。
第2の実施形態では、ICトレイ30Aは、平板状の構造を有している。上記したように、ICトレイ30Aには貫通孔31がテスト対象のICパッケージ70の端子71のピッチに合わせて配置されている。これは、端子71のピッチは同じであるがサイズなどの種類の異なる複数種類のICパッケージ70を同時に載置することができるようにするためである。また、ICトレイ30Aの周縁部の下面には、ガイド穴33が設けられる。ガイド穴33は、テストボード10AにICトレイ30Aを載置するときの位置合わせに使用される。
図7に示されるように、ICトレイ30Aには種類の異なるICパッケージが任意の位置に配置される。そのため、テスタチャンネル16を含む図示しないテスタは、ICトレイ30AでのICパッケージ70が配置される位置にしたがって、端子71に電力または信号が供給されるように設定されたプログラムを用いて、テストを実行する。
このようなテスト治具でのテスト方法は、第1の実施形態で説明したものと同様であるので、その説明を省略する。
第2の実施形態では、平板状のICトレイ30Aの所定の領域に、テスト対象のICパッケージの端子のピッチと同じピッチで貫通孔31を形成した。これによって、テストボード10の支持台12のピッチに依らず、ICトレイ30A上に最も密な形でテスト対象のICパッケージを載置した状態でのテストを行うことができる。
また、ICトレイ30Aに設けられた貫通孔31のピッチと同じピッチを有するICパッケージであれば、サイズすなわち種類が異なっても、ICトレイ30Aを共用することができ、また1つのICトレイ30Aに異なる種類のICパッケージを載置した状態でテストを行うことができる。
第2の実施形態のテスト治具では、基板11の上面111にICトレイ30Aのすべての貫通孔31を含むように支持台12Aを設け、支持台12Aに貫通孔31に対応してテストピン13を設けた。テストピン13と同じピッチの端子71を有するICパッケージであれば、サイズに依らずに、テストを実行することができる。例えば、ICトレイ30Aに載置された、サイズが異なる複数種類のICパッケージを同時にテストすることが可能になる。
また、ICトレイ30Aに密にICパッケージを載置した場合には、第1の実施形態の場合に比して、テストするICパッケージとICパッケージとの間の距離を短くすることができるので、テストボード10Aにおける配線長差を比較的短くすることができる。
(第3の実施形態)
第3の実施形態では、ICパッケージが載置されたICトレイ上に、他の同種ICトレイを重ねてICパッケージを搬送し、テストする場合について説明する。
図9は、第3の実施形態によるICトレイを有するテスト治具の構成の一例を模式的に示す図である。図10は、第3の実施形態によるICトレイの蓋の構成の一例を示す図であり、(a)は上面図であり、(b)は(a)のB-B断面図である。なお、第1の実施形態と同一の構成要素には、同一の符号を付してその説明を省略する。
第3の実施形態によるトレイ搬送部20Bは、上面側から蓋30Cを被せた状態のICトレイ30Bの側面を掴む構成を有する。トレイ搬送部20は、ヘッド21と、把持部23と、を有する。
把持部23は、保持部233と、アーム234と、を有する。把持部23は、ICトレイ30B上に重ねられた蓋30Cの上面がヘッド21およびアーム234に接触した状態で、重ねられたICトレイ30Bおよび蓋30Cの側面に接触して、ICトレイ30Bおよび蓋30Cを掴む。アーム234は、保持部233をヘッド21に支持させるとともに、ヘッド21と保持部233との間の領域でICトレイ30B上に被せられた蓋30Cの上面を押さえる。アーム234は、水平方向に移動可能な構成を有する。
第3の実施形態では、ICトレイ30Bは、蓋30Cを被せた状態でハンドラ装置のアームで搬送され、テストされる。ICトレイ30Bの構成は、図2で説明したものと略同様である。ただし、突出部32の上面の位置は、ICパッケージ70を載置したときに、ICパッケージ70の上面の位置以下となるように設定される。また、蓋30Cは、ICトレイ30Bと同じ構成を有する。図9および図10に示されるように、ICトレイ30Bの突出部32が蓋30Cのガイド穴33に嵌り込むように位置合わせをして、ICパッケージ70が載置されたICトレイ30Bの上面から、ICトレイ30Bと同じ構成を有する蓋30Cを被せることで、ICパッケージ70の上面を固定している。なお、第1の実施形態の場合とは異なり、図10に示されるように、ガイド穴33は、ICパッケージ載置部35を区画する突出部32の位置に対応して、突出部32の下面側に設けられる。ガイド穴33は、ICトレイ30Bの突出部32をはめ込むことができる大きさに設定される。ICトレイ30Bおよび蓋30Cの突出部32は、矩形状のICパッケージ載置部35を区切るように設けられるので、ガイド穴33は、溝状を有する。なお、ガイド穴33は溝状でなくてもよい。例えば突出部32の下面側の所定の位置に、円柱状または角柱状のガイド穴33を設けてもよい。
第3の実施形態のテスト治具でのICパッケージ70のテスト方法は、基本的に第1の実施形態で説明したものと同様である。以下では、第1の実施形態とは異なる部分について説明する。図9に示されるように、ICトレイ30BにICパッケージ70が載置されると、蓋30Cが被せられる。このとき、ICトレイ30Bの突出部32と蓋30Cのガイド穴33とを位置合わせして、蓋30CをICトレイ30Bの上面側に被せる。これによって、ICパッケージ70がICトレイ30Bと蓋30Cとによって固定される。その後、トレイ搬送部20Bは、蓋30Cが被せられたICトレイ30Bを把持部23で把持しながら、ICトレイ30Bをテストボード10上へと搬送する。
第3の実施形態では、ICパッケージ70が載置されたICトレイ30Bの上面に、ICパッケージ70の上面を押さえるように構成された蓋30Cを被せて、テストを行うようにした。これによって、テスト中に、ICトレイ30Bをテストボード10側に向かって押し込んだ場合でも、ICパッケージ70は上側に移動せず、ICパッケージ70の端子71とテストピン13との間の電気的接触を保つことができる。また、ICトレイ30の上面に凹凸がある場合に、図6に示されるような複数の押しピン221を有する複雑な構造のテスト治具1を用いなくても、図1に示されるような簡易なパッド22を有するテスト治具1を用いてテストを行うことが可能になる。
(第4の実施形態)
第1~第3の実施形態では、ICパッケージの端子がBGAである場合を例に挙げた。第4の実施形態では、ICパッケージの端子がQFP(Quad Flat Package)である場合を説明する。
図11は、第4の実施形態によるICトレイの一例を模式的に示す上面図である。ICトレイ30Dには、ICパッケージ載置部35が設けられ、ICパッケージ載置部35の周縁部に沿って貫通孔31が設けられる。貫通孔31は、ICパッケージ載置部35にICパッケージを載置したときの端子であるリードフレームの位置に対応して設けられる。なお、その他の構成は、第1の実施の形態で説明したものと同様であるので、説明を省略する。
また、テスト中に、テストピン13からの力によってリードフレームが浮き上がってしまうことを防止するために、第3の実施形態で説明したように、ICトレイ30Dにリードフレームを押さえることができる蓋を設けてもよい。
第4の実施形態によっても、第1および第3の実施形態と同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 テスト治具、10,10A テストボード、11 基板、12,12A 支持台、13 テストピン、14 ガイドピン、15 電極パッド、16 テスタチャンネル、20,20B トレイ搬送部、21 ヘッド、22 パッド、23 把持部、30,30A,30B,30D ICトレイ、30C 蓋、31 貫通孔、32 突出部、33 ガイド穴、35 ICパッケージ載置部、70 ICパッケージ、71 端子、111 上面、112 下面、221 押しピン、231,233 保持部、232,234 アーム、321 支持部。

Claims (7)

  1. テスト対象のICパッケージを載置可能なICトレイと、
    前記ICトレイに載置された前記ICパッケージの端子に接触可能なテストピンを有する支持台、および前記テストピンと配線を介して接続される電極パッドを有するテストボードと、
    前記ICパッケージが載置可能な前記ICトレイの第1面側にパッドを介して接触するヘッドを有し、前記第1面側に前記パッドが接触した状態で、前記ICトレイの第2面側を保持する保持部と、前記保持部を前記ヘッドに支持させるアームとによって前記ICトレイを把持し、前記ICトレイを前記テストボードに搬送するトレイ搬送部と、
    を備え、
    前記パッドは、鉛直方向に伸縮可能な複数の押しピンが前記ヘッドの下面全体に敷き詰められることによって構成され、
    前記ICトレイは、
    前記ICパッケージの端子のピッチと同じピッチで設けられる複数の貫通孔と、
    前記ICパッケージが載置されるICパッケージ載置部と、
    を有し、
    前記貫通孔は、前記ICパッケージ載置部内で前記ICパッケージの前記端子が配置される位置に対応して設けられ、
    前記テストボードの1つの前記ICパッケージの電気的なテストに使用される複数のテストピンは、前記ICパッケージ載置部に対応して設けられるテスト治具。
  2. テスト対象のICパッケージを載置可能なICトレイと、
    前記ICトレイに載置された前記ICパッケージの端子に接触可能なテストピンを有する支持台、および前記テストピンと配線を介して接続される電極パッドを有するテストボードと、
    前記ICパッケージが載置可能な前記ICトレイの第1面側にパッドを介して接触するヘッドを有し、前記第1面側に前記パッドが接触した状態で、前記ICトレイの第2面側を保持する保持部と、前記保持部を前記ヘッドに支持させるアームとによって前記ICトレイを把持し、前記ICトレイを前記テストボードに搬送するトレイ搬送部と、
    を備え、
    前記パッドは、鉛直方向に伸縮可能な複数の押しピンが前記ヘッドの下面全体に敷き詰められることによって構成され、
    前記ICトレイは、
    前記ICパッケージの端子のピッチと同じピッチで設けられる複数の貫通孔を有し、
    前記貫通孔は、前記ICトレイの周縁領域を除く全面に設けられるテスト治具。
  3. 前記ICパッケージは、前記端子が半田ボールであるBGAであり、
    前記貫通孔は、前記半田ボールが配置される位置に合わせて設けられる請求項1または2に記載のテスト治具。
  4. 前記ICパッケージは、前記端子がリードフレームであるQFPであり、
    前記貫通孔は、前記リードフレームが配置される位置に合わせて設けられる請求項1または2に記載のテスト治具。
  5. 前記貫通孔の径は、前記ICトレイの前記ICパッケージが載置可能な第1面から、前記第1面に対向する第2面まで一定である請求項1から4のいずれか1つに記載のテスト治具。
  6. 前記貫通孔の径は、前記ICトレイの前記ICパッケージが載置可能な第1面から、前記第1面に対向する第2面に向かって減少する請求項1から4のいずれか1つに記載のテスト治具。
  7. 前記貫通孔の径は、前記ICトレイの厚さ方向の中央付近から、前記ICトレイの前記ICパッケージが載置可能な第1面、および前記第1面に対向する第2面に向かって増加する請求項1から4のいずれか1つに記載のテスト治具。
JP2019041604A 2019-03-07 2019-03-07 テスト治具 Active JP7191735B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019041604A JP7191735B2 (ja) 2019-03-07 2019-03-07 テスト治具
US16/557,172 US11112452B2 (en) 2019-03-07 2019-08-30 IC tray and test jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019041604A JP7191735B2 (ja) 2019-03-07 2019-03-07 テスト治具

Publications (2)

Publication Number Publication Date
JP2020144039A JP2020144039A (ja) 2020-09-10
JP7191735B2 true JP7191735B2 (ja) 2022-12-19

Family

ID=72336311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019041604A Active JP7191735B2 (ja) 2019-03-07 2019-03-07 テスト治具

Country Status (2)

Country Link
US (1) US11112452B2 (ja)
JP (1) JP7191735B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220113097A (ko) * 2021-02-05 2022-08-12 (주)테크윙 전자부품 테스트용 핸들러

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159655A (ja) 1999-11-30 2001-06-12 Ando Electric Co Ltd Bga形icの接触方法およびキャリア
JP2003315409A (ja) 2002-04-19 2003-11-06 Fujitsu Ltd 半導体装置の位置決め装置及び試験装置用搬送装置
JP2004170337A (ja) 2002-11-22 2004-06-17 Kawasaki Microelectronics Kk Icパッケージトレイ、icテスト装置およびテスト方法
WO2009118855A1 (ja) 2008-03-27 2009-10-01 株式会社アドバンテスト ソケットガイド、ソケットユニット、電子部品試験装置およびソケットの温度制御方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547021Y2 (ja) * 1990-10-08 1997-09-03 株式会社アドバンテスト Ic試験装置
US5227717A (en) * 1991-12-03 1993-07-13 Sym-Tek Systems, Inc. Contact assembly for automatic test handler
JPH08304509A (ja) * 1995-04-28 1996-11-22 Advantest Corp 半導体試験装置
JPH0940068A (ja) 1995-07-27 1997-02-10 Hitachi Ltd 電子部品の試験搬送トレーおよび試験方法
JPH1098083A (ja) * 1996-09-19 1998-04-14 Hitachi Ltd 検査ソケットおよび電気特性検査装置
TW460903B (en) 1998-12-04 2001-10-21 Formfactor Inc An apparatus for transporting die
WO2002067000A1 (fr) * 2001-02-21 2002-08-29 Advantest Corporation Insert destine a un dispositif de test de composants electroniques
JP4694247B2 (ja) 2005-04-18 2011-06-08 株式会社リコー 半導体集積回路装置用収納トレイ
JP2011046408A (ja) 2009-08-26 2011-03-10 Yamaha Corp Icパッケージ用トレイ及びicパッケージの検査方法
US9638747B2 (en) * 2013-12-27 2017-05-02 Intel Corporation Placing integrated circuit devices using perturbation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001159655A (ja) 1999-11-30 2001-06-12 Ando Electric Co Ltd Bga形icの接触方法およびキャリア
JP2003315409A (ja) 2002-04-19 2003-11-06 Fujitsu Ltd 半導体装置の位置決め装置及び試験装置用搬送装置
JP2004170337A (ja) 2002-11-22 2004-06-17 Kawasaki Microelectronics Kk Icパッケージトレイ、icテスト装置およびテスト方法
WO2009118855A1 (ja) 2008-03-27 2009-10-01 株式会社アドバンテスト ソケットガイド、ソケットユニット、電子部品試験装置およびソケットの温度制御方法

Also Published As

Publication number Publication date
US11112452B2 (en) 2021-09-07
JP2020144039A (ja) 2020-09-10
US20200284833A1 (en) 2020-09-10

Similar Documents

Publication Publication Date Title
KR100394125B1 (ko) 집적 회로 패키지 테스트 장치 및 이를 이용한 집적 회로패키지 테스트 방법
TWI578001B (zh) 半導體元件對準插座單元以及含其之半導體元件測試裝置
KR20100017827A (ko) 전자부품 시험장치
WO2008013273A1 (fr) Support pour inspection
JP2007178132A (ja) 半導体検査装置および半導体検査方法
US20050036275A1 (en) Insert and electronic component handling apparatus comprising the same
JP7191735B2 (ja) テスト治具
JP4045687B2 (ja) Icデバイスのテスト用キャリアボード
WO2010007653A1 (ja) ソケットガイド、ソケット、プッシャおよび電子部品試験装置
KR20010052038A (ko) Bga 패키지를 테스트하기 위한 ic 테스트 장치
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
US9069014B2 (en) Wire probe assembly and forming process for die testing
US10634717B2 (en) Testing apparatus and testing method
KR20090124028A (ko) 확장부를 갖는 프로브 및 이를 이용한 프로브 결합 구조
KR101800952B1 (ko) 마이크로 콘택트 핀 어레이 조립체용 지그 및 이를 이용한 마이크로 콘택트 핀 어레이 조립체 제조방법
JP7267058B2 (ja) 検査装置
TWI763007B (zh) 測試治具及測試組件
JP7148017B2 (ja) 検査治具及びそれを備えた基板検査装置
JP5423627B2 (ja) 半導体装置の試験装置及び試験方法
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
JP2010266344A (ja) 半導体装置試験装置用搬送キャリア冶具
US6270357B1 (en) Mounting for high frequency device packages
KR100906345B1 (ko) 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법
US6433564B1 (en) BGA device positioner kit
KR100278766B1 (ko) 마이크로비지에이(μBGA)타입소자용캐리어모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221207

R150 Certificate of patent or registration of utility model

Ref document number: 7191735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150