KR19990042531A - 반도체 패키지용 트레이 - Google Patents

Abstract

본 발명은 반도체 패키지용 트레이에 관한 것으로, 트레이의 높이를 반도체 패키지, 예를 들어 PGA 패키지의 높이 보다 높게 형성하고 트레이의 하부면에 트레이 보강용 리브를 형성하여 PGA 패키지 히트싱크 스투드와 PGA 패키지 배면이 서로 접촉되어 크랙이 발생되는 것을 방지하고 트레이에 가해지는 외력에 의해서 트레이가 파손되는 것을 방지할 수 있다.

또한, 포켓의 하부 소정영역에 PGA 반도체 패키지를 지지하는 반도체 패키지 지지대를 형성함으로써 PGA 패키지의 핀 외관검사를 용이하게 하여 작업시간을 단축할 수 있다.

Description

반도체 패키지용 트레이

본 발명은 반도체 패키지용 트레이 구조에 관한 것으로, 더욱 상세하게는 히트싱크 스투드(heat sink stud)가 형성된 PGA(Pin Grid Array) 패키지가 담겨지는 트레이 구조를 개선하여 PGA 패키지의 신뢰성을 향상시키고 트레이가 파손되는 것을 방지한 반도체 패키지용 트레이에 관한 것이다.

일반적으로 패키지조립공정에서는 크기가 작은 반도체 패키지들을 다른 공정으로 이송하거나 포장할 때 정전기방지 재질로 이루어진 튜브(tube) 또는 트레이(tray)에 반도체 패키지를 일정 수량만큼 투입한다. 이는 외부에 노출된 반도체 패키지들이 정전기에 의해 손상되는 것을 보호함과 아울러 반도체 패키지들의 보관 또는 이송의 편리성을 추구하기 위함이다. 여기서, 튜브는 주로 홀삽입형 패키지용에 적용되고, 상기 트레이는 주로 표면실장형 패키지용에 적용되고 있다.

한편, 표면실장형 패키지, 예를 들어 PGA 패키지가 담겨지는 트레이의 경우 높이가 PGA 패키지와 높이가 같거나 약간 얇은 12.1㎜이기 때문에 트레이를 복수개 적층시켜 다음 공정이 진행되는 장소로 트레이를 이송하거나 포장한다.

그러나, 이와 같이 트레이를 복수개 적층하거나 트레이를 포장할 반도체 패키지 및 트레이가 손상되는 문제점이 발생된다.

첫 번째는 벨트를 이용하여 적층된 트레이를 포장할 경우 벨트에서 순간적으로 가해지는 외압에 의해서 트레이가 소정방향으로 휘거나 트레이의 에지부분이 깨져 트레이가 손상되는 문제점이 있었다.

두 번째는 표면실장형 패키지 중 히트싱크 스투드를 갖는 PGA 패키지가 담겨지는 트레이의 경우 PGA 패키지의 높이(PGA 패키지 배면에서 히트싱크 스투드 상부면까지)보다 트레이의 높이가 낮거나 같기 때문에 히트싱크 스투드가 PGA 패키지의 배면과 접촉되어 PGA 패키지에 크랙이 발생되는 문제점이 있었다.

이를 방지하기 위한 방안으로 PGA 패키지가 담겨진 트레이 위에 빈 트레이를 올려놓고 빈 트레이를 위에 다시 PGA 패키지가 담겨진 트레이를 올려놓았다. 하지만, 이와 같은 방식으로 트레이를 적층할 경우 트레이 적층 개수에 비해 운반되는 PGA 패키지 양이 작으며 트레이가 낭비되는 문제점이 있었다.

또한, PGA 패키지의 배면에 존재하는 핀의 외관검사할 경우 트레이의 포켓에 끼워진 PGA 패키지를 포켓에서 꺼낸 후 PGA 패키지의 배면이 노출되도록 PGA 패키지를 뒤집어서 다시 포켓에 끼운 후 외관검사를 해야하는 번거로움이 있어 작업 시간이 증가되는 문제점이 있었다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 감안하여 안출된 것으로써, 트레이의 높이를 트레이에 저장되는 반도체 패키지 높이보다 높게 형성하고 트레이에 보강용 리브를 형성하며 트레이의 포켓 하부 소정영역에 PGA 패키지 지지부를 형성하여 트레이 및 반도체 패키지가 파손되는 것을 방지하고 반도체 패키지의 외관검사 시간을 절감한 반도체 패키지용 트레이를 제공하는데 있다.

도 1a는 본 발명에 의한 트레이의 상부 구조를 나타낸 사시도이고,

도 1b는 본 발명에 의한 트레이의 하부면 구조를 나타낸 사시도이다.

도 2는 도 1a를 A-A'선으로 절단한 단면도이다.

도 3a는 본 발명에 의한 트레이가 정상적으로 적층된 구조를 설명하기 위한 단면도이고,

도 3b는 본 발명에 의한 트레이가 뒤집어져 있는 상태를 설명하기 위한 단면도이다.

이와 같은 목적을 달성하기 위한 트레이는 상부면과 소정깊이 만큼의 단턱이 형성되어 있고 외측면을 따라 형성된 트레이 지지부와, 일정간격으로 배열되어 있고 상기 상부면에서 하부면까지 관통되어 있으며 반도체 패키지를 지지하기 위해서 상기 상부면과 소정깊이 만큼의 단턱이 형성된 제 1 패키지 지지대와, 상기 하부면과 소정깊이 만큼의 단턱이 형성된 제 2 패키지 지지대가 구비된 복수개의 포켓과, 강도를 보강하기 하기 위해서 상기 포켓과 상기 포켓 사이에 형성된 리브를 포함한다.

바람직하게 상기 트레이의 높이는 상기 포켓에 놓이는 상기 반도체 패키지의 높이보다 높은 것으로 그 높이는 약 14㎜이다.

바람직하게, 상기 리브는 상기 트레이의 하부면에 형성되고 상기 트레이의 횡방향을 따라 형성된 횡방향 리브와 상기 트레이의 종방향을 따라 형성된 상기 종방향 리브로 구성되어 있다.

바람직하게, 상기 횡방향 리브는 2열로 형성되어 있고 상기 종방향 리브는 3열로 형성되어 있다.

이하, 본 발명에 의한 PGA 패키지용 트레이 구조를 첨부된 도면 도 1내지 도 3을 참조하여 설명하면 다음과 같다.

도 1a는 본 발명에 의한 트레이의 상부 구조를 나타낸 사시도이고, 도 1b는 본 발명에 의한 트레이의 하부면 구조를 나타낸 사시도이며, 도 2는 도 1a를 A-A'선으로 절단한 단면도이다. 또한, 도 3a는 본 발명에 의한 트레이가 정상적으로 적층된 구조를 설명하기 위한 단면도이고, 도 3b는 본 발명에 의한 트레이가 뒤집어져 있는 상태를 설명하기 위한 단면도이다.

트레이(100)의 상부(110)에는 도 2에 도시된 바와 같이 트레이(100)를 복수개 적층하였을 때 상부에 적층된 트레이(100)를 지지해주는 트레이 지지부(113)와, 도 3a 및 도 3b에 도시된 바와 같이 상부면에 히트싱크 스투드(210)가 존재하고 하부면에 핀(220)이 형성된 PGA 패키지(200)가 끼워지는 포켓(120)과, 트레이(100)의 중량을 감소시키기 위해 포켓(120)과 포켓(120') 사이에 홈(115)이 형성되어 있다.

트레이 지지부(113)는 도 2에 도시된 바와 같이 상부면(110)과 소정깊이 만큼 단턱이 형성되어 있고 트레이(100)의 외측면을 따라 형성되어 있다.

포켓(120)은 PGA 패키지(200)의 히트싱크 스투드(210)와 핀(220)으로 인해 트레이(100)의 상부면(110)에서 하부면(130)까지 관통된 것으로, 트레이(100)의 횡방향에는 4개의 포켓(120)이 일정간격으로 배열되고 트레이(100)의 종방향에는 2개의 포켓(120)이 일정간격으로 배열되어 있다. 포켓(120)의 내측면에는 소정면적을 갖는 2개의 패키지 지지대(123)(125)가 형성되어 PGA 패키지(200)의 가장자리면을 지지해 준다. 여기서, 제 1 패키지 지지대(123)는 트레이(100)의 상부면(100)과 ℓ만큼의 단턱이 형성되어 있어 핀(220)이 형성되어 있는 PGA 패키지(200)의 하부면을 지지한다. 또한, 제 2 패키지 지지대(125)는 트레이(100) 하부면(130)과 ℓ'만큼의 단턱이 형성되어 있어 트레이(100)를 뒤집었을 때 히트싱크 스투드(220)가 형성되어 있는 PGA 패키지(200)의 상부면을 지지한다. 바람직하게 ℓ의 길이는 3.55㎜이고, ℓ'의 길이는 1㎜이며, ℓ과 ℓ' 사이의 길이는 8.95㎜이다.

트레이의 하부면에는 도 1b에 도시된 바와 같이 트레이(100)를 보강하기 위해 횡방향 리브(140)와 종방향 리브(150)가 형성되어 있다. 횡방향 리브(140)는 트레이(100)의 횡방향으로 배열된 4개의 포켓(120) 사이에 형성되어 포켓(120)의 중앙부분을 연결하고 있으며 바람직하게는 횡방향 리브(140)는 2열로 구성되어 있다. 또한, 종방향 리브(150)는 트레이(100)의 종방향으로 배열된 2개의 포켓(120) 사이에 형성되어 포켓(120)의 중앙부분을 연결하고 있으며 바람직하게는 종방향 리브(150)는 3열로 구성되어 있다.

한편, 이와 같이 구성된 트레이(100)는 PGA 패키지(200)의 높이보다 높게 형성되어 있는데, 트레이(100)의 높이는 바람직하게 14㎜이다. 이 높이로 트레이(100)를 제작하면 도 3a에 도시된 바와 같이 트레이(100)를 복수개 적층하였을 경우 최하부에 위치해 있는 트레이(100a)의 포켓(120)에 담겨진 PGA 패키지(200)의 히트싱크 스투드(210)가 최하부에 위치한 트레이(100a)에 위에 적층된 다른 트레이(100b)의 포켓(120)에 담겨진 PGA 패키지(200)의 배면과 접촉되는 것을 방지할 수 있다.

이상에서 설명한 트레이의 작용을 도 3a 및 도 3b를 참조하여 설명하면 다음과 같다.

먼저, 트레이(100)의 포켓(120)에 낱개의 PGA 패키지(200)를 담는데, PGA 패키지(200)의 핀(220)은 트레이(100)의 하부방향에, PGA 패키지(200)의 히트싱크 스투드(210)는 트레이(100)의 상부방향에 위치하도록 포켓(120)에 넣는다. 이때, 포켓(120)에 PGA 패키지(200)가 놓여지면 포켓(120)의 상부에 위치한 제 1 패키지 지지대(123)가 PGA 패키지(200)의 배면 가장자리를 지지한다.

이와 같이 트레이(100)의 포켓(120)에 PGA 패키지(200)가 놓여지면 트레이(100)를 다음 조립공정이 진행되는 장소로 이송하거나 포장하기 위해서 도 3a에 도시된 바와 같이 복수개의 트레이(100a)(100b)를 적층한다. 이때, 최상부에는 PGA 패키지(200)가 담겨져 있지 않은 빈 트레이(100c)를 적층한다.

빈 트레이(100c)를 최상부에 적층시키는 이유는 도 3b에 도시된 바와 같이 PGA 패키지(200)의 핀(220)을 외관검사하기 하기 위해서 적층된 트레이(100a)(100b)(100c)를 뒤집을 경우 빈 트레이(100c)의 하부에 위치한 트레이(100b)에서 PGA 패키지(200)가 트레이(100b)의 포켓(120)에서 외부로 떨어지는 것을 방지하기 위해서 이다.

도 3b에 도시된 바와 같이 PGA 패키지(200)의 핀(220)을 외관검사하기 위해서 적층된 트레이(100a)(100b)(100c)를 뒤집었을 때 빈 트레이(100c)가 최하부에 위치하게 되고, 빈 트레이(100c) 위에 놓인 트레이(100b)의 포켓(120)에서 PGA 패키지(200)가 빠져 빈 트레이(100c)의 포켓(120) 하부에 형성되어 있는 제 2 패키지 지지대(125)에 놓인다. 따라서, PGA 패키지(200)의 핀(220)이 상부로 노출되기 때문에 작업자는 쉽게 핀(220)의 외관검사를 할 수 있다.

한편, 트레이(100)의 포장 중 벨트(미도시)를 이용하여 적층된 트레이(100a)(100b)를 묶는 벤딩 공정을 진행할 경우 벨트에서 순간적으로 가해지는 외압을 트레이(100)의 하부면(130)에 형성되어 있는 횡방향 리브(140)와 종방향 리브(150)가 분산하기 때문에 트레이(100)가 휘어지는 것을 방지할 수 있다.

이상에서 설명한 바와 같이 본 발명은 트레이의 높이를 반도체 패키지, 예를 들어 PGA 패키지의 높이 보다 높게 형성하고 트레이의 하부면에 트레이 보강용 리브를 형성하여 PGA 패키지 히트싱크 스투드와 PGA 패키지 배면이 서로 접촉되어 크랙이 발생되는 것을 방지하고 트레이에 가해지는 외력에 의해서 트레이가 파손되는 것을 방지할 수 있는 효과가 있다.

또한, 포켓의 하부 소정영역에 PGA 반도체 패키지를 지지하는 반도체 패키지 지지대를 형성함으로써 PGA 패키지의 핀 외관검사를 용이하게 하여 작업시간을 단축할 수 있는 효과가 있다.

Claims (7)

1. 상부면과 소정깊이 만큼 단턱이 형성되어 있고 외측면을 따라 형성된 트레이 지지부와;

   일정간격으로 배열되어 있고 상기 상부면에서 하부면까지 관통되어 있으며 반도체 패키지를 지지하기 위해서 상기 상부면과 소정깊이 만큼의 단턱이 형성된 제 1 패키지 지지대와, 상기 하부면과 소정깊이 만큼의 단턱이 형성된 제 2 패키지 지지대가 구비된 복수개의 포켓과;

   강도를 보강하기 하기 위해서 상기 포켓과 상기 포켓 사이에 형성된 리브를 포함하는 것을 특징으로 하는 반도체 패키지용 트레이.
2. 제 1 항에 있어서, 상기 트레이의 높이는 상기 포켓에 놓이는 상기 반도체 패키지의 높이보다 높은 것을 특징으로 하는 반도체 패키지용 트레이.
3. 제 1 항에 있어서, 상기 반도체 패키지는 일면에 히트싱크 스투드가 형성되어 있고 타면에 핀이 형성된 PGA 패키지인 것을 특징으로 하는 반도체 패키지용 트레이.
4. 제 2 항 또는 제 3 항에 있어서, 상기 트레이의 높이는 약 14㎜인 것을 특징으로 하는 반도체 패키지용 트레이.
5. 제 1 항에 있어서, 상기 제 1 패키지 지지대는 상기 상부면에서 약 3.55㎜들어간 지점에 형성되어 있고, 상기 제 2 패키지 지지대는 상기 하부면에서 약 1㎜들어간 지점에 형성되어 있는 것을 특징으로 하는 반도체 패키지용 트레이.
6. 제 1 항에 있어서, 상기 리브는 상기 트레이의 하부면에 형성되고 상기 트레이의 횡방향을 따라 형성된 횡방향 리브와 상기 트레이의 종방향을 따라 형성된 상기 종방향 리브로 구성된 것을 특징으로 하는 반도체 패키지용 트레이.
7. 제 6 항에 있어서, 상기 횡방향 리브는 2열로 형성되어 있고 상기 종방향 리브는 3열로 형성된 것을 특징으로 하는 반도체 패키지용 트레이.