JP2012043914A - 収容トレイ及び基板のハンドリング方法 - Google Patents

収容トレイ及び基板のハンドリング方法 Download PDF

Info

Publication number
JP2012043914A
JP2012043914A JP2010182712A JP2010182712A JP2012043914A JP 2012043914 A JP2012043914 A JP 2012043914A JP 2010182712 A JP2010182712 A JP 2010182712A JP 2010182712 A JP2010182712 A JP 2010182712A JP 2012043914 A JP2012043914 A JP 2012043914A
Authority
JP
Japan
Prior art keywords
chip
chips
substrate
tray
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010182712A
Other languages
English (en)
Other versions
JP5679735B2 (ja
Inventor
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2010182712A priority Critical patent/JP5679735B2/ja
Publication of JP2012043914A publication Critical patent/JP2012043914A/ja
Application granted granted Critical
Publication of JP5679735B2 publication Critical patent/JP5679735B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Packaging Frangible Articles (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】 複数のチップを収容し易い収容トレイを提供することである。
【解決手段】 分割予定ラインに沿って基板を分割して形成された複数のチップを収容するための収容トレイであって、該基板を収容可能な大きさの凹部からなるチップ収容部と、該チップ収容部を囲繞する側壁と、該チップ収容部内に配設された複数のチップが接着される接着面を有する粘着材と、を具備したことを特徴とする。
【選択図】図4

Description

本発明は、分割予定ラインに沿って基板を分割して形成された複数のチップをまとめて収容する収容トレイ及び該収容トレイを用いた基板のハンドリング方法に関する。
半導体デバイスの製造プロセスでは、シリコンやGaAs等のウエーハの表面に複数の分割予定ラインが格子状に形成され、分割予定ラインで区画された各領域にICやLSI等の回路素子が形成される。回路素子が形成されたウエーハはその裏面が研削装置で研削されて所定の厚みへと薄化された後、切削装置で分割予定ラインに沿って切削され個々の半導体チップへと個片化される。
個片化された個々の半導体チップは、リードフレームにマウントされてボンディングされ、切削装置でこのリードフレームを分割予定ラインに沿って分割することで、個々の半導体デバイスが製造される。
ウエーハを分割することで形成される半導体チップやリードフレーム等の基板を分割することで形成される半導体デバイス(チップ)を収容する収容トレイとして、従来から例えば特開昭60−109217号公報に開示されるような収容トレイが広く利用されている。
従来の収容トレイは、例えば樹脂製の板状の本体に半導体チップや半導体デバイス等のチップを収容するのに十分なサイズの開口を有する窪みが形成されており、この窪み内にそれぞれチップが収容される。
特開昭60−109217号公報
ところが、従来の収容トレイの各窪み中に一つずつチップを収容するのは非常に手間がかかる上、窪み内に収容されたチップやパッケージは外に飛び出し易いという問題がある。
本発明はこのような点に鑑みてなされたものであり、その目的とするところは、チップやパッケージを収容し易い収容トレイを提供することである。
請求項1記載の発明によると、分割予定ラインに沿って基板を分割して形成された複数のチップを収容するための収容トレイであって、該基板を収容可能な大きさの凹部からなるチップ収容部と、該チップ収容部を囲繞する側壁と、該チップ収容部内に配設された複数のチップが接着される接着面を有する粘着材と、を具備したことを特徴とする収容トレイが提供される。
請求項2記載の発明によると、複数の分割予定ラインが形成された基板をハンドリングする基板のハンドリング方法であって、該分割予定ラインに沿って該基板を分割して複数のチップを形成する分割ステップと、該基板を収容する大きさのチップ収容部を有する収容トレイの該チップ収容部に配設された粘着材の接着面を、該分割ステップで分割された複数のチップに押圧して複数のチップをまとめて該粘着材の接着面に接着する一括接着ステップと、複数のチップがチップ収容部内に接着された該収容トレイを搬送する搬送ステップと、を具備したことを特徴とする基板のハンドリング方法が提供される。
本発明の収容トレイは、凹部からなるチップ収容部内に接着面を有する粘着材が配設されているため、複数のチップを接着面に対して押圧することで複数のチップを一度に接着して収容トレイ内に収容することができ、チップが収容し易く且つ飛び出しにくいという効果がある。
また、チップ収容部には隔壁がないため、如何なるサイズのチップも収容可能であり、汎用性が高い。接着面は粘着材からなるため、チップ収容部に収容されたチップが動いて他のチップと接触してチップの外周に欠けを生じたり、チップがチップ収容部から飛び出して破損してしまうことがない。
パッケージ基板の斜視図である。 収容トレイの斜視図である。 複数のチップを収容トレイ内に収容する様子を示す斜視図である。 収容トレイ内に複数のチップを収容した状態の断面図である。
以下、本発明の実施形態を図面を参照して詳細に説明する。図1を参照すると、複数の半導体チップをフレーム基板4に搭載した状態のパッケージ基板2の斜視図が示されている。パッケージ基板2は、複数の半導体チップをリードフレーム等のフレーム基板4にマウントしてボンディングし、各半導体チップを樹脂で封止して構成されている。
各半導体チップの電極はそれぞれ複数のバンプ8に接続されている。パッケージ基板2の表面には格子状に複数の分割予定ライン10が形成されており、分割予定ライン10によって区画された各領域に半導体チップが搭載されている。
このようなパッケージ基板2は、切削装置によって分割予定ライン10が切削されて個々のチップ(半導体デバイス)6に分割される。パッケージ基板2の分割に際し、パッケージ基板2は各チップ6に対応した吸引穴を有する固定治具上に搭載され、固定治具が切削装置の吸引テーブル上に搭載されて、パッケージ基板2の分割予定ライン10に沿った切削が実施され、パッケージ基板2が個々のチップ6に分割される。
図2を参照すると、本発明実施形態に係る収容トレイ12の斜視図が示されている。収容トレイ12は凹部からなるチップ収容部14を有しており、チップ収容部14はパッケージ基板12のサイズよりも僅かばかり大きいサイズに形成されており、パッケージ基板2の個片化されたチップ6の全てを一度に収容できるように設定されている。
チップ収容部14の周囲は側壁16により囲繞されている。チップ収容部14には接着面18aを有する粘着材18が配設されている。粘着材18は、例えばフレックスキャリア株式会社製のユー・エム・アイ(登録商標)から構成され、例えば両面テープによりチップ収容部14に貼着されている。
図3を参照すると、パッケージ基板2を切削して固片に分割された複数のチップ6を収容トレイ12内に一度に収容する様子の斜視図が示されている。パッケージ基板2は各チップ6に対応した位置に吸引穴を有する固定治具20上に搭載され、固定治具20が切削装置の吸引テーブル22上に搭載されて、パッケージ基板2の分割予定ライン10に沿った切削が実施されて、パッケージ基板2が個々のチップ6に分割される。
このように個々のチップ6に分割されたパッケージ基板2上に収容トレイ12を反転して押圧する。これにより、各チップ6が図4に示すように、チップ収容部14の粘着材18の接着面18aに接着される。
このように複数のチップ6を収容トレイ12に収容した状態で、収容トレイ12を次工程へ搬送する。各チップ6が粘着材18に接着されているため、搬送時にチップ収容部14に収容されたチップ6が動いて他のチップと接触してチップの外周に欠けを生じたり、チップ6が収容部14から飛び出して破損してしまうことが防止される。
上述した実施形態の収容トレイ12は、複数のチップ6を接着する接着面を有する粘着材18が配設されたチップ収容部14を備えているため、個々のチップ6に分割されたパッケージ基板2をチップ収容部14に押圧することで、複数のチップ6を一度に粘着材18に接着して収容することができ、チップ6をまとめて収容し易いという効果がある。
上述した実施形態では、パッケージ基板2を分割したチップ6を収容トレイ12のチップ収容部14内に収容しているが、収容トレイ12のチップ収容部14内にはウエーハを切削して個片化したチップを収容するようにしてもよい。
2 パッケージ基板
4 フレーム基板
6 チップ
8 バンプ
10 分割予定ライン
12 収容トレイ
14 チップ収容部
16 側壁
18 粘着材
18a 接着面
20 固定治具
22 吸引テーブル

Claims (2)

  1. 分割予定ラインに沿って基板を分割して形成された複数のチップを収容するための収容トレイであって、
    該基板を収容可能な大きさの凹部からなるチップ収容部と、
    該チップ収容部を囲繞する側壁と、
    該チップ収容部内に配設された複数のチップが接着される接着面を有する粘着材と、
    を具備したことを特徴とする収容トレイ。
  2. 複数の分割予定ラインが形成された基板をハンドリングする基板のハンドリング方法であって、
    該分割予定ラインに沿って該基板を分割して複数のチップを形成する分割ステップと、
    該基板を収容する大きさのチップ収容部を有する収容トレイの該チップ収容部に配設された粘着材の接着面を、該分割ステップで分割された複数のチップに押圧して複数のチップをまとめて該粘着材の接着面に接着する一括接着ステップと、
    複数のチップがチップ収容部内に接着された該収容トレイを搬送する搬送ステップと、
    を具備したことを特徴とする基板のハンドリング方法。
JP2010182712A 2010-08-18 2010-08-18 パッケージ基板のハンドリング方法 Active JP5679735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010182712A JP5679735B2 (ja) 2010-08-18 2010-08-18 パッケージ基板のハンドリング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010182712A JP5679735B2 (ja) 2010-08-18 2010-08-18 パッケージ基板のハンドリング方法

Publications (2)

Publication Number Publication Date
JP2012043914A true JP2012043914A (ja) 2012-03-01
JP5679735B2 JP5679735B2 (ja) 2015-03-04

Family

ID=45899901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182712A Active JP5679735B2 (ja) 2010-08-18 2010-08-18 パッケージ基板のハンドリング方法

Country Status (1)

Country Link
JP (1) JP5679735B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033882A (ja) * 2011-08-03 2013-02-14 Disco Abrasive Syst Ltd パッケージ基板分割装置
KR20140050935A (ko) * 2012-10-22 2014-04-30 삼성전자주식회사 캐비티를 갖는 웨이퍼 캐리어
JP2017117913A (ja) * 2015-12-24 2017-06-29 株式会社ディスコ チップ収容トレイ
JP2020155738A (ja) * 2019-03-22 2020-09-24 株式会社ディスコ 収容トレイ及び加工装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267356A (ja) * 1991-02-22 1992-09-22 Nec Corp 半導体素子搬送容器
JP2001085449A (ja) * 1999-09-10 2001-03-30 Disco Abrasive Syst Ltd Csp基板保持部材及び該csp基板保持部材が載置されるcsp基板用テーブル
JP2002076096A (ja) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd 半導体素子のピックアップ方法
JP2003133708A (ja) * 2001-10-30 2003-05-09 Sony Corp 電子部品及びその転写方法、回路基板及びその製造方法、並びに表示装置及びその製造方法
JP2006069633A (ja) * 2004-09-03 2006-03-16 Cstec Kk トレイ
JP2006298397A (ja) * 2005-04-18 2006-11-02 Ricoh Co Ltd 半導体集積回路装置用収納トレイ
JP2007184465A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 半導体チップトレイ
JP2007273546A (ja) * 2006-03-30 2007-10-18 Disco Abrasive Syst Ltd 半導体パッケージ用治具および半導体パッケージ収納方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04267356A (ja) * 1991-02-22 1992-09-22 Nec Corp 半導体素子搬送容器
JP2001085449A (ja) * 1999-09-10 2001-03-30 Disco Abrasive Syst Ltd Csp基板保持部材及び該csp基板保持部材が載置されるcsp基板用テーブル
JP2002076096A (ja) * 2000-08-29 2002-03-15 Disco Abrasive Syst Ltd 半導体素子のピックアップ方法
JP2003133708A (ja) * 2001-10-30 2003-05-09 Sony Corp 電子部品及びその転写方法、回路基板及びその製造方法、並びに表示装置及びその製造方法
JP2006069633A (ja) * 2004-09-03 2006-03-16 Cstec Kk トレイ
JP2006298397A (ja) * 2005-04-18 2006-11-02 Ricoh Co Ltd 半導体集積回路装置用収納トレイ
JP2007184465A (ja) * 2006-01-10 2007-07-19 Renesas Technology Corp 半導体チップトレイ
JP2007273546A (ja) * 2006-03-30 2007-10-18 Disco Abrasive Syst Ltd 半導体パッケージ用治具および半導体パッケージ収納方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013033882A (ja) * 2011-08-03 2013-02-14 Disco Abrasive Syst Ltd パッケージ基板分割装置
KR20140050935A (ko) * 2012-10-22 2014-04-30 삼성전자주식회사 캐비티를 갖는 웨이퍼 캐리어
KR102043378B1 (ko) 2012-10-22 2019-11-12 삼성전자주식회사 캐비티를 갖는 웨이퍼 캐리어
JP2017117913A (ja) * 2015-12-24 2017-06-29 株式会社ディスコ チップ収容トレイ
JP2020155738A (ja) * 2019-03-22 2020-09-24 株式会社ディスコ 収容トレイ及び加工装置
JP7285669B2 (ja) 2019-03-22 2023-06-02 株式会社ディスコ 加工装置

Also Published As

Publication number Publication date
JP5679735B2 (ja) 2015-03-04

Similar Documents

Publication Publication Date Title
JP4299721B2 (ja) 半導体装置の搬送方法および半導体装置の製造方法
JP5679735B2 (ja) パッケージ基板のハンドリング方法
JP2012114265A (ja) 半導体ウェーハ用保持具及び半導体ウェーハの取り扱い方法
JP2007184465A (ja) 半導体チップトレイ
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
KR20170061816A (ko) 계단식 에지를 가지는 몰딩된 스택 다이를 포함한 반도체 패키지
JP4828574B2 (ja) 半導体装置の搬送方法
US9038264B2 (en) Non-uniform vacuum profile die attach tip
US9515048B2 (en) Method for fabricating an interposer
US9462694B2 (en) Spacer layer for embedding semiconductor die
JP4540308B2 (ja) 半導体装置の搬送方法
US11581207B2 (en) Transport system
US20190189494A1 (en) Package structure and manufacturing method thereof
JP2008159893A (ja) 半導体装置の製造方法及びそれに用いられる収納用治具
US20090155981A1 (en) Method and apparatus for singulating integrated circuit chips
JP2002145380A (ja) ウエハー梱包方法
JPH1159725A (ja) 電子部品搬送テープおよび電子部品の収容方法
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
JPH10261701A (ja) 薄板形状の半導体装置の包装用部材及び包装方法
JP2009094538A (ja) 半導体装置の搬送方法および半導体装置の製造方法
CN110902142B (zh) 半导体晶片载具及包装方法
JP2584668B2 (ja) 半導体装置の製造方法
JP5509170B2 (ja) マルチチップ積層体の製造方法
JP5191305B2 (ja) ウェーハの輸送容器
JP2012041056A (ja) 収容トレイ及びパッケージ基板のハンドリング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5679735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250