KR950010105B1 - 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 - Google Patents
반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 Download PDFInfo
- Publication number
- KR950010105B1 KR950010105B1 KR1019920013751A KR920013751A KR950010105B1 KR 950010105 B1 KR950010105 B1 KR 950010105B1 KR 1019920013751 A KR1019920013751 A KR 1019920013751A KR 920013751 A KR920013751 A KR 920013751A KR 950010105 B1 KR950010105 B1 KR 950010105B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor package
- mounting
- tray
- vertical surface
- groove
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Packaging Frangible Articles (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 수평 표면 실장형 반도체 패키지의 사시도 및 트레이의 단면도.
제2도는 수직표면 실장 반도체 패키지의 평면도.
제3도는 이 발명에 따른 반도체 패키지 탑재용 트레이의 단면도.
제4도는 이 발명에 따른 반도체 패키지 탑재용 트레이를 이용한 반도체 패키지의 실장 공정을 설명하기 위한 개략도이다.
이 발명은 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법에 관한 것으로서, 더욱 상세하게는 기판에 수직하게 실장되는 수직표면 실장형 반도체 패키지(vertical surface mounting package ; 이하 VSMP라 칭함)를 효과적으로 수용할 수 있는 반도체 패키지 탑재용 트레이를 형성하고, 상기 트레이에 탑재된 VSMP를 인쇄회로기판(printed circuit board ; 이하 PCB라 칭함)에 실장하는 실장방법에 관한 것이다.
최근 반도체 산업의 발달로 반도체 칩의 입출력 단자수의 증가, 신호처리속도 및 소비전력량의 증가, 고밀도 실장의 요구 등이 가속화되는 추세에 있다. 반도체 칩의 고집적화에 따라 입출력 단자린 리이드들의 수가 증가되어 리이드 사이의 간격이 감소하므로 리이드 프레임의 설계 및 제조가 어려워지고 있다. 또한 반도체 칩의 신호처리속도 및 소비전력량이 증가하여 반도체 칩에서 많은 열이 발생되며, 상기의 열을 발산시키기 위하여 히트싱크를 반도체 패키지에 별도로 설치하거나, 패키지 재료를 열전도성이 좋은 것을 선택하게 되었다. 또한, 고밀도 실장의 요구에 따라 반도체 칩을 인쇄회로기판에 직접 실장하는 COB(Chip On Board)방법이나, 적층 패키지(stack package) 등의 방법이 사용되고 있다. 또한 상술한 바와 같이 반도체 패키지의 중요성이 점차 증가되고 있으며, 반도체 패키지를 탑재하여 보관 및 운반시 반도체 패키지를 보호하는 트레이에 관한 연구도 활발히 진행되고 있다. 상기 트레이는 정전기를 방지하여 반도체 소자가 파괴되는 것을 방지하며, 패키지 몸체의 손상 및 외부 라이드의 변형을 방지하여야 한다. 또한 상기 트레이는 두께가 균일하게 형성되어 적층이 용이하며, 내열성이 있어 탑재된 반도체 패키지의 습기를 제거하기 위한 열처리 공정시 변형되지 않아야 한다.
제1a도 및 제1b도는 수평표면 실장형 반도체 패키지의 사시도 및 트레이(15)에 탑재된 상태의 단면도이다. 상기 수평 표면 실장형 반도체 패키지(11)는 반도체 소자를 내장한 사각 형상의 패키지 몸체(12)가 봉지수지로 형성되어 있으며, 상기 패키지 몸체(12)의 사방에 다수개의 외부 리이드(13)들이 돌출되어 다운 셋(down set)로 절곡되어 있다. 상기 수평표면 실장형 반도체 패키지(11)는 고집적되어 많은 수의 외부 리이드(13)들을 갖는 반도체 패키지를 한번의 솔더링(soldering) 공정으로 PCB에 실장할 수 있어 널리 사용되고 있다.
또한 상기 수평표면 실장형 반도체 패키지(11)는 정전기에 의한 반도체 소자의 파괴, 충격에 의한 외부 리이드(13)의 변형 및 패키지 몸체(12)의 손상 등을 방지하기 위하여 제1b도에 도시된 바와 같은 반도체 패키지 탑재용 트레이(tray ; 15)에 넣어져 보관된다. 상기 트레이(15)는 정전기를 방지할 수 있는 재질로 형성되어 있으며, 상기 트레이(15)에 일정 간격으로 형성되어 있는 다수개의 홈(16)내에 상기 반도체 패키지(11)가 넣어지고, 상기 홈(16)의 양측에는 절곡되어 있는 외부 리이드(13)를 받치는 턱(17)이 형성되어 있다.
상기 트레이(15)는 정전기를 방지할 수 있는 재질로 되어 있어 반도체 패키지(11)가 정전기에 의해 파괴되는 것을 방지하며, 상기 턱(17)에 의해 외부 리이드(13)가 지지되므로 보관 및 운반중의 충격에 의해 외부 리이드(13) 또는 패키지 몸체(12)가 변형되는 것을 방지한다. 그러나, 상기 수평표면 실장형 반도체 패키지는 사각형상의 패키지 몸체가 PCB의 면적을 많이 차지하므로 실장 밀도가 떨어지는 문제점이 있어, 제2도에 도시된 바와 같이 반도체 패키지가 수직으로 실장되어 PCB의 면적을 적게 차지하여 실장밀도를 향상시킬 수 있는 VSMP(21)를 사용하게 되었다. 상기 VSMP(21)는 직육면체의 패키지 몸체(22)의 일측에 다수개의 외부 리이드(23)들이 한 방향으로 절곡되어 있으며, 상기 외부 리이드(23)들이 형성되어 있는 면의 양측 단부에 지지 리이드(24)들이 형성되어 있다. 상기 지지 리이드(24)는 외부 리이드(23)와 같은 방향 및 반대방향의 양방향으로 절곡되어 있어 PCB에 실장시 상기 VSMP(21)가 안정적으로 실장되도록 지지한다.
상술한 종래의 VSMP를 탑재하기 위한 별도로 트레이가 형성되어 있지 않아 수평표면 실장형 반도체 패키지 탑재용의 트레이에 탑재한다. 따라서 보관 및 운송중의 충격에 의해 반도체 패키지의 외부 리이드가 변형되거나, 패키지 몸체가 손상되는 문제점이 있다. 또한 상기 수평표면 실장형 반도체 패키지 탑재용의 트레이에 탑재되어 있는 수직표면 실장형 반도체 패키지를 PCB에 실장하기 위한 별도의 장비가 형성되어 있지 않아 기존의 수평표면 실장형 반도체 패키지 실장 장비를 사용하여 실장한다. 따라서 VSMP의 실장 공정이 복잡하고 불량발생이 증가하는 문제점이 있다.
따라서 이 발명의 목적은 VSMP를 실장하여 반도체 패키지의 보관 및 운반시에 외부 리이드 및 지지 리이드의 변형과, 패키지 몸체의 손상 등을 방지할 수 있는 반도체 패키지 탑재용 트레이를 제공함에 있다.
또한 이 발명의 다른 목적은 VSMP를 효과적으로 기판에 실장하여 실장공정을 단순화하고, 불량발생을 방지할 수 있는 반도체 패키지 실장방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위하여 이 발명은 봉지수지로 형성되어 있는 반도체 패키지의 몸체의 일측에 돌출되어 있는 외부 리이드가 한방향으로 절곡되어 있으며, 상기 몸체를 지지하는 지지 리이드를 구비하는 수직표면 실장형 반도체 패키지가 탑재되는 반도체 패키지 탑재용 트레이에 있어서, 상기 수직표면 실장형 반도체 패키지를 탑재하기 위하여 일정간격으로 형성되어 있는 홈과, 상기 홈 일측의 바닥에 형성되어 있는 요부를 구비하는 반도체 패키지 탑재형 트레이를 특징으로 한다.
또한 다른 목적을 달성하기 위하여 이 발명은, 홈이 일정간격으로 형성되어 있으며, 상기 홈 일측의 바닥에 형성되어 있는 요부를 구비하는 반도체 패키지 탑재용 트레이에 탑재되어 있는 수직표면 실장형 반도체 패키지를 기판에 실장하는 반도체 장치의 실장방법에 있어서, 진공흡입구와, 관절부에 의해 절첩되어지는 진공척으로 된 이송수단이, 상기 홈에 탑재되어 있는 수직표면 실장형 반도체 패키지를 흡착하는 공정과 ; 상기 이송수단이 상승하여, 상기 수직표면 실장형 반도체 패키지를 홈에서 들어올리는 공정과 ; 상기 관절부가 꺾여, 상시 수직표면 실정형 반도체 패키지가 실장될 기판과 수직하게 하는 공정과 ; 상기 수직표면 실장형 반도체 패키지를 이송하여 기판의 실장될 부분에 정열시킨 후, 실장하는 공정을 포함하는 반도체 패키지 실장방법을 특징으로 한다.
이하, 첨부한 도면을 참조하여 이 발명에 따른 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법을 상세히 설명한다.
제3도는 제2도에 도시된 VSMP(21)가 이 발명에 따른 트레이(31)에 탑재되어 있는 상태의 단면도로서, 제2도와 동일한 부분에 동일한 참조번호를 부여하였다.
상기 트레이(31)는 상부에 VSMP(21)를 탑재할 수 있도록 소정 깊이의 홈(32)들이 일정간격으로 형성되어 있으며, 상기 홈(32)들 하부의 일측에는 요부(33)가 형성되어 있어 상기 VSMP(21)의 외부 리이드(23)와 반대 방향으로 절곡되어 있는 지지 리이드(24)가 넣어져 보호된다. 또한 상기 홈(32)의 일측면 또는 사방면의 상측에는 경사면(34)이 형성되어 있어 VSMP(21) 탑재시 장비의 정열에 약간의 여유를 준다. 상기 트레이(31)의 홈(32)내에는 한 방향으로 절곡되어 있는 외부 리이드(23)가 위쪽을 향하도록 VSMP(21)가 탑재되어 있으며, 상기 홈(32) 및 요부(33)는 외부 리이드(23) 및 지지 리이드(24)가 보관 및 운송시 충격에 의하여 변형되는 것을 방지하기 위하여 충분히 깊게 형성되어 있다.
또한 플라스틱 재질로 형성되는 상기 트레이(31)는 정전기에 의한 VSMP(21)의 파괴를 방지하기 위하여 음이온계, 양이온계, 비이온계 및 양성계 등의 대전방지제를 표면에 도포하거나, 몸체의 플라스틱에 Au, Al, Ag 및 Pd 등의 금속분말이나, 카본 블랙(carbonblack), 카본 파이버(carbonfiber) 및 그라파이트(graphite) 등의 도전성 물질을 물질 용량의 30% 이상 첨가하여 형성하거나, 플라스틱의 원료인 폴리머를 대전을 방지할 수 있는 적당한 비율로 배합하여 형성하였다. 또한 상기 트레이(31)는 VSMP(21)를 탑재한 후, VSMP(21)의 습기제거를 위하여 약 120~130°C 정도의 온도에서 열처리를 하므로 상기 트레이(31)는 내열변형성, 내열노화성 및 내열분해성 등의 특성을 갖도록 플라스틱에 그라스 파이버(glassfiber) 또는 카본 파이버(carbonfiber) 등을 첨가하여 형성하였다.
제4도는 상기 제3도에 도시된 이 발명의 따른 VSMP(21) 탑재용 트레이 (31)에 탑재된 VSMP(21)를 PCB(40)에 실장하는 공정을 설명하기 위한 도면이다.
상기 트레이(31)의 홈(32)에 외부 리이드(23)가 상부로 향하도록 탑재된 반도체 패키지(21)를, 이송수단(50)으로 집어올리게 되는데, 상기 이송수단(50)은, 진공흡입구(36)와, 관절부(37)에 의해 90° 절첩되는 진공척(38)으로 구성된다. 상기와 같이 구성된 이송수단(50)은, 진공흡입구(36)가 상기 VSMP(21)를 흡입한후, 상기 진공척(38)이 상승하고, 상기 관절부(37)가 90° 절첩되어 상기 외부 리이드(23)의 실장부분(39)을 PCB(40)와 수평되도록 한다. 그 다음 상기 진공척(38)이 이동하여 상기 외부 리이드(23)의 실장부분(39)을 PCB(40)상에 정열한 후, 상기 진공척(38)이 하강하여 외부 리이드(23)를 PCB(40)상의 납땜층(41)과 접합시켜 실장하고, 상기 이송수단(50)은 상승한다.
상술한 바와 같이 이 발명은 수직표면 실장형 반도체 패키지를 보관 및 운반 중에 정전기에 의한 파괴, 충격에 의한 패키지 몸체의 손상 및 외부 리이드에 변형 등으로부터 보호하기 위하여 반도체 패키지가 넣어지는 홈과, 상기 홈의 일측에 형성되어 있는 요부를 구비하는 트레이를 형성하였다. 또한 상기 트레이에 탑재된 VSMP를, 진공흡입구와, 관절부에 의해 절첩되는 진공척으로 이루어진 이송수단으로 상기 수직표면 실장형 반도체 패키지를 인쇄회로기판에 솔더링 방법으로 실장하였다.
따라서, 이 발명은 수직표면 실장형 반도체 패키지의 보관 및 운송중의 정전기에 의한 파괴, 충격에 의한 패키지 몸체의 손상과 외부 및 지지 리이드의 변형을 방지할 수 있어 반도체 소자의 신뢰성을 향상시킬 수 있으며, 수직표면 실장 반도체 패키지를 인쇄회로기판에 실장하는 실장공정을 간단하게 할 수 있으며, 실장공정에 따른 불량을 감소시킬 수 있는 이점이 있다.
Claims (7)
- 봉지수지로 형성되어 있는 반도체 패키지의 몸체의 일측에 돌출되어 있는 외부 리이드가 한 방향으로 절곡되어 있으며, 상기 몸체를 지지하는 지지 리이드를 구비하는 수직표면 실장형 반도체 패키지가 탑재되는 반도체 패키지 탑재용 트레이에 있어서, 상기 수직표면 실장형 반도체 패키지를 탑재하기 위하여 일정간격으로 형성되어 있는 홈과, 상기 홈 일측의 바닥에 형성되어 있는 요부를 구비하는 반도체 패키지 탑재용 트레이.
- 제1항에 있어서, 상기 수직표면 실장형 반도체 패키지의 외부 리이드가 상부를 향하도록 탑재되는 반도체 패키지 탑재용 트레이.
- 제1항에 있어서, 상기 수직표면 실장형 반도체 패키지를 탑재할 때 공정상의 여유를 갖도록 하기 위하여 상기 요부 반대쪽의 홈 한쪽면의 상부에 경사면이 형성되어 있는 반도체 패키지 탑재용 트레이.
- 제1항에 있어서, 상기 트레이는 정전기를 방지하기 위하여 음이온계, 양이온계, 비이온계 및 양성계 등으로 이루어지는 군에서 임의로 선택되는 하나의 대전방지제가 표면에 도포되어 있는 반도체 패키지 탑재용 트레이.
- 제1항에 있어서, 상기 트레이는 정전기를 방지하기 위하여 몸체를 형성하는 플라스틱에 금속분말, 카본 블랙(carbonblack), 카본 파이버(carbonfiber) 및 그라파이트(graphite)로 이루어지는 군에서 임의로 선택되는 하나의 도전성 물질을 첨가하여 형성하는 반도체 패키지 탑재용 트레이.
- 제5항에 있어서, 상기 금속분말이 Au, Ag, Al 및 Pd로 이루어지는 군에서 임의로 선택되는 하나의 금속인 반도체 패키지 탑재용 트레이.
- 홈이 일정간격으로 형성되어 있으며, 상기 홈 일측의 바닥에 형성되어 있는 요부를 구비하는 반도체 패키지 탑재용 트레이에 탑재되어 있는 수직표면 실장형 반도체 패키지를 기판에 실장하는 반도체 패키지의 실장방법에 있어서, 진공흡입구와, 관절부에 의해 절첩되어지는 진공척으로 된 이송수단이, 상기 홈에 탑재되어 있는 수직표면 실장형 반도체 패키지를 흡착하는 공정과 ; 상기 이송수단이 상승하여, 상기 수직표면 실장형 반도체 패키지를 홈에서 들어올리는 공정과 ; 상기 관절부가 꺾여 상기 수직표면 실장형 반도체 패키지가 실장될 기판과 수직하게 하고, 상기 수직표면 실장형 반도체 패키지를 이송하여 기판에 실장될 부분에 정열시킨 후, 실장하는 공정을 포함하는 반도체 패키지의 실장방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013751A KR950010105B1 (ko) | 1992-07-31 | 1992-07-31 | 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920013751A KR950010105B1 (ko) | 1992-07-31 | 1992-07-31 | 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940002999A KR940002999A (ko) | 1994-02-19 |
| KR950010105B1 true KR950010105B1 (ko) | 1995-09-07 |
Family
ID=19337299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920013751A KR950010105B1 (ko) | 1992-07-31 | 1992-07-31 | 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010105B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010054003A (ko) * | 1999-12-02 | 2001-07-02 | 마이클 디. 오브라이언 | 반도체 패키지 제조 공정용 보트 |
-
1992
- 1992-07-31 KR KR1019920013751A patent/KR950010105B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940002999A (ko) | 1994-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1116203C (zh) | 带有自定位匣的集成电路托盘 | |
| CN1318273C (zh) | 用于电子元件的承载器带 | |
| KR100206533B1 (ko) | 제로 전력 아이씨 모듈 | |
| WO2011142581A2 (ko) | 적층형 반도체 패키지 | |
| US5349235A (en) | High density vertically mounted semiconductor package | |
| KR950010105B1 (ko) | 반도체 패키지 탑재용 트레이 및 반도체 패키지의 실장방법 | |
| US6191955B1 (en) | Encapsulation and enclosure of electronic modules | |
| US20090194872A1 (en) | Depopulating integrated circuit package ball locations to enable improved edge clearance in shipping tray | |
| KR100848425B1 (ko) | 전기장치용 용기 | |
| US5032953A (en) | Surface mounted single in-line electronic component package with mounting projections and chamfered viewing edge | |
| KR100270483B1 (ko) | 반도체 패키지 탑재용 트레이 및 그를 이용한 반도체 패키지의 실장방법 | |
| JP2001028391A (ja) | 半導体集積回路装置格納用トレー | |
| JP3401990B2 (ja) | 半導体装置とその収納キャリア | |
| JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
| CN218769442U (zh) | 一种引线框架料盒 | |
| US8084790B2 (en) | Image sensing device and packaging method thereof | |
| JP3784637B2 (ja) | 半導体装置およびその収納容器並びに実装構造体 | |
| TWI333924B (en) | Substrate container,method of dissipating static electricity therefrom, and method of making the same | |
| KR100389828B1 (ko) | 표면실장용 반도체 소자의 취급 및 포장에 사용되는 트레이 | |
| KR100257248B1 (ko) | 파워모듈 | |
| JP2002313904A (ja) | 半導体収納用トレイ | |
| KR100210329B1 (ko) | 반도체 패키지의 적재용 튜브 | |
| JPH05160297A (ja) | 半導体装置およびその収納容器 | |
| KR100825491B1 (ko) | 다열 포켓을 갖는 캐리어 테이프 | |
| US6838756B2 (en) | Chip-packaging substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010807 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |