JP2002313904A - 半導体収納用トレイ - Google Patents

半導体収納用トレイ

Info

Publication number
JP2002313904A
JP2002313904A JP2001121336A JP2001121336A JP2002313904A JP 2002313904 A JP2002313904 A JP 2002313904A JP 2001121336 A JP2001121336 A JP 2001121336A JP 2001121336 A JP2001121336 A JP 2001121336A JP 2002313904 A JP2002313904 A JP 2002313904A
Authority
JP
Japan
Prior art keywords
tray
chip
bump
pocket
storing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001121336A
Other languages
English (en)
Other versions
JP2002313904A5 (ja
Inventor
Shigeki Tomizawa
茂樹 富澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2001121336A priority Critical patent/JP2002313904A/ja
Publication of JP2002313904A publication Critical patent/JP2002313904A/ja
Publication of JP2002313904A5 publication Critical patent/JP2002313904A5/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Packages (AREA)
  • Packaging Frangible Articles (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 バンプを有するＩＣのトレイ収納時のキズ発
生の防止方法の提供。 【解決手段】 ＩＣチップ４を収納するトレイ２のポケ
ット底面１に穴を形成することで、バンプ製品４に対す
る収納方法の自由度が増加すると共に、バンプ５への品
質安定化につながる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バンプを有するＩ
Ｃチップの半導体製品を、収納、保管、移送するために
使用される収納用トレイの構造に関する。
【０００２】
【従来の技術】図２（ａ）（ｂ）に示すように半導体製
品、特にＩＣチップ４をトレイ２に収納する方法として
は、チップに形成された配線、パッド領域を上にして収
納している。その中でもバンプ５を有するＩＣチップ４
は、バンプ面にキズ、潰れ等による実装上の問題を避け
るため、バンプ側を上にして収納している。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の収納では、以下の問題があった。
【０００４】チップに形成されたバンプ面の品質安定化
を図るため、トレイへ収納する場合は常にバンプ面が上
にくるように実装しなければならないため、トレイへの
収納方法に制約があった。
【０００５】トレイ収納後、後工程にてＩＣチップを基
板上に実装する際、バンプ面が上にあるＩＣチップを下
側に向けて実装しなければならないため、サイクルタイ
ムアップとコスト高が懸念されている。
【０００６】
【課題を解決するための手段】上記の問題点を解決する
ために、本発明では、従来トレイ２の各収納ポケット底
面１に穴を開け、四方の角のみ突起３を設けることで、
ＩＣチップ収納後の保持とバンプ非接触による品質安定
化を図る構造とした。
【０００７】
【発明の実施の形態】図１（ａ）に本発明のＩＣチップ
を複数個収納できるトレイの上面図及び、トレイのＡ-
Ａ’間からみた断面図を図１（ｂ）を示す。図１（ｂ）
に示すように、ＩＣチップ４が収納時に接触、保持され
るポケット底面１に穴を開けた構造となっている。ま
た、ポケット底面１の四方の角に突起３が設けてあり、
ＩＣチップ４の四方の角のみが接触し、保持できるよう
な構造となっている。
【０００８】図１（ｃ）に収納用ポケットの上面図を示
す。図３に示すように、ポケット底面１に穴を開け、四
方の角３にＩＣチップ４の四方の角のみ接触できるよう
に、八角形のポケット穴１構造となっている。
【０００９】これによりある程度、ポケット底面サイズ
に対して、ＩＣチップサイズとのクリアランスが大きく
てもポケット穴１から落下することがなく、バンプ面４
に対しても非接触のため、品質への影響がない構造とな
っている。
【００１０】
【発明の効果】以上のように、ＩＣチップを収納するト
レイのポケット底面に穴を形成することで、バンプ製品
に対する収納方法の自由度が増加すると共に、バンプへ
の品質安定化につながる。
【図面の簡単な説明】
【図１】本発明の半導体製品を複数個収納できるトレイ
の図。
【図２】従来のトレイの図
【符号の説明】
１ ポケット底面 ２ トレイ ３ ポケット底面の四方角の突起 ４ ＩＣチップ ５ バンプ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3E067 AA11 AB41 AC04 BA10 FC02 GD03 3E096 AA09 BA08 CA06 CB02 DA04 DB06 FA09 FA10 GA01 5F031 CA13 DA05 EA19

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 製造された部品を収納可能な複数の収納
    ポケットからなる保管や移送用のトレイにおいて、前記
    収納ポケットが平板の格子状に併設されていることを特
    徴とするトレイ。
  2. 【請求項２】 バンプを有するＩＣチップを収納し、保
    管や移送することを特徴とするトレイ。
  3. 【請求項３】 前記バンプを有するＩＣチップの両面方
    向から収納できることを特徴とするトレイ。
  4. 【請求項４】 前記ＩＣチップを収納する際、ポケット
    部底面にバンプが接触することを防止するために、ポケ
    ット部底面に穴を有することを特徴とする請求項１また
    は２または３記載のトレイ。
  5. 【請求項５】 Ａuや半田で構成されたバンプを有する
    ＩＣチップを前記トレイに収納する際、ポケット部底面
    の四方の角のみを接触させ、８角形のポケット穴構造と
    したことで、バンプ面を非接触とすることを特徴とする
    請求項１ないし４いずれか１項記載のトレイ。
JP2001121336A 2001-04-19 2001-04-19 半導体収納用トレイ Withdrawn JP2002313904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001121336A JP2002313904A (ja) 2001-04-19 2001-04-19 半導体収納用トレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001121336A JP2002313904A (ja) 2001-04-19 2001-04-19 半導体収納用トレイ

Publications (2)

Publication Number Publication Date
JP2002313904A true JP2002313904A (ja) 2002-10-25
JP2002313904A5 JP2002313904A5 (ja) 2008-02-28

Family

ID=18971231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001121336A Withdrawn JP2002313904A (ja) 2001-04-19 2001-04-19 半導体収納用トレイ

Country Status (1)

Country Link
JP (1) JP2002313904A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034173A2 (en) * 2003-10-06 2005-04-14 Peak Plastic And Metal Products (Int'l), Ltd. Standard tray carrier for aligning trays
JP2006278518A (ja) * 2005-03-28 2006-10-12 Yamaha Corp チップの収納構造
JP2012062081A (ja) * 2010-09-15 2012-03-29 Sekisui Plastics Co Ltd 板状体の搬送用容器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005034173A2 (en) * 2003-10-06 2005-04-14 Peak Plastic And Metal Products (Int'l), Ltd. Standard tray carrier for aligning trays
WO2005034173A3 (en) * 2003-10-06 2005-08-04 Peak Plastic & Metal Prod Standard tray carrier for aligning trays
JP2006278518A (ja) * 2005-03-28 2006-10-12 Yamaha Corp チップの収納構造
JP4506532B2 (ja) * 2005-03-28 2010-07-21 ヤマハ株式会社 チップの収納構造
JP2012062081A (ja) * 2010-09-15 2012-03-29 Sekisui Plastics Co Ltd 板状体の搬送用容器

Similar Documents

Publication Publication Date Title
US11728232B2 (en) Semiconductor package having a stiffener ring
US10573579B2 (en) Semiconductor package with improved heat dissipation
US8093726B2 (en) Semiconductor packages having interposers, electronic products employing the same, and methods of manufacturing the same
US20140110831A1 (en) Multi-chip package and method of manufacturing the same
KR20090123680A (ko) 적층 반도체 패키지
EP3509097A1 (en) Semiconductor package having a stiffener ring
WO2004095537A3 (en) Semiconductor multipackage module including processor and memory package assemblies
KR20060120365A (ko) 반도체 칩 적층 패키지
US8729688B2 (en) Stacked seminconductor package
US20080088002A1 (en) Chip package structure
JP2002204053A (ja) 回路実装方法、回路実装基板及び半導体装置
JP2878564B2 (ja) 半導体パッケージ
US8994158B2 (en) Semiconductor packages having lead frames
JP2002313904A (ja) 半導体収納用トレイ
US7394147B2 (en) Semiconductor package
JPS62109333A (ja) 半導体パツケ−ジ
US6949826B2 (en) High density semiconductor package
TWI364821B (en) Package structures
JPH06177501A (ja) メモリモジュール
EP0476685A2 (en) Thin memory module
JPH0640482A (ja) 搬送用トレイ
KR200171774Y1 (ko) 반도체 패키지 운반용 캐리어
JPH08244877A (ja) 半導体素子の搬送及び保管用トレイ
KR101013546B1 (ko) 메모리 모듈 기판
KR100374150B1 (ko) 반도체 패키지 운반용 캐리어

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091118

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100205