JPS6242551A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6242551A JPS6242551A JP60182265A JP18226585A JPS6242551A JP S6242551 A JPS6242551 A JP S6242551A JP 60182265 A JP60182265 A JP 60182265A JP 18226585 A JP18226585 A JP 18226585A JP S6242551 A JPS6242551 A JP S6242551A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- bent
- frame
- plastic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プラスチックパッケージの外リード部の曲げ工程を、リ
ードフレームの作成段階で行うことにより、めっきクラ
ンク（割れ）、剥離等を防止し、耐腐蝕性を向上する。
ードフレームの作成段階で行うことにより、めっきクラ
ンク（割れ）、剥離等を防止し、耐腐蝕性を向上する。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、プラスチックパッケージの外リード部の
形成方法に関するものである。
詳しく言えば、プラスチックパッケージの外リード部の
形成方法に関するものである。
第３図に示される半導体装置はプラスチックパッケージ
と呼称されるもので、同図で、ＩＪは集積回路が形成さ
れた半導体装ツブ（以下単にチップという）、１２はチ
ップ１１が接着（グイ付け）されるステージ、１３はパ
ンケージ内に位置するインナーリード、１４はパッケー
ジの外にある外リード、１５はチップのパッド（電極）
とインナーリード１３とを接続するワイヤ、１６はチッ
プ１１を封止する封止樹脂である。
と呼称されるもので、同図で、ＩＪは集積回路が形成さ
れた半導体装ツブ（以下単にチップという）、１２はチ
ップ１１が接着（グイ付け）されるステージ、１３はパ
ンケージ内に位置するインナーリード、１４はパッケー
ジの外にある外リード、１５はチップのパッド（電極）
とインナーリード１３とを接続するワイヤ、１６はチッ
プ１１を封止する封止樹脂である。
ダイステージ１２、インナーリード１３、外リード１４
は一体的に第４図の平面図に示されるリードフレーム１
９を構成する。リードフレーム１９は第４図に見て中心
線Ｉの左右に対称な構造が連結されたものである。なお
第４図において、１７はタイバー（ダムバー）、１８は
外フレームを示す。
は一体的に第４図の平面図に示されるリードフレーム１
９を構成する。リードフレーム１９は第４図に見て中心
線Ｉの左右に対称な構造が連結されたものである。なお
第４図において、１７はタイバー（ダムバー）、１８は
外フレームを示す。
第３図のパンケージを作るには、第４図に示したリード
フレームのダイステージ１２にチップ１１をグイ付けし
、ワイヤ１５をボンディングマシンにより接着しくワイ
ヤボンディング）、次いでモールド装置で樹脂封止され
るが、第４図に見て線■の部分までが封止樹脂１６内に
入る。その段階で、プラスチックの手部分は第４図のＶ
−Ｖ線に沿う第５図の形状をとる。
フレームのダイステージ１２にチップ１１をグイ付けし
、ワイヤ１５をボンディングマシンにより接着しくワイ
ヤボンディング）、次いでモールド装置で樹脂封止され
るが、第４図に見て線■の部分までが封止樹脂１６内に
入る。その段階で、プラスチックの手部分は第４図のＶ
−Ｖ線に沿う第５図の形状をとる。
次いで外リード１４をメッキし、曲げ／切断工程が実施
され、この工程で、外リードは第４図の線■とＩＶに沿
って曲げられ、それと同時に、タイバー１７はインナー
リードと外リードを結ぶ線１３ａに沿って切断され外フ
レーム１８も外リードの延長線１４ａに沿って切断され
る。
され、この工程で、外リードは第４図の線■とＩＶに沿
って曲げられ、それと同時に、タイバー１７はインナー
リードと外リードを結ぶ線１３ａに沿って切断され外フ
レーム１８も外リードの延長線１４ａに沿って切断され
る。
前記した外リードの曲げ工程で、外リードの曲る部分（
Ｒ部）でめっきクラック、めっき剥離などが発生し、そ
れを看過するとリード腐蝕を惹起する問題がある。
Ｒ部）でめっきクラック、めっき剥離などが発生し、そ
れを看過するとリード腐蝕を惹起する問題がある。
本発明はこのような点に鑑みて創作されたもので、外リ
ードのめっきに前記したクラックなどの損傷が発生ずる
ことのないように外リードを形成することによるプラス
チックパッケージの製造方法を提供することを目的とす
る。
ードのめっきに前記したクラックなどの損傷が発生ずる
ことのないように外リードを形成することによるプラス
チックパッケージの製造方法を提供することを目的とす
る。
第１図は本発明実施例の平面図、第２図は第１図のＡ−
Ａ線に沿う断面図で、リードフレームおよびパッケージ
は中心線ｒに対し左右対称の形態をとる。なお第２図に
おいて、封止樹脂は点線でその輪郭を示す。
Ａ線に沿う断面図で、リードフレームおよびパッケージ
は中心線ｒに対し左右対称の形態をとる。なお第２図に
おいて、封止樹脂は点線でその輪郭を示す。
第１図において、リードフレーム１９を作る段階で、リ
ードフレームの外リード１４を第２図に示す形状に、す
なわちインナーリード側から見て先ず下方向にほぼ直角
に、次いである間隔をおいて水平方向にほぼ直角に曲げ
るものである。
ードフレームの外リード１４を第２図に示す形状に、す
なわちインナーリード側から見て先ず下方向にほぼ直角
に、次いである間隔をおいて水平方向にほぼ直角に曲げ
るものである。
上記の方法においては、外リード１４をプラスチックパ
ッケージ完成後の形態に曲げて作っておき、グイ付け・
ワイヤボンディング、樹脂封止を従来通り実施した後に
、外リードをめっきし、次いでタイバーと外フレームの
切断のみを行うものであるので、切断によるめっきのク
ラック、剥離の発生が防止されるものである。
ッケージ完成後の形態に曲げて作っておき、グイ付け・
ワイヤボンディング、樹脂封止を従来通り実施した後に
、外リードをめっきし、次いでタイバーと外フレームの
切断のみを行うものであるので、切断によるめっきのク
ラック、剥離の発生が防止されるものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図を参照すると、リードフレーム１９を作成する段
階で、外リード１４は第１図の線Ｂに沿ってほぼ９０°
ずつ下方と横方向に曲げられ、第２図に示す形状をとる
ようにする。
階で、外リード１４は第１図の線Ｂに沿ってほぼ９０°
ずつ下方と横方向に曲げられ、第２図に示す形状をとる
ようにする。
より具体的に説明すると、封止樹）ＪＦＩの外縁から１
．０ ｍｍの線Ｂの部分で下にほぼ９０’曲げで垂直部
１４ａを作り、垂直部の１．５ ｍｍの長さのところで
横に曲げ、この横方向に延びる水平部１４ｂ（長さ０．
８〜２．０ｍｍ ）を提供する。他方、封止樹脂は１６
その外縁部から水平距離にして０．５＋ｎｍ第２図に見
て上方に延び次いで平坦な形状をとる。封止樹脂１６の
第２図に見て底部は、外リードの先端の水平部よりも０
．１〜０．２ ｍｍ第２図に見て上方に位置する。かく
することにより、水平部１４ｂを例えば印刷配線板に実
装したとき、印刷配線板とプラスチックパッケージの間
には隙間が形成される。
．０ ｍｍの線Ｂの部分で下にほぼ９０’曲げで垂直部
１４ａを作り、垂直部の１．５ ｍｍの長さのところで
横に曲げ、この横方向に延びる水平部１４ｂ（長さ０．
８〜２．０ｍｍ ）を提供する。他方、封止樹脂は１６
その外縁部から水平距離にして０．５＋ｎｍ第２図に見
て上方に延び次いで平坦な形状をとる。封止樹脂１６の
第２図に見て底部は、外リードの先端の水平部よりも０
．１〜０．２ ｍｍ第２図に見て上方に位置する。かく
することにより、水平部１４ｂを例えば印刷配線板に実
装したとき、印刷配線板とプラスチックパッケージの間
には隙間が形成される。
リードフレーム１９をエツチングで作るものである場合
には、エツチング終了後に前記の如くに外リード１４を
曲げ、またリードフレームがスタンピング（ｓｔａｍｐ
ｉｎｇ＋打抜き）によって作られるものであれば、従来
の打抜き用のダイスを変更した上でプレスで打抜ぎと同
時に外リード１４の曲げ加工をなす。
には、エツチング終了後に前記の如くに外リード１４を
曲げ、またリードフレームがスタンピング（ｓｔａｍｐ
ｉｎｇ＋打抜き）によって作られるものであれば、従来
の打抜き用のダイスを変更した上でプレスで打抜ぎと同
時に外リード１４の曲げ加工をなす。
第２図に示したパンケージは従来の場合と同様に形成さ
れ（グイ付け、ワイヤボンディング、＋ｊ（脂封止）、
シかる後に外リード１４のめっきを行い、次いでタイバ
ーと外フレームを従来と同様に切断する。
れ（グイ付け、ワイヤボンディング、＋ｊ（脂封止）、
シかる後に外リード１４のめっきを行い、次いでタイバ
ーと外フレームを従来と同様に切断する。
以上述べてきたように、本発明によれば、外リードを上
記した如く形成することにより、従来のめっきクラック
、剥離は全くなくなったことが確認され、プラスチック
パッケージの製造歩留りが改善され、信頼性を高めるに
も効果的であることが判明した。
記した如く形成することにより、従来のめっきクラック
、剥離は全くなくなったことが確認され、プラスチック
パッケージの製造歩留りが改善され、信頼性を高めるに
も効果的であることが判明した。
第１図は本発明実施例の平面図、
第２図は第１図の線Ａ−Ａに沿う断面図、第３図はプラ
スチックパッケージの断面図、第４図は従来例の平面図
、 第５図は第４図の線Ｖ−Ｖ線に沿う断面図である。 第１図と第２図において、 １１は半導体チップ、 １２はダイステージ、 １３はインナーリード、 １４は外リード、 １４ａは外リードの垂直部、 １４ｂは外リードの水平部、 １５はワイヤ、 １６は封止樹脂、 １９はリードフレームである。 ′ニー′・□、と 代理人 弁理士 井 桁 貞 −＼１−２゛（・ ＼゛＝− 事項５ｇ月 咲）セイ列ダしろｂ間 第１図 本イト鐸月 ！１′捷例 勿Ｔａ、酉コ第２図 ノぐ、ゾケー二ン断ｄ打ｍ 第３図
スチックパッケージの断面図、第４図は従来例の平面図
、 第５図は第４図の線Ｖ−Ｖ線に沿う断面図である。 第１図と第２図において、 １１は半導体チップ、 １２はダイステージ、 １３はインナーリード、 １４は外リード、 １４ａは外リードの垂直部、 １４ｂは外リードの水平部、 １５はワイヤ、 １６は封止樹脂、 １９はリードフレームである。 ′ニー′・□、と 代理人 弁理士 井 桁 貞 −＼１−２゛（・ ＼゛＝− 事項５ｇ月 咲）セイ列ダしろｂ間 第１図 本イト鐸月 ！１′捷例 勿Ｔａ、酉コ第２図 ノぐ、ゾケー二ン断ｄ打ｍ 第３図
Claims (1)
- 【特許請求の範囲】 リードフレーム（１９）のダイステージ（１２）に半導
体チップ（１１）を接着し、該半導体チップを樹脂封止
してプラスチックパッケージを形成する方法において、 樹脂封止後に封止樹脂（１６）の外方に延びるリードフ
レームの外リード（１４）は、リードフレームの作成時
において、タイバー（１７）と外フレーム（１８）の間
で垂直方向にほぼ直角に曲げ、次いで所定の間隔をおい
て水平方向にほぼ直角に曲げて作ることを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182265A JPS6242551A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60182265A JPS6242551A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6242551A true JPS6242551A (ja) | 1987-02-24 |
Family
ID=16115232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60182265A Pending JPS6242551A (ja) | 1985-08-20 | 1985-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6242551A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007099322A (ja) * | 2005-09-30 | 2007-04-19 | Yoshino Kogyosho Co Ltd | 計量カップと該計量カップ装着容器 |
| JP2010177510A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198965A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS60217650A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | レジンモ−ルド半導体の製造方法 |
-
1985
- 1985-08-20 JP JP60182265A patent/JPS6242551A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5198965A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS60217650A (ja) * | 1984-04-13 | 1985-10-31 | Hitachi Ltd | レジンモ−ルド半導体の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007099322A (ja) * | 2005-09-30 | 2007-04-19 | Yoshino Kogyosho Co Ltd | 計量カップと該計量カップ装着容器 |
| JP2010177510A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8466540B2 (en) | 2009-01-30 | 2013-06-18 | Renesas Electronics Corporation | Semiconductor device and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101156520B1 (ko) | 면실장형 전자부품 및 그 제조방법 | |
| JP2002222906A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP6518547B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| JP6773197B2 (ja) | リードフレームおよびその製造方法 | |
| JPH0815193B2 (ja) | 半導体装置及びこれに用いるリードフレーム | |
| US20070262462A1 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
| KR200492009Y1 (ko) | 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지 | |
| KR20070027625A (ko) | 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법 | |
| US20190115289A1 (en) | Lead frame assembly | |
| TW201742197A (zh) | 導線架及其製造方法、以及半導體封裝體 | |
| JPS6242551A (ja) | 半導体装置の製造方法 | |
| JP6080305B2 (ja) | 半導体装置の製造方法、半導体装置及びリードフレーム | |
| JP6143726B2 (ja) | 樹脂封止型半導体装置とその製造方法、リードフレーム | |
| JP7215110B2 (ja) | リードフレームおよび半導体装置 | |
| TWI841393B (zh) | 減少半導體封裝結構發生連錫的方法 | |
| JP4058028B2 (ja) | 半導体装置 | |
| JP2007096357A (ja) | 面実装型電子部品の製造方法 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| JP3018211B2 (ja) | リードフレーム | |
| JPS6020546A (ja) | 半導体装置 | |
| JPS59115551A (ja) | 半導体装置 | |
| JPS622560A (ja) | 樹脂封止型半導体装置 | |
| JP3853235B2 (ja) | リードフレーム | |
| JPH02139954A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 |