CN101901772B - 电子设备的制造方法 - Google Patents

电子设备的制造方法 Download PDF

Info

Publication number
CN101901772B
CN101901772B CN201010190455.6A CN201010190455A CN101901772B CN 101901772 B CN101901772 B CN 101901772B CN 201010190455 A CN201010190455 A CN 201010190455A CN 101901772 B CN101901772 B CN 101901772B
Authority
CN
China
Prior art keywords
lead
wire
lead frame
electronic unit
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010190455.6A
Other languages
English (en)
Other versions
CN101901772A (zh
Inventor
大槻哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to CN201410409592.2A priority Critical patent/CN104167402B/zh
Publication of CN101901772A publication Critical patent/CN101901772A/zh
Application granted granted Critical
Publication of CN101901772B publication Critical patent/CN101901772B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种即使在一个树脂封装内配置多个电子部件的情况下也能够抑制树脂封装的大型化的电子设备的制造方法和电子设备。该电子设备的制造方法包括：准备具有第一部分位于第一区域中的第一引线的第一引线框架的工序；电连接所述第一引线和第一电子部件的工序；按照所述第一部分位于所述第一区域的外侧的方式弯曲所述第一引线的工序；按照第二引线框架所具有的第二引线的第二部分位于所述第一区域的方式向所述第一引线框架重叠所述第二引线框架的工序；和电连接所述第二引线与第二电子部件的工序。

Description

电子设备的制造方法
技术领域
本发明涉及一种电子设备的制造方法和电子设备。
背景技术
以往，作为在电子设备的内部支承IC(integrated circuit)元件并且向树脂封装的外部引出半导体元件具有的多个端子的金属板，使用了引线框架。
图24(a)～图25(b)是表示现有例的电子设备的制造方法的工序图。图24(a)～图25(a)是俯视图，图25(b)是图25(a)的箭头方向剖视图。另外，在图25(a)中，为了避免附图的复杂化，省略了上模141(参照图25(b))的图示。
如图24(a)所示，首先，准备引线框架(1ead frame)110。该引线框架110具有用于固定电子设备的元件安装面(die pad)111、用于向外部引出固定在元件安装面111上的电子部件的各端子的多根引线112、连接多根引线112的堤条(dam bar)113。在俯视的情况下，堤条113具有沿着树脂封装的外缘的框体形状，能够防止对电子部件进行树脂密封时浇铸树脂向框体的外侧扩散。由一张铜板一体构成元件安装面111、多根引线112、堤条113而形成这样的引线框架110。
接着，如图24(b)所示，在引线框架110的元件安装面111上安装电子部件121。然后，例如使用金线131等连接电子部件121所具有的各端子和引线112。如图25(a)和(b)所示，之后，在上模141和下模142之间配置固定在元件安装面111上的电子部件121，按照从上下夹入堤条113的方式夹紧两模，形成空腔143。然后，向该空腔143的内部注入浇铸树脂来使其固化。由此，形成树脂封装，在树脂封装内密封电子部件121。之后，打开空腔143，取出树脂封装，切断位于树脂封装外侧的堤条113，分别使多根引线112分离。由此，完成电子部件。
另外，作为其它现有例，例如还有专利文献1、2所公开的电子部件的制造方法。
即，在专利文献1中记载了将搭载有电子部件的搭载台部分割成多个区域，例如，将第一区域设为元件搭载区域，将第二区域设为接地层，将第三区域设为电源层。另外，在该专利文献1中还记载了分别形成具有第一～第三区域的搭载台部框架、和具有规定数的引线的引导部框架，并重叠这些框架。
在专利文献2中记载了以下结构：位于封装体(封装)内的一对引线在中途被弯曲后向斜上方延伸，且在向斜上方延伸的一个引线下面固定半导体芯片，并且在另一引线下面连接金属线的一端，而且金属线的另一端连接在半导体芯片的电极上。
【专利文献1】特开平7-231069号公报
【专利文献2】特开平8-31998号公报
但是，在图24(a)～图25(b)所示的现有例中，例如，如图26(a)所示，在一个树脂封装内配置两个电子部件121、122时，考虑在元件安装面111上并列配置两个电子部件121、122的方法。但是，如图26(b)所示，电子部件121、122比元件安装面111大时，在俯视的情况下，电子部件121、122的一部分重叠并且会接触(即，干涉)。
作为避免这样的情况发生的方法，在现有技术中，只能根据电子部件121、122的个数或大小来增加元件安装面111的面积，但是这样存在会明显使树脂封装大型化的课题。
即使使用专利文献1所公开的技术也不能解决这样的课题。另外，专利文献2完全没有将在一个树脂封装内配置多个电子设备作为前提。
发明内容
因此，本发明的几个方式是鉴于这样的情况而构成，目的在于提供一种即使在一个树脂封装内配置多个电子部件的情况下也能够抑制树脂封装的大型化的电子设备的制造方法和电子设备。
为了解决上述目的，本发明的一个方式的电子设备的制造方法，其特征在于，包括：准备第一引线框架的工序，该第一引线框架具有第一部分位于第一区域中的第一引线；电连接所述第一引线和第一电子部件的工序；按照所述第一部分位于所述第一区域的外侧的方式弯曲所述第一引线的工序；按照第二引线框架所具有的第二引线的第二部分位于所述第一区域的方式向所述第一引线框架重叠所述第二引线框架的工序；和电连接所述第二引线与第二电子部件的工序。
根据这样的方法，通过向第一引线框架重叠第二引线框架，能够构成一个引线框架。而且，在该一个引线框架内，能够立体配置第一电子部件和第二电子部件。即，对多个电子部件能够改变其搭载面的高度或角度使其紧密地配置在一个引线框架内。因此，即使在一个树脂封装内配置多个电子部件的情况下，也能够抑制树脂封装的大型化。
另外，在上述电子设备的制造方法中，特征在于，还包括：准备第三引线框架的工序，该第三引线框架具有第三部分位于第二区域中的第三引线；电连接所述第三引线和第三电子部件的工序；按照所述第三部分位于所述第二区域的外侧的方式弯曲所述第三引线的工序；按照所述第二引线的所述第二部分位于所述第二区域的方式向所述第三引线框架重叠所述第二引线框架的工序；和向所述第一引线框架重叠所述第三引线框架的工序。
根据这样的方法，能够按照使第一～第三电子部件互不接触的方式进行立体配置，例如，即使在一个树脂封装内配置三个以上的电子部件的情况下，也能够抑制树脂封装的大型化。
另外，在上述电子设备的制造方法中，特征在于，具有按照在剖视的情况下所述第三引线的所述第三部分位于所述第二引线的所述第二部分的上侧或下侧的方式弯曲所述第三引线的工序。根据这样的方法，例如，能够层叠配置第三电子部件与第二电子部件。
另外，在上述电子设备的制造方法中，特征在于，在向所述第一引线框架重叠所述第二引线框架的工序中，所述第一引线框架所具有的第一堤条和所述第二引线框架所具有的第二堤条构成俯视的情况下包围所述第一电子部件和所述第二电子部件的框体的至少一部分，还包括向由所述框体包围的区域注入树脂来密封所述第一电子部件与所述第二电子部件的工序，在所述框体预先设置间隙。根据这样的方法，由于能够利用设置在框体上的间隙，从框体的外侧向内侧注入树脂，或者从框体的内侧向外侧排出空气，因此能够稳定地进行树脂密封。
本发明的其它方式的电子设备的制造方法，其特征在于，包括：准备第一引线框架和第二引线框架的工序，该第一引线框架具有第一部分位于第一区域中的第一引线，该第二引线框架具有第二引线和放置在所述第二引线的第二部分上的第二电子部件；在所述第一部分的第一侧放置第一电子部件的工序；在多个点处弯曲所述第一引线的工序；和在使所述第一引线弯曲的工序之后，按照所述第二引线的所述第二部分位于所述第一区域的方式重叠所述第一引线框架和所述第二引线框架的工序，在多个点处弯曲所述第一引线的工序中，按照在多个点处使所述第一引线弯曲的工序之后的所述第一部分比在多个点处使所述第一引线弯曲的工序之前的所述第一部分更靠所述第一侧或者与所述第一侧相反的第二侧的方式，来弯曲所述第一引线。
根据这样的方法，通过向第一引线框架重叠第二引线框架，能够构成一个引线框架。而且，能够在一个引线框架内例如层叠配置第一电子部件和第二电子部件。由于对多个电子部件改变其搭载面的高度，能够使这些电子部件配置在一个树脂封装内，因此能够抑制树脂封装的大型化。
本发明的进一步其它方式的电子设备的制造方法，其特征在于，包括：准备引线框架的工序，该引线框架具有第一部分位于第一区域中的第一引线、和第二部分位于所述第一区域中的第二引线；在所述第一部分放置第一电子部件的工序；按照所述第一部分位于所述第一区域的外侧的方式弯曲所述第一引线的工序；和在所述第二部分放置第二电子部件的工序。
根据这样的方法，能够使用一个引线框架来立体配置第一电子部件和第二电子部件。即，能够对多个电子部件改变其搭载面的高度或角度，使这些电子部件紧密地配置在一个引线框架内。因此，即使在一个树脂封装内配置多个电子部件的情况下，也能够抑制树脂封装的大型化。
本发明的进一步其它方式的电子设备，其特征在于，具有：第一引线框架，其具有在第一点处弯曲的第一引线；第二引线框架，其具有第二引线；第一电子部件，其搭载在所述第一点与所述第一引线的前端之间的第一部分；和第二电子部件，其搭载在所述第二引线的第二部分，向所述第一引线框架重叠所述第二引线框架，与从所述第一点至所述第一引线的所述前端为止的距离相比，从所述第一点至所述第二电子部件为止的距离短。
根据这样的构成，由第一引线框架和第二引线框架构成一个引线框架，并且在一个引线框架内立体配置第一电子部件与第二电子部件。由于灵活利用高度方向的空间而紧密地配置了多个电子部件，因此能够抑制树脂封装的大型化。
本发明的进一步其它方式的电子设备，其特征在于，具有：引线框架，其具有在第一点处弯曲的第一引线和第二引线；第一电子部件，其搭载在所述第一点与所述第一引线的前端之间的第一部分；和第二电子部件，其搭载在所述第二引线的第二部分，与从所述第一点至所述第一引线的所述前端为止的距离相比，从所述第一点至所述第二电子部件为止的距离短。
根据这样的构成，在一个引线框架内立体配置第一电子部件与第二电子部件。由于灵活利用高度方向的空间而紧密地配置了多个电子部件，因此能够抑制树脂封装的大型化。
附图说明
图1是表示本发明的第1实施方式的电子设备的制造方法的图。
图2是表示本发明的第1实施方式的电子设备的制造方法的图。
图3是表示本发明的第1实施方式的电子设备的制造方法的图。
图4是表示本发明的第1实施方式的电子设备的制造方法的图。
图5是表示本发明的第1实施方式的电子设备的制造方法的图。
图6是表示本发明的第1实施方式的电子设备的制造方法的图。
图7是表示本发明的第1实施方式的电子设备的制造方法的图。
图8是表示发明的第1实施方式的电子设备的构成例的图。
图9是表示电子部件与引线的电连接的一例的图。
图10是表示本发明的第1实施方式的电子设备的其它制造方法的图。
图11是表示本发明的第2实施方式的电子设备的制造方法的图。
图12是表示本发明的第3实施方式的电子设备的制造方法的图。
图13是表示本发明的第3实施方式的电子设备的制造方法的图。
图14是表示本发明的第3实施方式的电子设备的制造方法的图。
图15是表示本发明的第3实施方式的电子设备的制造方法的图。
图16是表示本发明的第3实施方式的电子设备的制造方法的图。
图17是表示本发明的第3实施方式的电子设备的制造方法的图。
图18是表示本发明的第3实施方式的电子设备的制造方法的图。
图19是表示本发明的第3实施方式的电子设备的构成例的图。
图20是表示内弯曲、外弯曲的一例的图。
图21是表示本发明的第4实施方式的电子设备的制造方法的图。
图22是表示本发明的第5实施方式的引线框架的构成例等的图。
图23是表示本发明的第5实施方式的引线框架的其它构成例等的图。
图24是表示现有例的图。
图25是表示现有例的图。
图26是表示课题的图。
图中：1一金线；2一凸起；3一焊锡；4一粘接剂；10、20、30、40一分割引线框架；11、11a～11e、12a～12e、21a～21e、22a～22e、31a～31e、41a～41e一引线；13、23、33、43一堤条；15、25、35、45一支承体；16a～16c、26a～26c、36a～36c、46a～46c一贯穿孔；17、18、27、28一电子部件；17a、18a、27a一树脂封装；17b、18b、27b一金属罩；29a、29b一销；50、50’、60、60’、60"、70一引线框架；51一上模；52一下模；55一树脂封装(浇铸树脂)；61一伪空腔；62一流路；62a、62b一出口；80、90一电子设备；110一引线框架；111一元件安装面；112一引线；113一堤条；121一电子部件；131一金线；141一上模；142一下模；143一空腔；E、E1、E2一前端；P、P1、P2一点；S一间隙；W、W1、W2一宽度。
具体实施方式
下面，参照附图说明本发明的实施方式。另外，在以下说明的各图中，向具有相同构成的部分附加了相同的符号，并省略其重复的说明。
(1)第1实施方式
图1(a)～图7(b)是表示本发明的第1实施方式的电子设备的制造方法的图。另外，在图6(a)中，为了避免附图的复杂化，省略了上模的图示。
在该第1实施方式中说明以下的情况：例如，准备两个分割引线框架，通过将这些分割引线框架的各引线部分弯曲之后进行重叠，构成一个引线框架，之后，通过汇总搭载在该引线框架的各引线上的多个电子部件并进行树脂密封，从而完成在一个树脂封装内配置了多个电子部件的电子设备。
如图1(a)～(d)所示，首先，准备两个分割引线框架10、20。如图1(a)和(c)所示，分割引线框架10例如具有多根引线11a～11e、12a～12d、堤条13、14、支承框15。
这些元件中，引线11a～11e、12a～12d是作为搭载电子部件的搭载台而使用并且作为外部连接端子(即，连接外部，并用于信号或电源的收发的端子)而使用的部分。堤条13、14是在利用树脂(例如，浇铸树脂)密封搭载在引线11a～11e、12a～12d上各电子部件时用于抑制浇铸树脂的流动来防止浇铸树脂向堤条的外侧扩散的部分。堤条13连接引线11a～11e彼此，并且堤条14连接引线12a～12d彼此。支承框15是分割引线框架10的外壳，是用于支承引线11a～11e、12a～12d、堤条13、14的部分。该支承框15上设有在后续的工序中重叠分割引线框架彼此时可用于它们对位的贯穿孔16a～16c。这样的分割引线框架10例如通过蚀刻一张铜板或利用金属模来对一张铜板进行冲压，从而与引线11a～11e、12a～12d、堤条13、14、支承框15形成为一体。
另外，如图1(b)和(d)所示，分割引线框架20也与分割引线框架10相同，例如具有多根引线21a～21e、22a～22e、堤条23、24、支承框25。这些元件中，堤条23连接引线21a～21e彼此，并且堤条24连接引线22a～22e彼此。另外，支承框25上设有在后续的工序中重叠分割引线框架彼此时可用于这些部件彼此对位的贯穿孔26a～26c。该分割引线框架20也例如通过蚀刻一张铜板或者利用金属模来对一张铜板进行冲压，从而与引线21a～21e、22a～22d、堤条23、24、支承框25形成为一体。
另外，比较图1(a)及(c)、与图1(b)及(d)可知，分割引线框架10的支承框15和分割引线框架20的支承框25具有互相相同的形状，且具有相同的大小。另外，贯穿孔16a～16c、26a～26c也在支承框15、25的相同位置处形成为相同的形状且相同的大小。即，向分割引线框架10重叠分割引线框架20后，贯穿孔16a～16c的位置和贯穿孔26a～26c的位置分别一致。
之后，如图2(a)和(c)所示，在分割引线框架10的引线11a～11e上安装电子部件17，并且分别电连接该电子部件17所具有的各端子和引线11a～11e。该电子部件17例如是半导体元件的一种的陀螺仪传感器(即，将石英晶体作为元件来使用并检测角速度的设备)。电子部件17为陀螺仪传感器时，例如，在该树脂封装17a内设置空洞部，并在该空洞部中配置石英晶体等元件。另外，在树脂封装17a的上表面以密封的状态安装有金属罩17b，通过该金属罩17b使树脂封装17a内的空洞部保持真空状态。
同样，如图2(b)和(d)所示，在分割引线框架20的引线21a～21e上安装电子部件27，并且分别电连接该电子部件27所具有的各端子和引线21a～21e。该电子部件27也例如是陀螺仪传感器，具有树脂封装27a和金属罩27b。
另外，从以下的说明开始使用“第一区域”、“第二区域”以及“第三区域”这样的表述。这里，第一区域是在第1、第2、第3实施方式中首先在引线11a～11e之上配置电子部件17的区域(即，最初的配置区域)的至少一部分。换言之，第一区域是在后述的使引线11a～11e的安装有电子部件17的部分弯曲的工序之前，在引线11a～11e上配置了电子部件17的区域的至少一部分。另外，在第4实施方式中，第一区域是首先在引线11a～11c之上配置了电子部件17的区域(即，最初的配置区域)的至少一部分。
第二区域是指，在第1实施方式中，在引线21a～21e之上首先配置了电子部件27的区域(最初的配置区域)的至少一部分。换言之，第二区域是在后述的使引线21a～21e的安装有电子部件27的部分弯曲的工序之前在引线21a～21e上配置了电子部件27的区域的至少一部分。另外，在第三实施方式中，第二区域是指首先在引线31a～31d之上配置了电子部件27的区域(最初的配置区域)的至少一部分。
第三区域是在后述的第3实施方式中使用的术语，是指首先在引线21a～21e之上配置了电子部件18的区域(最初的配置区域)的至少一部分。换言之，第三区域是在后述的使引线21a～21e的安装有电子部件18的部分弯曲的工序之前，在引线21a～21e上配置了电子部件18的区域的至少一部分。
之后，如图3(a)和(c)所示，按照使电子部件17、和引线11a～11e的安装有电子部件17的部分(即，被安装部)位于第一区域的外侧的方式，弯曲引线11a～11e。即，在到达引线11a～11e各个前端为止的途中的点P处弯曲引线11a～11e，使电子部件17和引线11a～11e的被安装部移动至第一区域的外侧。点P处的引线11a～11e的弯曲方向以及其角度例如在剖视时是向上方向的90°。此时，例如，也可以使用金属模等，通过向引线11a～11e的被安装部朝从下至上的方向施加力来弯曲引线11a～11e。另外，弯曲时，也可以在引线11a～11e的点P之上配置第一金属模等，并且使用第二金属模等，通过向引线11a～11e的被安装部朝从下至上的方向施加力来弯曲引线11a～11e。
同理，如图3(b)和(d)所示，按照使电子部件27、和引线21a～21e的安装有电子部件27的被安装部位于第二区域的外侧的方式，弯曲引线21a～21e。引线21a～21e的弯曲方向以及其角度例如在剖视时是向上方向的90°。此时，例如，也可以使用金属模等，通过向引线21a～21e的被安装部朝从下至上的方向施加力来弯曲引线21a～21e。也可以按照与引线11a～11e相同的方法弯曲引线21a～21e。
之后，如图4(a)和(c)所示，在分割引线框架10的引线12a～12d上安装电子部件18。该电子部件18例如也是陀螺仪传感器，具有树脂封装18a和金属罩18b。
在该第1实施方式中，按照上述方式弯曲引线11a～11e之后，在引线12a～12d上安装电子部件18。此时，电子部件18与引线12a～12d的被安装部其至少一部分位于第一区域，但是由于引线11a～11e已经被弯曲，并且电子部件17与引线11a～11e的被安装部位于第一区域的外侧，因此能够避免电子部件17、18、引线11a～11e、12a～12d互相接触(即，干涉)。
同理，如图4(b)和(d)所示，在分割引线框架20的引线22a～22e上安装电子部件28。该电子部件28例如是半导体元件的一种的加速度传感器(即，检测前后左右或者高度方向等中的至少向一个方向的加速度的设备)。通过在引线22a～22e上安装电子设备28，电子设备28和引线22a～22e的被安装部的至少一部分位于第二区域，但是由于引线21a～21e已经被弯曲，并且电子部件27和引线21a～21e的被安装部位于第二区域的外侧，因此能够避免电子部件27、28、引线21a～21e、22a～22e互相接触。
之后，如图5(a)和(b)所示，在分割引线框架10上重叠分割引线框架20，构成一个引线框架50。这里，可以按照分割引线框架20位于分割引线框架10的上侧的方式重叠这些分割引线框架，也可以按照分割引线框架20位于分割引线框架10的下侧的方式重叠这些分割引线框架。
另外，在分割引线框架10、20的对位时可以使用贯穿孔16a～16c、26a～26c。例如，如图5(c)所示，向贯穿孔16a重叠贯穿孔26a，并且向贯穿孔16b重叠贯穿孔26b。或者，代替其中的一方(或，将它们取代)，向贯穿孔16c重叠贯穿孔26c。例如，通过在三处中的两处将贯穿孔的位置对准，能够精度良好地且高再现性地对分割引线框架10、20进行对位。
另外，如图5(c)所示，在对位后，例如可以向贯穿孔16a、26a插入销29a，并且向贯穿孔16b、26b插入销29b。由此，能够一直到之后的工序(例如，树脂密封工序)为止保持分割引线框架10、20的对位状态。
如图5(a)和(b)所示，在一个引线框架50内，以互相之间分开的状态立体配置电子部件17、18、27、28。这里，电子部件17的金属罩17b在俯视时朝向左右方向(以下，称作X轴方向)，电子部件27的金属罩27b在俯视时朝向上下的方向(以下，称作Y轴方向)，电子部件18的金属罩18b在剖视时朝向上下的方向即高度的方向(以下，称作Z轴方向)。
因此，能够将电子部件17用做X轴方向的陀螺仪传感器，将电子部件27用做Y轴方向的陀螺仪传感器，将电子部件28用做Z轴方向的陀螺仪传感器。而且，能够在一个封装内构成由各陀螺仪传感器的X轴、Y轴、Z轴所构成的直角坐标。
之后，如图6(a)和(b)所示，将立体配置了电子部件17、18、27、28的引线框架50配置在上模51和下模52之间，并且按照从上下夹入堤条13、14、23、24的方式来夹紧两模，形成空腔53。然后，向该空腔53内例如注入浇铸树脂来使其固化。
由此，如图7(a)和(b)所示，形成树脂封装55，在树脂封装55内密封电子部件17、18、27、28。即，树脂密封电子部件17、18、27、28。之后，打开空腔取出树脂封装55，切断位于树脂封装55的外侧的堤条13、14、23、24，分别使各引线11a～11e、12a～12d、21a～21e、22a～22e之间分开。另外，分别从支承框15、25切断各引线11a～11e、12a～12d、21a～21e、22a～22e，从而使树脂封装55从支承框15、25分离。由此，各引线11a～11e、12a～12d、21a～21e、22a～22e分别成为独立的外部连接端子，完成电子设备。
在该电子设备中，分别在点P处弯曲了引线11a～11e，并且引线11a～11d的被安装部配置在第一区域的外侧。因此，如图7(b)所示，例如，若关注引线11d与电子部件18之间的位置关系可知，从点P至电子部件18的距离d2比引线11d的点P至其前端E为止的距离d1短。
图8是表示发明的第1实施方式的电子设备的构成例的图。图8所示的电子设备80例如是通过参照图1(a)～图7(b)所说明的上述的制造方法制造的。
在该电子设备80中，关于树脂封装55的尺寸，例如，将横方向的长度设为L1、将纵方向的长度设为L2、将高度设为H1时，树脂封装55的尺寸是L1＝10.0mm，L2＝10.0mm，H1＝4.3mm(这些值只是一个例)。另外，在该电子设备80中，例如，可以弯曲从树脂封装55露出的各引线(即，外部连接端子)11a～11e、12a～12e、21a、21b…来构成QFJ(Quad Flat J-leadpackage)类型的封装。此时，能够减小包括各引线的树脂封装整体在安装基板上的占有面积。
图9(a)～(c)是表示电子设备与引线间的电连接的一例的剖视图。如图9(a)所示，例如，电子设备17所具有的端子与引线11a之间的电连接可以通过使用了金线1的引线结合法来进行。另外，如图9(b)或图9(c)所示，可以通过倒装进行电子部件17向引线11a的安装。倒装时，如图9(b)所示，电子设备17所具有的端子与引线11a之间的连接例如可以使用球形状的凸起2来进行，如图9(c)所示，例如也可以使用焊锡3来进行。另外，电子部件17与引线11a的接合例如也可以使用粘接剂4来进行。电子部件17与其它引线11b～11e的电连接、或其它电子部件与其它引线间的电连接、以及接合方法都能应用图9(a)～(c)所示的例。
这样，根据本发明的第1实施方式，通过重叠分割引线框架10、20能够构成一个引线框架50。然后，使用该一个引线框架50能够立体地配置电子部件17、18、27、28。即，对多个电子部件能够改变其搭载面的高度或角度来使其紧密地配置在一个引线框架50内。因此能够抑制树脂封装55的大型化。
另外，在上述的第1实施方式中，说明了在弯曲所有的分割引线框架10、20的引线11a～11e、21a～21e之后重叠这些分割引线框架来构成一个引线框架的情况。但是，本发明并不仅限于此。例如，也可以不弯曲分割引线框架10所具有的引线11a～11e中的引线11a，而将其与电子部件18电连接。
图10(a)～(c)是表示本发明的第1实施方式的电子设备的其它制造方法的图。如图10(a)所示，向分割引线框架10的引线11b～11e安装电子部件17，但是不向引线11a安装电子部件17。即，相对于电连接引线11b～11e和电子部件17，而引线11a和电子部件17没有电连接。
之后，如图10(b)所示，在分割引线框架10中，按照使电子部件17、引线11b～11e的被安装部位于第一区域的外侧的方式，弯曲引线11b～11e。此时，不弯曲引线11a，而使其前端残留在第一区域中。然后，如图10(c)所示，向分割引线框架10的引线11a、12a～12d安装电子部件18。由于即使使用这样的方法也已经弯曲了与电子部件17电连接的引线11b～11e，而且电子部件17、引线11b～11e的被安装部位于第一区域的外侧，因此能够避免电子部件17、18互相接触。
(2)第2实施方式
在上述实施方式中，说明了在分别使分割引线框架10所具有的引线11a～11e、分割引线框架20所具有的引线21a～21d弯曲之后重叠分割引线框架10、20来构成一个引线框架的情况。即，说明了对分割引线框架10、20两者进行引线的弯曲的情况。但是，本发明并不仅限于此。例如，存在也可以对两个分割引线框架10、20中的任一方不使引线弯曲的情况。
图11(a)～(c)是表示本发明的第2实施方式的电子设备的制造方法的图。
如图11(a)所示，首先，向分割引线框架10的引线11a～11e安装电子部件17，并且向引线12a～12e安装电子部件18。同理，如图11(b)所示，向分割引线框架20的引线21a～21e安装电子部件27，并且向引线22a～22e安装电子部件28。之后，在如图11(a)所示的分割引线框架10中，按照电子部件17、和引线11a～11e的安装有电子部件17的被安装部位于第一区域的外侧的方式，弯曲引线11a～11e。此时，例如可以使用金属模等，通过向引线11a～11e的被安装部朝从下至上的方向施加力来弯曲引线11a～11e。可以按照与引线11a～11e相同的方法使引线21a～21e弯曲。之后，如图11(c)所示，重叠分割引线框架10、20构成一个引线框架50’。
此时，电子部件17和引线11a～11e的被安装部位于第一区域的外侧。因此，即使在电子部件27或引线21a～21c的安装有电子部件27的被安装部中的至少一部分配置在第一区域中的情况下，也能够防止电子部件17、18、引线11a～11e、21a～21e互相接触。
因此，与第1实施方式相同，对多个电子部件能够改变其搭载面的高度或角度来使其紧密地配置在一个引线框架50’内，所以能够抑制树脂封装的大型化。
另外，在上述的第1、第2实施方式中，重叠分割引线框架10、20来构成一个引线框架50、50’时，优选按照在相邻的堤条间产生间隙的方式设计分割引线框架的各形状。另外，优选针对一个引线框架50、50’设置多个这样的间隙。例如，如图11(c)所示，优选按照在堤条13、23之间和堤条14、24之间分别产生间隙S的方式设计分割引线框架10、20的各形状。例如，优选按照产生像从堤条13、14、23、24所包围的区域的内侧到外侧那样的间隙S的方式设计分割引线框架10、20的各形状。
由此，形成树脂封装时能够稳定地进行树脂密封。即，如图11(c)的箭头所示，利用间隙S，能够向堤条13、14、23、24所包围的内侧的区域注入浇铸树脂，或者能够从该内侧的区域向外侧排出空气。由此，能够稳定地进行电子部件17、18、27、28的树脂密封。
(3)第3实施方式
在上述的第1、第2实施方式中说明了重叠两个分割引线框架来构成一个引线框架的情况(即，双框架方式)。但是在本发明中，用于重叠的分割引线框架的数量并不仅限于两个。例如，可以重叠三个或四个以上的分割引线框架来构成一个引线框架。
图12(a)～图18表示本发明的第3实施方式的电子设备的制造方法。
在该第3实施方式中说明以下的情况，例如，通过准备四个分割引线框架并部分弯曲这些分割引线框架的引线之后进行重叠，从而构成一个引线框架，之后，通过汇总搭载在该引线框架的各引线上的多个电子部件并进行树脂密封，从而完成一个电子设备(即，四个框架方式)。
如图12(a)～(d)所示，首先，准备四个分割引线框架10、20、30、40。如图12(a)所示，分割引线框架10例如具有多根引线11a～11e、堤条13、支承框15。另外，如图12(b)所示，分割引线框架20例如具有多根引线21a～21e、堤条23、支承框25。如图12(c)所示，分割引线框架30例如具有多根引线31a～31d、堤条33、支承框35。而且，如图12(d)所示，分割引线框架40例如具有多根引线41a～41e、堤条43、支承框45。例如，通过蚀刻一张铜板或者使用金属模来冲压，从而分别各自形成这些分割引线框架10、20、30、40。另外，如图12(a)～(d)所示，支承框15、25、35、45具有互相相同的形状且相同的大小。
之后，如图13(a)和(e)所示，在分割引线框架10的引线11a～11e上安装电子部件17，并且分别电连接电子部件17所具有的各端子和引线11a～11e。另外，如图13(b)和(f)所示，在分割引线框架20的引线21a～21e上安装电子部件18，并分别电连接电子部件18所具有的各端子和引线21a～21e。并且，如图13(c)和(g)所示，在分割引线框架30的引线31a～31d上安装电子部件27，并且分别电连接电子部件27所具有的各端子和引线31a～31d。然后，如图13(d)和(h)所示，在分割引线框架40的引线41a～41e上安装电子部件28，并且分别电连接电子部件28所具有的各端子和引线41a～41e。另外，电子部件17、18、27例如是陀螺仪传感器，电子部件28例如是加速度传感器。
之后，如图14(a)和(e)所示，按照电子部件17、和引线11a～11e的安装有电子部件17的被安装部位于第一区域的外侧的方式，弯曲引线11a～11e。即，在到达弯曲引线11a～11e的各个前端为止的途中的点P处弯曲引线11a～11e，使电子部件17和引线11a～11e的被安装部移动至第一区域的外侧。点P处的引线11a～11e的弯曲方向以及其角度例如在剖视时是向上方向的90°。此时，例如，也可以使用金属模等，通过向引线11a～11e的被安装部朝从下至上的方向施加力来弯曲引线11a～11e。另外，弯曲时，也可以在引线11a～11e的点P之上配置第一金属模等，并且使用第二金属模等，通过向引线11a～11e的被安装部朝从下至上的方向施加力来弯曲引线11a～11e。同理，如图14(b)和(f)所示，按照电子部件18、和引线21a～21e的安装有电子部件18的被安装部位于第三区域的外侧的方式，弯曲引线21a～21e。引线21a～21e的弯曲角度在剖视时例如是90°。
而且，如图14(c)和(g)所示，按照电子部件27、和引线31a～31d的安装有电子部件的被安装部位于第二区域的外侧的方式，弯曲分割引线框架30的引线31a～31d。例如，如图15(b)所示，在剖视时，分别在多处弯曲引线31a～31d，并使电子部件27移动至第二区域的上侧。详细而言，通过在第一点P1处向上方向(对引线31a～31d安装电子部件27的方向)弯曲引线31a～31d，并在第二点P2处，以P2为基准向P1的相反方向(换言之，俯视时，P2位于P1与电子部件27之间的方向)弯曲引线31a～31d，从而使引线31a～31d的被安装部向比在第一点P1、第二点P2处对其进行弯曲之前还要靠上侧(换言之，对引线31a～31d安装电子部件27的一侧)移动。或者，剖视时，也可以分别在多处弯曲引线31a～31d，使电子部件27移动至第二区域的下侧。详细而言，也可以通过在第一点P1处向下方向(对引线31a～31d安装电子部件27的方向的相反侧方向)弯曲引线31a～31d，并且在第二点P2处向与上述相同的方向弯曲引线31a～31d，而使引线31a～31d的被安装部移动至比在第一点P1、第二点P2处对其进行弯曲之前还要靠下侧(换言之，对引线31a～31d安装电子部件27的一侧的反对侧)的位置。此时，也可以通过使用金属模等向引线31a～31d施加力来弯曲引线31a～31d。另外，也可以在第一点P1、第二点P2处进行弯曲时，在同一工序内弯曲引线31a～31d。另外，如图14(d)和(h)所示，针对分割引线框架40，不弯曲引线41a～41e，使其维持原来的状态。
之后，如图15(a)和(b)所示，重叠分割引线框架30、40。由此，电子部件28、和引线41a～41e的安装有电子部件28的被安装部中的至少一部分位于第二区域。而且，向分割引线框架30、40重叠分割引线框架10、20，构成如图16所示的一个引线框架60。
由此，电子部件28和引线41a～41e的被安装部成为例如配置在第一、第二、第三区域中的结构。即，通过分别弯曲引线11a～11e、引线21a～21e、引线31a～31d，由此成为在空着的空间配置电子部件28和引线41a～41e的被安装部的结构。
这里，在剖视时，从上侧向下侧例如按照分割引线框架10、20、30、40的顺序重叠这些分割引线框架来构成一个引线框架60。另外，在本发明中，在剖视时，也可以从上侧向下侧按照分割引线框架20、10、30、40的顺序重叠这些分割引线框架来构成一个引线框架60，也可以按照其他的顺序进行重叠。
另外，与第1实施方式相同，在该第3实施方式中，也能够在对分割引线框架10、20、30、40进行重叠时的对位中，使用分别形成在分割引线框架10、20、30、40中的贯穿孔16a～16c、26a～26c、36a～36c、46a～46c。例如，重叠分割引线框架30、40时，按照俯视时贯穿孔36a～36c和贯穿孔46a～46c分别重叠的方式(即，按照一致的方式)，对分割引线框架30、40进行对位。
如图16(a)和(b)所示，在一个引线框架60内，以互相间分开的状态立体配置电子部件17、18、27、28。这里，电子部件17的金属罩17b朝向X轴方向，电子部件18的金属罩18b朝向Y轴方向，电子部件27的金属罩27b朝向Z轴方向。因此，能够将电子部件17用做X轴方向的陀螺仪传感器，将电子部件18用做Y轴方向的陀螺仪传感器，将电子部件27用做Z轴方向的陀螺仪传感器。
之后，如图17(a)和(b)所示，将立体配置了电子部件17、18、27、28的引线框架60配置在上模51和下模52之间，从上下夹入堤条13、14、23、24的方式夹紧两模，形成空腔53。然后，向该空腔53的内部注入浇铸树脂并使其固化。由此，如图18(a)和(b)所示，形成树脂封装55，在树脂封装55内密封电子部件17、18、27、28。之后，打开空腔，取出树脂封装55，切断位于树脂封装55的外侧的堤条13、23、33、43，分别使各引线11a～11e、21a～21e、31a～31d、41a～41e分离。另外，分别从支承框15、25、35、45切断各引线11a～11e、21a～21e、31a～31d、41a～41e，使树脂封装55从支承框15、25、35、45分离。由此，各引线11a～11e、21a～21e、31a～31d、41a～41e成为分别独立的外部连接端子，完成电子部件。
图19(a)～(c)是表示本发明的第3实施方式的电子设备的构成例的图。图19(a)～(c)所示的电子设备90是通过例如参照图12(a)～图18说明的上述制造方法制造的。
在该电子设备90中，例如，将树脂封装55的横方向的长度设为L3、将纵方向的长度设为L4、将高度设为H2时，树脂封装55的尺寸是L3＝80mm，L4＝9mm，H2＝3.9mm(这些值只是一个例)。
另外，例如，将电子设备90整体的横方向的长度设为L5、将纵方向的长度设为L6、将高度设为H3时，包括各引线的电子设备90整体的尺寸是L5＝90mm，L6＝10.0mm，H3＝4.0mm(这些值只是一个例)。
如图19(b)所示，在该电子部件90中，在点P3处弯曲分割引线框架10所具有的引线11c，在第一区域的外侧配置引线11c的被安装部。因此，从点P3至电子部件28为止的距离比从引线11c的点P3至其前端E1为止的距离短。另外，从点P3至引线41c的被安装部为止的距离比从引线11c的点P3至其前端E1为止的距离短。
同理，如图19(c)所示，在该电子部件90中，在点P4处弯曲分割引线框架20所具有的引线21c，在第三区域的外侧配置引线21c的被安装部。因此，从点P4至电子部件28为止的距离比从引线21c的点P4至其前端E2为止的距离短。另外，从点P4至引线41d的被安装部为止的距离比从引线21c的点P4至其前端E2为止的距离短。
另外，如图19(a)～(c)所示，在该电子设备90中，也弯曲从树脂封装55露出的各引线(即，外部连接端子)11a～11e、21a～21e、31a～31d、41a～41e，例如可以构成QFJ类型的封装。此时，能够减小包括引线的树脂封装整体在安装基板上的占有面积。
另外，在该第3实施方式中也与第1实施方式相同，电子部件与引线的电连接可以通过引线结合法来进行，也可以通过倒装来进行。倒装时，电子部件所具有的端子与引线之间的连接可使用球形状的凸起来进行，也可以使用焊锡来进行。而且，电子部件与引线之间的接合例如可以使用粘接剂来进行(参照图9(a)～(c))。
这样，根据本发明的第3实施方式，通过重叠分割引线框架10、20、30、40，能够构成一个引线框架60。而且，使用该一个引线框架60，能够立体配置电子部件17、18、27、28。即，对多个电子部件能够改变其搭载面的高度或角度来使其紧密地配置在一个引线框架60内。因此能够抑制树脂封装55的大型化。
另外，在该第3实施方式中，如图20(a)所示，说明了采用在弯曲的引线11的外角侧的侧面安装电子部件17的结构(即，外弯曲)的情况。但是，本发明并不仅限于此。例如，如图20(b)所示，也可以采用在弯曲的引线11的内角侧的侧面安装电子部件17的结构(内弯曲)。由于通过这样的构成能够使电子部件17和引线11的被安装部向第一区域的外侧移动，因此能够抑制树脂封装的大型化。
但是，为了降低树脂封装的高度，比起内弯曲优选外弯曲。即，比起内弯曲，选择外弯曲时更能够使树脂封装变薄。这是因为采用内弯曲时，需要在电子部件17与引线11的(不是被安装部)其它部分之间确保空间，电子部件17的安装位置增高相应部分的高度h。
并且，在该第3实施方式中，重叠分割引线框架10、20、30、40来构成一个引线框架60时，优选按照相邻的堤条之间产生间隙的方式设计分割引线框架10、20、30、40的各形状。另外，针对一个引线框架60，优选设计多个这样的间隙。由此，形成树脂封装时，通过利用上述间隙，能够向由堤条13、14、23、24包围的内侧的区域注入浇铸树脂，或者能够从该内侧的区域向外侧排出空气。由此，能够稳定地进行电子部件17、18、27、28的树脂密封。
另外，在上述第3实施方式中，说明了按照电子部件27位于电子部件28的上侧的方式弯曲引线31a～31d的情况。但是，本发明并不仅限于此。例如，也可以按照电子部件27位于电子部件28的下侧的方式弯曲引线31a～31d。由于通过这样的方法，也能够对电子部件27、28改变其搭载面的高度来进行立体配置，因此能够抑制树脂封装55的大型化。
(4)第4实施方式
在第1、第2实施方式中说明了双框架的方式，在第3实施方式中说明的四框架的方式。但是，本发明并不仅限于重叠多个分割引线框架来构成一个引线框架的方式(即，多个框架方式)。例如，可以是使用一个引线框架搭载多个电子部件的“一个框架方式”。下面，举例说明这一点。
图21(a)～(d)是表示本发明的第4实施方式的电子设备的制造方法的图。如图21(a)所示，首先，准备例如具有引线11a～11c、21a～21e、31a～31e、引线41a～41c的引线框架70。
如图21(a)所示，分别通过对置的堤条13、43支撑引线11a～11c、引线41a～41c。另外，引线11a～11c和引线41a～41c分别沿着X轴方向延伸，俯视时，引线11a～11c和引线41a～41c被配置成交替出入的形状(即，梳齿状)。
这样的引线框架70是通过蚀刻一张铜板或者使用金属模冲压而形成。由此，通过一张铜板一体形成引线11a～11c、21a～21e、31a～31e、41a～41c、和堤条12、23、33、43、以及支承框75。
之后，如图21(b)所示，分别向各引线11a～11c、21a～21e、31a～31e安装电子部件17、18、27。而且，如图21(c)所示，按照电子部件17、和引线11a～11c的安装有电子部件17的被安装部位于第一区域的外侧的方式弯曲引线11a～11c。引线11a～11c的弯曲角度例如在剖视时是90°。
另外，针对引线21a～21e、31a～31e、41a～41c，不弯曲这些引线，而是使其维持原来向水平方向延伸的状态。特别是，弯曲引线11a～11c之后，如后述那样安装电子部件28之前，至少使引线41a～41c的一部分位于第一区域。之后，如图21(d)所示，在引线41a～41c的位于第一区域的部分的至少一部分中安装电子部件28。此时，由于电子部件17和引线11a～11c的被安装部已经移动至第一区域的外侧，因此能够使电子部件28不会与这些元件接触地安装在引线41a～41c的位于第一区域的部分上。
这以后的工序与上述的第1～第3实施方式相同。即，将以立体的配置搭载了电子部件17、18、27、28的引线框架70配置在上模和下模之间，按照从上下夹入堤条12、23、33、43的方式夹紧两模，形成空腔。之后，向该空腔内部注入浇铸树脂并使其固化。由此，树脂密封电子部件。之后，切断位于树脂封装的外侧的堤条12、23、33、43，分别使11a～11c、引线21a～21e、31a～31e、41a～41c分离。另外，分别从支承框75切断各引线11a～11c、21a～21e、31a～31e、41a～41c，从支承框75分离树脂封装。由此，完成具有电子部件17、18、27、28的电子设备。
这样，根据本发明的第4实施方式，能够使用一个引线框架70立体配置电子部件17、18、27、28。即，对多个电子部件能够改变其搭载面的高度或角度来使其紧密地配置在一个引线框架70内。因此，即使在一个树脂封装内配置多个电子部件的情况下，也能够抑制树脂封装的大型化。
而且，在该第4实施方式中，在引线框架70中也优选在相邻的堤条之间设置间隙。另外，针对一个引线框架70，优选设置多个这样的间隙。由此，能够与第1～第3实施方式同样地稳定地进行树脂密封。
(5)第5实施方式
在上述的第1～第4实施方式主，说明了针对各个引线框架50、50’、60、70，在相邻的堤条之间设置间隙的情况，在本发明中，也可以在引线框架50、50’、60、70中设置接着上述间隙的伪空腔(dummy cavity)。由此，能够更稳定地进行树脂密封的工序。
图22(a)～(c)是表示本发明的第5实施方式的引线框架的构成例和树脂密封的工序的图。
图22(a)所示的引线框架60’是例如通过重叠分割引线框架10、20、30、40而形成。在该引线框架60’中，间隙S例如被设置在分割引线框架20所具有的堤条23与分割引线框架40所具有的堤条43之间。另外，虽然在图22(a)中没有表示，但是同样的间隙S也设置在分割引线框架10所具有的堤条13与分割引线框架30所具有的堤条33之间(例如，参照图16)。
如图22(a)所示，在该引线框架60’中，连着间隙S设有伪空腔61和流路62。这里，为了防止从空腔53(例如，参照图17)流出的浇铸树脂流到模外，设置了伪空腔61。另外，当在伪空腔61中容纳不了浇铸树脂时，为了使浇铸树脂的一部分从伪空腔61进一步流动，而设置了流路62。如图22(a)所示，伪空腔61和流路62设置在被堤条13、23、33、43包围的区域的外侧，例如，由堤条23、43和分割引线框架10、20、30、40的各支承框形成其轮廓。
如图22(b)所示，在树脂密封工序中，通过上模51和下模52(例如，参照图17)从上下夹入堤条23、43、间隙S、伪空腔61、流路62的一部分，从而夹紧两模来形成空腔53。之后，如图22(c)所示，向该空腔53的内部注入浇铸树脂55。这里，空腔53内的浇铸树脂55会因为注入压而想要向周围扩散，但是通过分割引线框架10、20、30、40的各堤条抑制这个扩散。但是，由于在间隙S中没有堤条，因此浇铸树脂55的一部分会从空腔53经过间隙S而流向伪空腔61。
另外，在伪空腔61中容纳不了浇铸树脂55时，其一部分会从伪空腔61流向流路62。但是，按照朝支承框之外迂回的方式设置流路62，另外，俯视时其一部分形成蜿蜒的形状。因此，如图22(c)的箭头所示，由于浇铸树脂55蜿蜒的同时迂回地进入，所以能够抑制浇铸树脂55流到模外。
另外，在图22(a)中，优选流路62的出口附近的宽度W例如与包含在浇铸树脂55中的填充物(粒子)的直径相同，或者设定为比其小的值。例如，填充物的直径例如为50μm时，优选将流路62的宽度W设定在50μm以下。这是因为若宽度W比填充物的直径大时，浇铸树脂55的排出会变得很顺利。通过将宽度W设定为如上所述那样与填充物的直径相同或比它小的值，能够进一步抑制浇铸树脂55的流出。
图23(a)～(c)是表示第5实施方式的引线框架的构成例和树脂密封的工序的图。
在图23(a)所示的引线框架60"中，与图22(a)所示的引线框架60’的不同点在于流路62的出口附近的形状。具体而言，如图23(b)所示，在流路62的出口附近，例如分割引线框架30、40分别被半蚀刻(或者通过使用金属模的按压处理加工得较薄)，重叠该加工得较薄的部分彼此，分别构成流路62的出口62a、62b。
即使这样的构成，也与图22(a)～(c)所示的引线框架60’同样地按照朝支承框之外迂回的方式设置流路62，另外，俯视时其一部分形成蜿蜒的形状。因此，如图23(c)的箭头所示，即使在伪空腔61中容纳不了浇铸树脂55的情况下，也能够抑制浇铸树脂55流出到模之外。
另外，在该引线框架60"中，也按照与图22(a)所示的宽度W同样的方式，优选出口62a、62b的宽度W1、W2与包含在浇铸树脂55中的填充物(粒子)的直径相同，或者设定为比其小的值。例如，填充物的直径例如为501am时，优选将宽度W1、W2设定在501am以下。由此，能够进一步抑制浇铸树脂的流出。
另外，该第5实施方式的各构成并不仅限于四个框架方式，也可以应用两个框架方式或这之外的多个框架方式、一个框架方式。即，能够将在第5实施方式中例示的伪空腔61和流路62分别应用在上述的第1、第2、第4实施方式中说明的引线框架50、50’、70中。由此，在第1、第2、第4实施方式中，能够更稳定地进行电子部件的树脂密封。
(6)其它
在上述的第1～第5实施方式中，例示了使用陀螺仪传感器或加速度传感器作为各电子部件17、18、27、28的情况，但是各电子部件17、18、27、28并不仅限于陀螺仪传感器、加速度传感器，也可以使用有源部件或无源部件(电阻器或电容器等)等其它电子部件。此时，使用陀螺仪传感器作为电子部件17、18、27时，特别是根据上述的第1～第5实施方式，将配置在一个树脂封装内的电子部件17用做X轴方向的陀螺仪传感器，将电子部件27用做Y轴方向的陀螺仪传感器，将电子部件18用做Z轴方向的陀螺仪传感。而且，特别是能通过分别弯曲引线框架11a～11e、21a～21e来调整电子部件17、27各自的倾斜度(即，向X轴方向、Y轴方向的朝向)。因此，电子部件17、18、27各自的倾斜度在完成电子设备时已经被设定好，在布线基板上安装电子设备的工序(即，安装工序)中，不需要分别调整电子部件17、18、27各自的倾斜度。在安装工序中，只要在布线基板上安装一个电子设备，就能够完成所有的X轴方向、Y轴方向、Z轴方向的各陀螺仪传感器和加速度传感器的安装。因此，与分别在布线基板上安装这些各传感器时相比，能够大幅减轻安装工序的作业负担。

Claims (3)

1.一种电子设备的制造方法，其特征在于，包括：
准备第一引线框架的工序，该第一引线框架具有第一部分位于第一区域中的第一引线；
电连接所述第一引线和第一电子部件的工序；
按照所述第一部分位于所述第一区域的外侧的方式弯曲所述第一引线的工序；
按照第二引线框架所具有的第二引线的第二部分位于所述第一区域的方式向所述第一引线框架重叠所述第二引线框架的工序；
电连接所述第二引线与第二电子部件的工序；
准备第三引线框架的工序，该第三引线框架具有第三部分位于第二区域中的第三引线；
电连接所述第三引线和第三电子部件的工序；
按照所述第三部分位于所述第二区域的外侧的方式弯曲所述第三引线的工序；
按照所述第二引线的所述第二部分位于所述第二区域的方式向所述第三引线框架重叠所述第二引线框架的工序；和
向所述第一引线框架重叠所述第三引线框架的工序。
2.根据权利要求1所述的电子设备的制造方法，其特征在于，
具有按照在剖视的情况下所述第三引线的所述第三部分位于所述第二引线的所述第二部分的上侧或下侧的方式弯曲所述第三引线的工序。
3.根据权利要求1或2所述的电子设备的制造方法，其特征在于，
在向所述第一引线框架重叠所述第二引线框架的工序中，所述第一引线框架所具有的第一堤条和所述第二引线框架所具有的第二堤条构成俯视的情况下包围所述第一电子部件和所述第二电子部件的框体的至少一部分，
还包括向由所述框体包围的区域注入树脂来密封所述第一电子部件与所述第二电子部件的工序，
在所述框体预先设置间隙。
CN201010190455.6A 2009-05-28 2010-05-26 电子设备的制造方法 Active CN101901772B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410409592.2A CN104167402B (zh) 2009-05-28 2010-05-26 电子设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009128603A JP5278166B2 (ja) 2009-05-28 2009-05-28 電子デバイスの製造方法及び電子デバイス
JP2009-128603 2009-05-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410409592.2A Division CN104167402B (zh) 2009-05-28 2010-05-26 电子设备

Publications (2)

Publication Number Publication Date
CN101901772A CN101901772A (zh) 2010-12-01
CN101901772B true CN101901772B (zh) 2014-09-17

Family

ID=43219985

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010190455.6A Active CN101901772B (zh) 2009-05-28 2010-05-26 电子设备的制造方法
CN201410409592.2A Active CN104167402B (zh) 2009-05-28 2010-05-26 电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410409592.2A Active CN104167402B (zh) 2009-05-28 2010-05-26 电子设备

Country Status (3)

Country Link
US (2) US8537567B2 (zh)
JP (1) JP5278166B2 (zh)
CN (2) CN101901772B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5678727B2 (ja) 2011-03-03 2015-03-04 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、電子機器
DE102014100110A1 (de) * 2014-01-07 2015-07-09 Infineon Technologies Ag Package mit Anschlusspins mit lateralem Umkehrpunkt und lateral freigelegtem freien Ende
JP6571411B2 (ja) * 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement
JP2020136324A (ja) 2019-02-13 2020-08-31 セイコーエプソン株式会社 電子デバイスの製造方法
JP2021071294A (ja) * 2019-10-29 2021-05-06 セイコーエプソン株式会社 振動デバイス、電子機器および移動体
JP7292241B2 (ja) * 2020-06-23 2023-06-16 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231069A (ja) 1994-02-17 1995-08-29 Fujitsu Ltd 半導体装置及びその製造方法及びこれに使用されるリードフレーム
US5497032A (en) 1993-03-17 1996-03-05 Fujitsu Limited Semiconductor device and lead frame therefore
JPH0831998A (ja) 1994-07-15 1996-02-02 Hitachi Ltd 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置
JP3970377B2 (ja) * 1997-04-25 2007-09-05 沖電気工業株式会社 光半導体装置およびその製造方法
JPH1187781A (ja) 1997-09-12 1999-03-30 Sumitomo Electric Ind Ltd 発光モジュールおよび発光モジュールの製造方法
AU1310399A (en) * 1997-11-05 1999-05-24 Robert A. Martin Chip housing, methods of making same and methods for mounting chips therein
JPH11330347A (ja) * 1998-05-20 1999-11-30 Rohm Co Ltd 半導体ｉｃ
JP3034517B1 (ja) * 1999-03-11 2000-04-17 沖電気工業株式会社 半導体装置およびその製造方法
JP4801243B2 (ja) * 2000-08-08 2011-10-26 ルネサスエレクトロニクス株式会社 リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
JP2004022601A (ja) * 2002-06-12 2004-01-22 Mitsubishi Electric Corp 半導体装置
US20070052079A1 (en) * 2005-09-07 2007-03-08 Macronix International Co., Ltd. Multi-chip stacking package structure
US7536909B2 (en) 2006-01-20 2009-05-26 Memsic, Inc. Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same
JP5164015B2 (ja) 2006-08-24 2013-03-13 セイコーエプソン株式会社 多軸ジャイロセンサ

Also Published As

Publication number Publication date
CN104167402A (zh) 2014-11-26
CN104167402B (zh) 2017-04-05
CN101901772A (zh) 2010-12-01
US9474180B2 (en) 2016-10-18
US8537567B2 (en) 2013-09-17
US20100302756A1 (en) 2010-12-02
US20130322046A1 (en) 2013-12-05
JP5278166B2 (ja) 2013-09-04
JP2010278186A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101901772B (zh) 电子设备的制造方法
CN101540289B (zh) 半导体集成电路封装及封装半导体集成电路的方法和模具
CN101026110B (zh) 电路装置的制造方法
US9257372B2 (en) Surface mount package for a semiconductor integrated device, related assembly and manufacturing process
US9087794B2 (en) Manufacturing method of molded package
CN101310381A (zh) 半导体封装及其制造方法、半导体模块和电子设备
CN104347786A (zh) 引线框、带树脂引线框、树脂封装体、发光装置以及树脂封装体的制造方法
CN105742269B (zh) 半导体装置及半导体装置的制造方法
JP2010192511A (ja) センサ装置
CN104422553A (zh) 微机械传感器装置及相应的制造方法
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
KR20140032889A (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN108604583A (zh) 半导体装置
CN103288044B (zh) 精准集成三轴mems装置到基板的方法
CN102804363B (zh) 半导体装置及半导体装置的制造方法
CN103762201B (zh) Mems传感器、半导体封装器件及方法
CN106158796B (zh) 芯片封装结构及其制作方法
CN105189337B (zh) 微机电装置和制造方法
CN105826276A (zh) 模块及其制造方法
CN102398886A (zh) 具微机电元件的封装结构及其制法
CN108649041B (zh) 一种基于复合互连衬底的芯片封装结构及其方法
JP6032171B2 (ja) モールドパッケージの製造方法
JP2015169482A (ja) 圧力センサ、及び圧力センサの製造方法
CN102110668B (zh) 电子部件
CN111546568B (zh) 电子器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant