CN108649041B - 一种基于复合互连衬底的芯片封装结构及其方法 - Google Patents
一种基于复合互连衬底的芯片封装结构及其方法 Download PDFInfo
- Publication number
- CN108649041B CN108649041B CN201810336841.8A CN201810336841A CN108649041B CN 108649041 B CN108649041 B CN 108649041B CN 201810336841 A CN201810336841 A CN 201810336841A CN 108649041 B CN108649041 B CN 108649041B
- Authority
- CN
- China
- Prior art keywords
- substrate
- chip
- groove
- lead
- lead posts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000002131 composite material Substances 0.000 title claims abstract description 18
- 239000012778 molding material Substances 0.000 claims abstract description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims abstract description 10
- 239000005304 optical glass Substances 0.000 claims abstract description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229920006336 epoxy molding compound Polymers 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005538 encapsulation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明属于半导体技术领域，具体为一种基于复合互连衬底的芯片封装结构及其方法。本发明的芯片封装结构，包括：具有上下两个凹槽的基板；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；第一引线柱若干根，分设于基板底部凹槽内侧；第二引线柱若干根，分设于芯片四周，第一引线柱与第二引线柱一一对应，且两者贴合；以及封装用光学玻璃。本发明通过带有凹槽的基板将芯片黏合至底部凹槽中，所得结构相比传统的四方无引脚扁平封装可减少25%的体积；利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，从而满足高密度封装要求；本发明制作成本较低，比晶圆级封装和3D封装更具实际应用价值。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种基于复合互连衬底的芯片封装结构及其方法。
背景技术
随着CMOS图像传感器高密度、集成电路封装小型化及多功能化的发展趋势，传统封装技术如板上芯片封装（COB），包括四方无引脚扁平封装（QFN）和特殊引脚芯片封装（PLCC），都难以满足CMOS图像传感器封装尺寸大的要求，因此减小CMOS图像传感器封装尺寸尤为重要。具有高互连密度、小尺寸优势的晶圆级封装（WLP）和3D封装因成本过高也难以在CMOS图像传感器封装中广泛应用。急需探索一种新型的CMOS图像传感器封装方法。
发明内容
为了解决上述问题，本发明的目的在于提供一种基于复合互连衬底的芯片封装结构及方法。
本发明提供的基于复合互连衬底的芯片封装结构，包括：
基板，其具有上下两个凹槽，顶部凹槽的长度小于底部凹槽的长度；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；
第一引线柱，若干根，分设于基板底部凹槽内侧；
第二引线柱，若干根，分设于芯片四周、与所述第一引线柱相应的位置，第一引线柱与所述第二引线柱一一对应，且两者贴合；
以及光学玻璃，封装在所述基板上。
本发明结构中，优选为，所述底部凹槽的长度为5mm~7mm，宽度为1mm~5mm，高度为0.1mm~0.2mm，所述顶部凹槽的长度为2mm~4mm，宽度为2mm~4mm，高度为0.5~1.5mm。
本发明结构中，优选为，所述第一引线柱、所述第二引线柱为10根以上。例如为10-20根。
本发明结构中，优选为，所述第一引线柱、所述第二引线柱的长度为0.5mm~0.7mm，宽度为0.1mm~0.5mm，高度为0.1mm ~0.2mm。
本发明结构中，优选为，所述第一引线柱、所述第二引线柱材料为铜、金或银。
本发明提供的基于复合互连衬底的芯片封装方法，具体步骤为：
制备带有凹槽的基板；凹槽有两个，分设在基板的顶部和底部，顶部凹槽的长度小于底部凹槽的长度；
在基板底部凹槽内侧设置第一引线柱；
准备芯片，将芯片贴合在基板底部凹槽中，在芯片四周设置第二引线柱，第二引线柱与第一引线柱的位置一一对应，且两者贴合；
在基板四周装载基材形成闭合模具，并留有注入通道；
通过注入通道将塑模材料注入到模腔，然后去除模具；
封装光学玻璃，得到复合互连衬底的芯片封装结构。
本发明封装方法中，优选为，芯片通过粘合剂贴合在基板底部凹槽中。
本发明封装方法中，优选为，将所述芯片贴合在所述底部凹槽中的具体步骤为：
将所述基底上下翻转，将银浆作为粘合剂滴入到所述底部凹槽中，在充满氮气的循环烘箱进行烘烤，使银浆固化。
本发明封装方法中，优选为，所述芯片为CMOS图像传感器芯片。
本发明封装方法中，优选为，所述塑模材料为环氧树脂模塑料。
本发明的基于复合互连衬底的芯片封装结构及方法，利用薄膜辅助成型技术(FAM)将芯片嵌入衬底，将封装尺寸大幅度减少，相比传统的四方无引脚扁平封装（QFN）可减少25%的体积，适应封装尺寸减小的发展要求。利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，提高了集成密度，从而满足高密度封装要求。此外，成本相对低，比晶圆级封装（WLP）和3D封装更具实际应用价值。本发明适用于CMOS图像传感器芯片的封装。
附图说明
图1是本发明的基于复合互连衬底的芯片封装方法的流程图。
图2是在底部凹槽中形成第一引线柱后的基板结构示意图。
图3是将芯片贴合在底部凹槽中后的器件结构示意图。
图4是形成闭合模具后的器件结构示意图。
图5是注入塑模材料并去除模具后的器件结构示意图。
图6是封装光学玻璃后的器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合图1，针对本发明的基于复合互连衬底的芯片封装方法的各具体步骤进行详细说明。
步骤S1，制备带有凹槽的基板100。具体而言，包括上下两个凹槽，顶部凹槽101的长度小于底部凹槽102的长度，在底部凹槽101的内侧设置第一引线柱103，所得结构如图2所示。其中，第一引线柱103优选为10根以上，均匀分布，互不接触干扰。第一引线柱的长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm ~0.2mm之间。第一引线柱例如可以由铜、金、银等高导电率材料制成。顶部凹槽101的长度范围为2mm~4mm，宽度范围为2mm~4mm，高度范围为0.5~1.5mm。底部凹槽102的长度在5mm~7mm之间，宽度在1mm~5.5mm之间，高度在0.1mm~0.2mm之间。在具体的一例中，准备尺寸为长8mm×宽 8mm×高1.2mm的PCB板作为基板，开设尺寸为长6.2mm×宽5.5mm×高0.2mm的底部凹槽，以及尺寸为长3mm×宽3mm×高1mm的顶部凹槽，在底部槽内边设置尺寸为长0.6mm×宽0.4mm×高0.2mm的铜柱。
步骤S2，准备芯片200，在其四周与第一引线柱103相应的位置设置第二引线柱201。其中，第二引线柱201优选为10根以上，均匀分布，互不接触干扰。第二引线柱的长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm ~0.2mm之间。第二引线柱例如可以由铜、金、银等高导电率材料制成，在本实施例中采用铜为第二引线柱。芯片200例如是CMOS图像传感器芯片。第二引线柱尺寸与第一引线柱尺寸相同，为长0.6mm×宽0.4mm ×高0.2mm，保证两者接触良好。
步骤S3，通过粘合剂300将芯片200贴合在底部凹槽102中，并使第一引线柱103与第二引线柱201贴合，所得结构如图3所示。具体而言，将基板100上下翻转，将银浆作为粘合剂滴入到底部凹槽102中，在充满氮气的循环烘箱进行烘烤，温度设定为170oC~175oC，烘烤时间为60min～120min，使银浆固化。
步骤S4，将基板100上下翻转，在基板100四周装载基材形成闭合模具400，并留有注入通道401，所得结构如图4所示。
步骤S5，通过注入通道401将塑模材料500注入到模腔，使顶部凹槽101完全被塑模材料500填充，然后去除模具400，所得结构如图5所示。其中，塑模材料可以是环氧树脂模塑料。
步骤S6，封装光学玻璃600，用UV胶将光学玻璃600与基板100黏合在一起，得到复合互连衬底的芯片封装结构，所得结构如图6示。
以上，针对本发明的基于复合互连衬底的芯片封装的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
本发明的基于复合互连衬底的芯片封装结构，如图6所示，包括基板100，其具有上下两个凹槽，顶部凹槽101的长度小于底部凹槽102的长度，并且在底部凹槽102内侧设置有第一引线柱103，顶部凹槽101中注入有塑模材料500。还包括第二引线柱201，设置在芯片200四周、与第一引线柱103相应的位置，芯片200贴合在底部凹槽102中，第一引线柱103与第二引线柱201相贴合。以及光学玻璃600，封装在基板100上。其中，芯片200例如是CMOS图像传感器芯片。塑模材料例如可以是环氧树脂模塑料。
其中，底部凹槽的长度在5mm~7mm之间，宽度在1mm~5mm之间，高度在0.1mm~0.2mm之间，顶部凹槽的长度范围为2mm~4mm，宽度范围为2mm~4mm，高度范围为0.5~1.5mm。
其中，第一引线柱和第二引线柱优选为10根以上。第一引线柱长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm ~0.2mm之间。所述第二引线柱的长度在0.5mm~0.7mm之间，宽度在0.1mm~0.5mm之间，高度在0.1mm ~0.2mm之间。第一引线柱和第二引线柱的尺寸可以相同也可以不同，只要均匀分布，互不接触干扰，保证良好接触即可。第一引线柱、第二引线柱的材质可以是铜、金、银等高导电率材料。
本发明的基于复合互连衬底的芯片封装结构及方法，利用薄膜辅助成型技术(FAM)将芯片嵌入衬底，封装尺寸大幅度减少，相比传统的四方无引脚扁平封装（QFN）可减少25%的体积，适应封装尺寸减小的发展要求。利用铜柱作为接合垫取代传统的引线框架，使基板制造与成型在一步工艺完成，提高了集成密度，从而满足高密度封装要求。此外，本发明的成本相对较低，比晶圆级封装（WLP）和3D封装更具实际应用价值。本发明适用于CMOS图像传感器芯片的封装。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种基于复合互连衬底的芯片封装结构，其特征在于，包括：
基板，其具有上下两个凹槽，顶部凹槽的长度小于底部凹槽的长度；芯片贴合在底部凹槽中；顶部凹槽中注入有塑模材料；
第一引线柱，若干根，分设于基板底部凹槽内侧；
第二引线柱，若干根，分设于芯片四周、与所述第一引线柱相应的位置，第一引线柱与所述第二引线柱一一对应，且两者贴合；
以及光学玻璃，封装在所述基板上。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述底部凹槽的长度为5mm~7mm，宽度为1mm~5mm，高度为0.1mm~0.2mm；所述顶部凹槽的长度为2mm~4mm，宽度为2mm~4mm，高度为0.5~1.5mm。
3.根据权利要求1或2所述的芯片封装结构，其特征在于，所述第一引线柱、所述第二引线柱为10根以上。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一引线柱、所述第二引线柱的长度为0.5mm~0.7mm，宽度为0.1mm~0.5mm，高度为0.1mm ~0.2mm。
5.根据权利要求1所述的芯片封装结构，其特征在于，所述第一引线柱、所述第二引线柱材料为铜、金或银。
6.一种如权利要求1-5之一所述基于复合互连衬底的芯片封装结构的封装方法，其特征在于，具体步骤为：
制备带有凹槽的基板；凹槽有两个，分设在基板的顶部和底部，顶部凹槽的长度小于底部凹槽的长度；
在基板底部凹槽内侧设置第一引线柱；
准备芯片，将芯片贴合在基板底部凹槽中，在芯片四周设置第二引线柱，第二引线柱与第一引线柱的位置一一对应，且两者贴合；
在基板四周装载基材形成闭合模具，并留有注入通道；
通过注入通道将塑模材料注入到模腔，然后去除模具；
封装光学玻璃，得到复合互连衬底的芯片封装结构。
7.根据权利要求6所述的封装方法，其特征在于，芯片通过粘合剂贴合在基板底部凹槽中，具体步骤为：
将所述基板 上下翻转，将银浆作为粘合剂滴入到所述底部凹槽中，在充满氮气的循环烘箱进行烘烤，使银浆固化。
8.根据权利要求6所述的封装方法，其特征在于，所述芯片为CMOS图像传感器芯片。
9.根据权利要求6所述的封装方法，其特征在于，所述塑模材料为环氧树脂模塑料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810336841.8A CN108649041B (zh) | 2018-04-16 | 2018-04-16 | 一种基于复合互连衬底的芯片封装结构及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810336841.8A CN108649041B (zh) | 2018-04-16 | 2018-04-16 | 一种基于复合互连衬底的芯片封装结构及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108649041A CN108649041A (zh) | 2018-10-12 |
| CN108649041B true CN108649041B (zh) | 2021-01-26 |
Family
ID=63746454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810336841.8A Active CN108649041B (zh) | 2018-04-16 | 2018-04-16 | 一种基于复合互连衬底的芯片封装结构及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108649041B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524428B (zh) * | 2018-11-13 | 2020-09-25 | 上海奕瑞光电子科技股份有限公司 | X射线探测单元、探测器及探测系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100527392C (zh) * | 2004-02-11 | 2009-08-12 | 三星电子株式会社 | 布线衬底、使用该布线衬底的固态成像装置及其制造方法 |
| EP2341541A2 (en) * | 2009-12-31 | 2011-07-06 | Kingpak Technology Inc. | Image sensor packaging structure with predetermined focal length |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| CN205789973U (zh) * | 2016-04-12 | 2016-12-07 | 华天科技（昆山）电子有限公司 | 影像传感芯片的封装结构 |
| KR20170129554A (ko) * | 2016-05-17 | 2017-11-27 | 하나 마이크론(주) | 초박형 이미지 센서-경통 일체형 카메라 모듈 |
| CN207165560U (zh) * | 2017-09-05 | 2018-03-30 | 中芯长电半导体（江阴）有限公司 | 集成图像传感器芯片及逻辑芯片的封装结构 |
-
2018
- 2018-04-16 CN CN201810336841.8A patent/CN108649041B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100527392C (zh) * | 2004-02-11 | 2009-08-12 | 三星电子株式会社 | 布线衬底、使用该布线衬底的固态成像装置及其制造方法 |
| EP2341541A2 (en) * | 2009-12-31 | 2011-07-06 | Kingpak Technology Inc. | Image sensor packaging structure with predetermined focal length |
| CN106158772A (zh) * | 2015-03-27 | 2016-11-23 | 蔡亲佳 | 板级嵌入式封装结构及其制作方法 |
| CN205789973U (zh) * | 2016-04-12 | 2016-12-07 | 华天科技（昆山）电子有限公司 | 影像传感芯片的封装结构 |
| KR20170129554A (ko) * | 2016-05-17 | 2017-11-27 | 하나 마이크론(주) | 초박형 이미지 센서-경통 일체형 카메라 모듈 |
| CN207165560U (zh) * | 2017-09-05 | 2018-03-30 | 中芯长电半导体（江阴）有限公司 | 集成图像传感器芯片及逻辑芯片的封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108649041A (zh) | 2018-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3866178B2 (ja) | Ｉｃカード | |
| US7242068B2 (en) | Photosensitive semiconductor package, method for fabricating the same, and lead frame thereof | |
| CN109727947B (zh) | 一种引脚、引脚组合结构、封装体及其制作方法 | |
| US7553688B2 (en) | Methods for packaging image sensitive electronic devices | |
| KR100640580B1 (ko) | 측면이 봉지재로 감싸진 반도체 패키지 및 그 제조방법 | |
| US7378301B2 (en) | Method for molding a small form factor digital memory card | |
| KR100690247B1 (ko) | 이중 봉합된 반도체 패키지 및 그의 제조 방법 | |
| JP4108701B2 (ja) | Ｉｃカードの製造方法 | |
| TWI239655B (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| CN102593015B (zh) | 半导体器件的制造方法 | |
| US10211184B2 (en) | Apparatus and methods for multi-die packaging | |
| CN101989555A (zh) | 模造成型的影像传感器封装结构制造方法及封装结构 | |
| CN107911587B (zh) | 一种摄像模组封装工艺及结构 | |
| US11355423B2 (en) | Bottom package exposed die MEMS pressure sensor integrated circuit package design | |
| CN108649041B (zh) | 一种基于复合互连衬底的芯片封装结构及其方法 | |
| US7339280B2 (en) | Semiconductor package with lead frame as chip carrier and method for fabricating the same | |
| CN110112163A (zh) | 一种图像传感器封装结构及封装方法 | |
| JP2010141261A (ja) | 半導体装置の中間構造体及び中間構造体の製造方法 | |
| US20020079438A1 (en) | Image sensor package and substrate thereof | |
| CN116705817B (zh) | 一种高可靠型图像传感器的封装工艺及封装结构 | |
| US20240128185A1 (en) | Semiconductor device and pre-forming adaptor thereof | |
| JP2007095964A (ja) | 半導体装置の製造方法 | |
| CN103579135A (zh) | 半导体封装件及其制造方法以及半导体封装件制造模具 | |
| US20150270195A1 (en) | Lead frame with mold lock structure | |
| JP4634436B2 (ja) | Ｉｃカードの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |