CN207165560U - 集成图像传感器芯片及逻辑芯片的封装结构 - Google Patents

集成图像传感器芯片及逻辑芯片的封装结构 Download PDF

Info

Publication number
CN207165560U
CN207165560U CN201721131033.5U CN201721131033U CN207165560U CN 207165560 U CN207165560 U CN 207165560U CN 201721131033 U CN201721131033 U CN 201721131033U CN 207165560 U CN207165560 U CN 207165560U
Authority
CN
China
Prior art keywords
image sensor
wiring layer
sensor chip
chip
logic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721131033.5U
Other languages
English (en)
Inventor
陈彦亨
林正忠
何志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201721131033.5U priority Critical patent/CN207165560U/zh
Application granted granted Critical
Publication of CN207165560U publication Critical patent/CN207165560U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型提供一种集成图像传感器芯片及逻辑芯片的封装结构，包括：重新布线层，透明盖板，封装于所述重新布线层的第一面上；金属引线结构，凸设于所述重新布线层的第二面上；图像传感器芯片及逻辑芯片，设置于所述重新布线层的第二面上，且所述图像传感器芯片、所述逻辑芯片与所述金属引线结构通过所述重新布线层实现相互之间的电连接；封装材料，形成于所述重新布线层的第二面上。本实用新型可以在同一个封装腔中集成图像传感器芯片及逻辑芯片，具有封装体积小，器件可靠性高的优点；本实用新型通过预先制作的金属柱实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本。

Description

集成图像传感器芯片及逻辑芯片的封装结构
技术领域
本实用新型属于半导体封装领域，特别是涉及一种集成图像传感器芯片及逻辑芯片的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
由于扇出晶圆级封装(fowlp)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，扇出晶圆级封装(fowlp)技术已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
现有的图像传感器芯片封装通常具有厚度较厚，硅穿孔工艺成本较高，金属连线容易断裂，整体良率较低等诸多缺点。
另外，图像传感器芯片，如人脸识别芯片等，通常需要搭配逻辑芯片集成使用，现有的制作方法是将单独封装好的图像传感器芯片通过外部连线与逻辑芯片进行电性连接。这种封装方法使得器件的体积较大，组装工艺过程较为复杂，且需要外部连线使得结构的稳定性大大降低，严重影响最终的器件结构的成品率。
基于以上所述，提供一种可以有效集成图像传感器芯片及逻辑芯片，并有效降低封装结构体积以及器件稳定性，且具有高成品率的封装结构及封装方法实属必要。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种集成图像传感器芯片及逻辑芯片的封装结构及封装方法，用于解决现有技术中图像传感器芯片及逻辑芯片的封装体积较大，器件稳定性低以及产品良率较低的问题。
为实现上述目的及其他相关目的，本实用新型提供一种集成图像传感器芯片及逻辑芯片的封装结构，所述封装结构包括：重新布线层，包括第一面以及与所述第一面相对的第二面；透明盖板，封装于所述重新布线层的第一面上；金属引线结构，凸设于所述重新布线层的第二面上；图像传感器芯片及逻辑芯片，设置于所述重新布线层的第二面上，且所述图像传感器芯片、所述逻辑芯片与所述金属引线结构通过所述重新布线层实现相互之间的电连接；以及封装材料，形成于所述重新布线层的第二面上，并包覆于所述图像传感器芯片、所述逻辑芯片及所述金属引线结构，其中，所述金属引线结构露出于所述封装材料。
优选地，所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
优选地，所述金属引线结构的高度大于所述图像传感器芯片及逻辑芯片的厚度。
优选地，所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
优选地，所述图像传感器芯片包括基底，形成于所述基底上的图像识别区域以及形成于所述基底边缘区域的焊盘，所述焊盘与所述图像识别区域电性连接，所述图像识别区域完全露出于所述重新布线层。
优选地，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，所述重新布线层包括图形化的介质层以及图形化的金属布线层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述透明盖板基于金锡键合层封装于所述重新布线层上，所述透明盖板、所述重新布线层与封装材料形成所述图像传感器芯片及逻辑芯片的封装腔。
本实用新型还提供一种集成图像传感器芯片及逻辑芯片的封装方法，所述封装方法包括：1)提供一支撑衬底，于所述支撑衬底表面形成分离层；2)于所述分离层上形成金属引线结构；3)提供图像传感器芯片及逻辑芯片，将所述图像传感器芯片及逻辑芯片粘附于所述分离层上，其中，所述图像传感器芯片及逻辑芯片具有电引出结构的一面朝向所述分离层；4)采用封装材料对所述图像传感器芯片及逻辑芯片进行封装；5)基于所述分离层分离所述封装材料与所述支撑衬底；6)于所述封装材料、图像传感器芯片及逻辑芯片上制作重新布线层，以实现所述图像传感器芯片、所述逻辑芯片与所述金属引线结构之间的电连接；以及7)于所述重新布线层上封装透明盖板；其中，所述制作方法还包括使所述金属引线结构露出于所述封装材料的步骤。
优选地，所述支撑衬底包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种；所述分离层包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底表面，然后采用紫外固化或热固化工艺使其固化成型。
优选地，所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
优选地，所述金属引线结构的高度大于所述图像传感器芯片及逻辑芯片的厚度。
优选地，所述图像传感器芯片包括基底，形成于所述基底上的图像识别区域以及形成于所述基底边缘区域的焊盘，所述焊盘与所述图像识别区域电性连接，所述图像识别区域完全露出于所述重新布线层。
优选地，步骤6)中，先于所述图像传感器芯片的图像识别区域覆盖光刻胶，然后再制作所述重新布线层。
优选地，步骤4)采用封装材料封装所述图像传感器芯片及逻辑芯片的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
优选地，步骤6)制作所述重新布线层为交替进行如下步骤：采用化学气相沉积工艺或物理气相沉积工艺于所述图像传感器芯片、逻辑芯片及封装材料的平面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
优选地，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述透明盖板基于金锡键合层封装于所述重新布线层上，所述透明盖板、所述重新布线层与封装材料形成所述图像传感器芯片及逻辑芯片的封装腔。
优选地，使所述金属引线结构露出于所述封装材料的方法为于步骤4)、步骤5)、步骤6)或步骤7)中对所述封装材料进行减薄。
如上所述，本实用新型的集成图像传感器芯片及逻辑芯片的封装结构及封装方法，具有以下有益效果：
1)本实用新型采用重新布线层的方法实现所述图像传感器芯片、所述逻辑芯片与所述金属引线结构之间的电连接，可以在同一个封装腔中集成图像传感器芯片及逻辑芯片，具有封装体积小，器件可靠性高的优点；
2)本实用新型通过预先制作的金属柱实现重新布线层的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本；
3)本实用新型工艺简单，可有效提高图像传感器芯片及逻辑芯片的封装性能，在半导体封装领域具有广泛的应用前景。
附图说明
图1～图10显示为本实用新型的集成图像传感器芯片及逻辑芯片的封装方法各步骤所呈现的结构示意图。
元件标号说明
101 支撑衬底
102 分离层
103 金属引线结构
104 图像传感器芯片
1041 图像识别区域
105 逻辑芯片
106 封装材料
107 重新布线层
108 透明盖板
109 金锡键合层
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图示中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1～图10所示，本实施例提供一种集成图像传感器芯片104及逻辑芯片105的封装方法，所述封装方法包括：
如图1～图2所示，首先进行步骤1)，提供一支撑衬底101，于所述支撑衬底表面形成分离层102。
作为示例，所述支撑衬底101包括玻璃衬底、金属衬底、半导体衬底、聚合物衬底及陶瓷衬底中的一种。在本实施例中，所述支撑衬底101选用为玻璃衬底，所述玻璃衬底成本较低，容易在其表面形成分离层102，且能降低后续的剥离工艺的难度。
作为示例，所述分离层102包括胶带及聚合物层中的一种，所述聚合物层首先采用旋涂工艺涂覆于所述支撑衬底101表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述分离层102选用为胶带，所述胶带成本较低，且在后续的分离工艺中只需要施一力将其掀开即可，粘附和分离工艺都较简单，可以大大节省整个工艺的成本。
如图3所示，然后进行步骤2)，于所述分离层102上形成金属引线结构103。
作为示例，所述金属引线结构103包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。所述金属引线的形状可依据后续重新布线层107的设计进行调整，最终将所述图像传感器芯片104及逻辑芯片105通过所述重新布线层107电性引出至封装材料106的表面，不需要采用昂贵的硅穿孔技术即可实现电引出。
作为示例，所述金属引线结构103的高度大于所述图像传感器芯片104及逻辑芯片105的厚度，以便于后续将所述金属引线结构103露出于封装材料106。
在本实施例中，所述金属引线结构103选用为导电性能良好的铜柱，以进一步节约工艺成本。
如图4所示，接着进行步骤3)，提供图像传感器芯片104及逻辑芯片105，将所述图像传感器芯片104及逻辑芯片105粘附于所述分离层102上，其中，所述图像传感器芯片104及逻辑芯片105具有电引出结构的一面朝向所述分离层102。
作为示例，所述图像传感器芯片104包括指纹识别芯片等。
作为示例，所述图像传感器芯片104包括基底，形成于所述基底上的图像识别区域1041以及形成于所述基底边缘区域的焊盘，所述焊盘与所述图像识别区域1041电性连接。
所述图像传感器芯片104的数量可以为一个或两个或多个，所述逻辑芯片105的数量也可以为一个或两个或多个，所述图像传感器芯片104与所述逻辑芯片105的数量可以为相同，也可以为不同，所述图像传感器及逻辑芯片105的实际功能可以依据器件的性能需求进行选定。
如图5所示，接着进行步骤4)，采用封装材料106对所述图像传感器芯片104及逻辑芯片105进行封装。
作为示例，采用封装材料106封装所述图像传感器芯片104及逻辑芯片105的方法包括压缩成型、传递模塑成型、液封成型、真空层压及旋涂中的一种，所述封装材料106包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述封装材料106的厚度至少大于所述图像传感器芯片104及逻辑芯片105的厚度，在本实施例中，所述封装材料106的厚度大于所述金属引线结构103的厚度。
如图6～图7所示，接着进行步骤5)，基于所述分离层102分离所述封装材料106与所述支撑衬底101。
作为示例，通过施加一力将所述封装材料106从所述分离层102掀开，即可实现分离。
如图7所示，作为示例，分离后还包括对所述封装材料106的背面进行减薄，使所述金属引线结构103露出于所述封装材料106的步骤。
如图8所示，然后进行步骤6)，先于所述图像传感器芯片104的图像识别区域1041覆盖光刻胶，然后于所述封装材料106、图像传感器芯片104及逻辑芯片105上制作重新布线层107，以实现所述图像传感器芯片104、所述逻辑芯片105与所述金属引线结构103之间的电连接，之后去除所述光刻胶使得所述图像识别区域1041完全露出于所述重新布线层107。
具体地，制作所述重新布线层107包括：
步骤a)，采用化学气相沉积工艺或物理气相沉积工艺于所述封装材料106、图像传感器芯片104及逻辑芯片105上形成介质层，并对所述介质层进行刻蚀形成图形化的介质层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层选用为氧化硅。
步骤b)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
作为示例，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层的材料选用为铜。
需要说明的是，所述重新布线层107可以包括依次层叠的多个介质层以及多个金属布线层，依据连线需求，通过对各介质层进行图形化或者制作通孔实现各层金属布线层之间的互连，以实现不同功能的连线需求。
如图9所示，最后进行步骤7)，于所述重新布线层107上封装透明盖板108。
作为示例，所述透明盖板108基于金锡键合层109封装于所述重新布线层107上，所述透明盖板108、所述重新布线层107与封装材料106形成所述图像传感器芯片104及逻辑芯片105的封装腔。
在本实施例中，所述透明盖板108选用为玻璃盖板。
需要说明的是，使所述金属引线结构103露出于所述封装材料106的方法可以于步骤4)、步骤5)、步骤6)或步骤7)中对所述封装材料106进行减薄而实现。
另外，所述金属引线结构103也可以选用为焊料球，则最终形成的结构如图10所示。
如图9所示，本实施例还提供一种集成图像传感器芯片104及逻辑芯片105的封装结构，所述封装结构包括：重新布线层107，包括第一面以及与所述第一面相对的第二面；透明盖板108，封装于所述重新布线层107的第一面上；金属引线结构103，凸设于所述重新布线层107的第二面上；图像传感器芯片104及逻辑芯片105，设置于所述重新布线层107的第二面上，且所述图像传感器芯片104、所述逻辑芯片105与所述金属引线结构103通过所述重新布线层107实现相互之间的电连接；以及封装材料106，形成于所述重新布线层107的第二面上，并包覆于所述图像传感器芯片104、所述逻辑芯片105及所述金属引线结构103，其中，所述金属引线结构103露出于所述封装材料106。
作为示例，所述金属引线结构103包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
作为示例，所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
作为示例，所述图像传感器芯片104包括基底，形成于所述基底上的图像识别区域1041以及形成于所述基底边缘区域的焊盘，所述焊盘与所述图像识别区域1041电性连接，所述图像识别区域1041完全露出于所述重新布线层107。
作为示例，所述封装材料106包括聚酰亚胺、硅胶以及环氧树脂中的一种。
作为示例，所述重新布线层107包括图形化的介质层以及图形化的金属布线层。
作为示例，所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述透明盖板108基于金锡键合层109封装于所述重新布线层107上，所述透明盖板108、所述重新布线层107与封装材料106形成所述图像传感器芯片104及逻辑芯片105的封装腔。
另外，所述金属引线结构103也可以选用为焊料球，则最终形成的结构如图10所示。
如上所述，本实用新型的集成图像传感器芯片104及逻辑芯片105的封装结构及封装方法，具有以下有益效果：
1)本实用新型采用重新布线层107的方法实现所述图像传感器芯片104、所述逻辑芯片105与所述金属引线结构103之间的电连接，可以在同一个封装腔中集成图像传感器芯片104及逻辑芯片105，具有封装体积小，器件可靠性高的优点；
2)本实用新型通过预先制作的金属柱实现重新布线层107的电性引出，不需要进行硅穿孔等工艺，可以大大节省工艺成本；
3)本实用新型工艺简单，可有效提高图像传感器芯片104及逻辑芯片105的封装性能，在半导体封装领域具有广泛的应用前景。
所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种集成图像传感器芯片及逻辑芯片的封装结构，其特征在于，所述封装结构包括：
重新布线层，包括第一面以及与所述第一面相对的第二面；
透明盖板，封装于所述重新布线层的第一面上；
金属引线结构，凸设于所述重新布线层的第二面上；
图像传感器芯片及逻辑芯片，设置于所述重新布线层的第二面上，且所述图像传感器芯片、所述逻辑芯片与所述金属引线结构通过所述重新布线层实现相互之间的电连接；以及
封装材料，形成于所述重新布线层的第二面上，并包覆于所述图像传感器芯片、所述逻辑芯片及所述金属引线结构，其中，所述金属引线结构露出于所述封装材料。
2.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述金属引线结构包括金属柱、焊料球、及金属柱与焊料凸点所组成的叠层中的一种。
3.根据权利要求2所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述金属柱包括铜柱、银柱、金柱、铝柱及钨柱中的一种，所述焊料球或焊料凸点的包括锡焊料、银焊料及金锡合金焊料中的一种。
4.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述金属引线结构的高度大于所述图像传感器芯片及逻辑芯片的厚度。
5.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述图像传感器芯片包括基底，形成于所述基底上的图像识别区域以及形成于所述基底边缘区域的焊盘，所述焊盘与所述图像识别区域电性连接，所述图像识别区域完全露出于所述重新布线层。
6.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述封装材料包括聚酰亚胺、硅胶以及环氧树脂中的一种。
7.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述重新布线层包括图形化的介质层以及图形化的金属布线层。
8.根据权利要求7所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
9.根据权利要求1所述的集成图像传感器芯片及逻辑芯片的封装结构，其特征在于：所述透明盖板基于金锡键合层封装于所述重新布线层上，所述透明盖板、所述重新布线层与封装材料形成所述图像传感器芯片及逻辑芯片的封装腔。
CN201721131033.5U 2017-09-05 2017-09-05 集成图像传感器芯片及逻辑芯片的封装结构 Active CN207165560U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721131033.5U CN207165560U (zh) 2017-09-05 2017-09-05 集成图像传感器芯片及逻辑芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721131033.5U CN207165560U (zh) 2017-09-05 2017-09-05 集成图像传感器芯片及逻辑芯片的封装结构

Publications (1)

Publication Number Publication Date
CN207165560U true CN207165560U (zh) 2018-03-30

Family

ID=61719848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721131033.5U Active CN207165560U (zh) 2017-09-05 2017-09-05 集成图像传感器芯片及逻辑芯片的封装结构

Country Status (1)

Country Link
CN (1) CN207165560U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649041A (zh) * 2018-04-16 2018-10-12 复旦大学 一种基于复合互连衬底的芯片封装结构及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108649041A (zh) * 2018-04-16 2018-10-12 复旦大学 一种基于复合互连衬底的芯片封装结构及其方法
CN108649041B (zh) * 2018-04-16 2021-01-26 复旦大学 一种基于复合互连衬底的芯片封装结构及其方法

Similar Documents

Publication Publication Date Title
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN105140213B (zh) 一种芯片封装结构及封装方法
CN105514087A (zh) 双面扇出型晶圆级封装方法及封装结构
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
CN106887393B (zh) 集成有功率传输芯片的封装结构的封装方法
CN105070671A (zh) 一种芯片封装方法
CN205039151U (zh) 一种堆叠型芯片封装结构
CN107248509A (zh) Emi防护的芯片封装结构及封装方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN107369664A (zh) 半导体芯片的封装结构及封装方法
CN107452702A (zh) 半导体芯片的封装结构及封装方法
CN114883275A (zh) 一种多种类芯片集成封装结构及其制造方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107195625A (zh) 双面塑封扇出型系统级叠层封装结构及其制备方法
CN107425031A (zh) 背照式cmos传感器的封装结构及封装方法
CN212084995U (zh) 晶圆级封装结构
CN212392240U (zh) 扇出型封装结构
CN207165560U (zh) 集成图像传感器芯片及逻辑芯片的封装结构
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN207165562U (zh) Emi防护的芯片封装结构
CN206931602U (zh) 双面塑封扇出型系统级叠层封装结构
CN207503967U (zh) 指纹识别芯片的封装结构
CN107644845A (zh) 指纹识别芯片的封装结构及封装方法
CN205039150U (zh) 一种芯片封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.

CP03 Change of name, title or address