CN103762201B - Mems传感器、半导体封装器件及方法 - Google Patents

Mems传感器、半导体封装器件及方法 Download PDF

Info

Publication number
CN103762201B
CN103762201B CN201410038648.8A CN201410038648A CN103762201B CN 103762201 B CN103762201 B CN 103762201B CN 201410038648 A CN201410038648 A CN 201410038648A CN 103762201 B CN103762201 B CN 103762201B
Authority
CN
China
Prior art keywords
lead frame
leads ends
chip
packaging body
packing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410038648.8A
Other languages
English (en)
Other versions
CN103762201A (zh
Inventor
饶杰
段志伟
黄定海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meixin Semiconductor Wuxi Co Ltd
Original Assignee
Meixin Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meixin Semiconductor Wuxi Co Ltd filed Critical Meixin Semiconductor Wuxi Co Ltd
Priority to CN201410038648.8A priority Critical patent/CN103762201B/zh
Publication of CN103762201A publication Critical patent/CN103762201A/zh
Application granted granted Critical
Publication of CN103762201B publication Critical patent/CN103762201B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种MEMS传感器、半导体封装器件及方法,其中所述半导体封装器件包括:包括多个芯片连接端、多个第一引脚端、多个第二引脚端和多个桥接端的引线框架;具有多个压焊区的芯片,各个压焊区分别与各个芯片连接端相连;多个桥接部件,它们的一端分别与相应的桥接端相连,它们的另一端作为第三引脚端;包覆引线框架、芯片以及桥接部件的封装体,第一引脚端外露于封装体的第一表面,第二引脚端的一个表面外露于封装体的第一表面,第二引脚端的另一个表面外露于封装体的与第一表面相邻接的第二表面,第三引脚端外露于封装体的第二表面。本发明采用了普通的引线框架,成熟的铜夹工艺,制造成本低,焊端面切割而成,共面度高,降低板级焊接难度。

Description

MEMS传感器、半导体封装器件及方法
【技术领域】
本发明涉及半导体封装技术领域,特别涉及一种MEMS传感器、半导体封装器件及方法。
【背景技术】
封装对于芯片来说是必须的,也是至关重要的,封装也可以说是安装半导体集成电路芯片用的外壳,它不仅起着保护芯片和增强导热性能的作用,而且还具有沟通芯片内部世界与外部电路的桥梁和规格通用功能的作用。现有的半导体封装大多仅可水平安装(即半导体封装安装在PCB板(Printed Circuit Board,印制电路板)上后,半导体封装中的芯片与PCB板平行)或者仅可垂直安装(即半导体封装安装在PCB板上后,半导体封装中的芯片与PCB板垂直)。
现有的可垂直贴装的半导体封装工艺较复杂,且成本较高。请参考图1所示,其为现有技术中的一种可垂直贴装的半导体塑封封装的透视图,该垂直贴装塑封封装由上下两层引线框架(分别为第一引线框架110和第二引线框架120)经塑封料填充而成,塑封料成型后在封装中心形成空腔(cavity)130,用于芯片贴装。两层引线框架在塑封体侧壁上外露而形成上下两排焊端(分别为第一焊端112和第二焊端122),两层引线框架在空腔130内外露形成左右两排引线键合(Wire bonding)焊盘(分别为第一引线键合焊盘114和第二引线键合焊盘124),通过Wire bonding方式实现芯片到封装侧壁的电互连。该封装为了实现从水平方向到垂直方向的互连,两层框架都必须经过弯折成型,其中,第一引线框架110甚至需要3次弯折,这增加了引线框架复杂性和加工难度;在侧壁面上,第一焊端112和第二焊端122的共面性的实现需要两层框架的高精度对齐和框架冲压成型(stamping)的精确一致性,这些要求增加了封装工艺难度,也增加了成本。
此外,半导体封装的单一安装方式会限制其应用以及限制被封装的芯片的电路设计。例如,MEMS(Micro-Electro-Mechanical System,微机电系统)传感器大多具有可动部件,以实现方向感知功能,较常见的是具有2轴的MEMS传感器,其仅需设计可动部件有X轴和Y轴方向上的位移,以实现X轴、Y轴方向上的位移感测,(设定PCB板厚度方向为Z轴,且X轴、Y轴和Z轴相互垂直)。由于受到半导体封装的单一安装方式的限制,具有全方位的方向感知功能的MEMS传感器(即3轴的MEMS传感器)需要设计可动部件有X轴、Y轴和Z轴方向上的位移,虽然3轴的MEMS传感器可以通过芯片的集成实现,但是为此需要付出更长的研发周期,更长的晶圆工艺和更多的良率损失。
因此,有必要提供一种改进的技术方案来克服上述问题。
【发明内容】
本发明的目的之一在于提供一种半导体封装器件,其中既可在PCB板上垂直贴装,也可在PCB板上水平贴装,同时所述半导体封装器件的封装方法也较为简单、易行。
本发明的目的之一在于提供一种半导体封装方法,其得到的半导体封装器件既可在PCB板上垂直贴装,也可在PCB板上水平贴装,同时该封装方法也较为简单、易行。
本发明的目的之一在于提供一种MEMS传感器,其仅需2轴的传感器通过不同的贴装方式就可以实现3轴的方向感知,大幅降低晶圆设计和晶圆工艺要求。
为了解决上述问题,根据本发明的一个方面,本发明提出一种半导体封装器件,其包括:引线框架,其包括多个芯片连接端、多个第一引脚端、多个第二引脚端、多个桥接端,其中一些芯片连接端分别与相应的第一引脚端相连,其余的芯片连接端分别与相应的第二引脚端相连,与第一引脚端相连的那些芯片连接端还分别与相应的桥接端相连;具有多个压焊区的芯片,其中各个压焊区分别与各个芯片连接端相连;多个桥接部件,它们的一端分别与相应的桥接端相连,它们的另一端作为第三引脚端;包覆所述引线框架、芯片以及桥接部件的封装体,其中第一引脚端外露于所述封装体的第一表面,第二引脚端的一个表面外露于所述封装体的第一表面,第二引脚端的另一个表面外露于所述封装体的与第一表面相邻接的第二表面,第三引脚端外露于所述封装体的第二表面。
进一步的,所述半导体封装器件能够以第一表面作为安装表面,此时第一引脚端和第二引脚端作为外接引脚,所述半导体封装器件亦能够以第二表面作为安装表面,此时第二引脚端和第三引脚端作为外接引脚,第一表面与第二表面相垂直,所述引线框整体为平面板状。
进一步的,所述封装体包括封装所述引线框架的引线框架封装,所述引线框架封装为平面板状结构,其具有下表面和上表面,所述引线框架封装的下表面就是所述封装体的第一表面,所述芯片连接端和所述桥接端外露于所述引线框架封装的上表面,第一引脚端和第二引脚端外露于所述引线框架封装的下表面。
进一步的,第一引脚端排成一排并位于所述引线框架的一侧,第二引脚端排成另一排并位于所述引线框架的另一侧,其中这两排引脚端相互平行,所述芯片设置于这两排引脚端之间,所述桥接端亦排成一排并与前述两排引脚端相互平行,所述桥接端位于所述引线框架的靠近所述第二引脚端的一侧。
进一步的,所述桥接部件为弯折金属条,所述桥接部件包括自所述桥接端垂直于所述引线框架延伸的连接部以及平行于所述引线框架延伸的水平部,所述水平部作为第三引脚端。
根据本发明的另一个方面,本发明提供一种MEMS传感器,其包括:PCB板以及两个半导体封装器件,每个半导体封装器件包括:引线框架,其包括多个芯片连接端、多个第一引脚端、多个第二引脚端、多个桥接端,其中一些芯片连接端分别与相应的第一引脚端相连,其余的芯片连接端分别与相应的第二引脚端相连,与第一引脚端相连的那些芯片连接端还分别与相应的桥接端相连;具有多个压焊区的芯片,其中各个压焊区分别与各个芯片连接端相连;多个桥接部件,它们的一端分别与相应的桥接端相连,它们的另一端作为第三引脚端;包覆所述引线框架、芯片以及桥接部件的封装体,其中第一引脚端外露于所述封装体的第一表面,第二引脚端的一个表面外露于所述封装体的第一表面,第二引脚端的另一个表面外露于所述封装体的与第一表面相邻接的第二表面,第三引脚端外露于所述封装体的第二表面。所述半导体封装器件中的芯片为两轴MEMS传感器,其能够感知两个轴方向的移动。其中一个半导体封装器件以第一表面作为安装表面安装于所述PCB板上,此时第一引脚端和第二引脚端作为外接引脚与所述PCB板相连,其中另一个半导体封装器件以第二表面作为安装表面安装于所述PCB板上,此时第二引脚端和第三引脚端作为外接引脚与所述PCB板相连,其中第二表面垂直于第一表面,两个半导体封装器件能够共同来感知三个轴方向的移动。
根据本发明的再一个方面,本发明提供一种半导体封装方法,其包括:提供平面板状的引线框架组件,其至少包括有相邻设置的第一引线框架和第二引线框架,每个引线框架包括管芯区、多个芯片连接端、多个第一引脚端、多个第二引脚端和多个桥接端;将第一芯片放置于第一引线框的管芯区,将第二芯片放置于第二引线框的管芯区,将第一芯片的多个压焊区分别与第一引线框中的相应的芯片连接端相连,将第二芯片的多个压焊区分别与第二引线框中的相应的芯片连接端相连;在引线框架组件上安装多个一体式桥接夹,每个桥接夹包括与第二引线框的桥接端相连的第一连接部、与第二引线框的桥接端相连的第二连接部和位于第一连接部和第二连接部之间的与所述引线框架组件间隔一段距离的跨接部;将第一芯片、第二芯片、引线框架组件和桥接夹塑封形成封装体组件;将所述封装体组件切割成为第一封装体和第二封装体,同时所述引线框组件被分离为位于第一封装体内的第一引线框架和位于第二封装体内的第二引线框架,所述桥接夹的跨接部被从中部切割以使得所述桥接夹也被分离为位于第一封装体内的第一桥接部件和位于第二封装体内的第二桥接部件,以得到包括第一封装体、第一引线框架、第一桥接部件、第一芯片的第一半导体封装器件,以及包括第二封装体、第二引线框架、第二桥接部件、第二芯片的第二半导体封装器件,第一桥接部件中的部分跨接部作为第一半导体封装器件中的第三引脚,第二桥接部件中的部分跨接部作为第二半导体封装器件中的第三引脚,其中每个半导体封装器件中的第一引脚端外露于其封装体的第一表面,第二引脚端的一个表面外露于其封装体的第一表面,第二引脚端的另一个表面外露于其封装体的与第一表面相邻接且垂直的第二表面,第三引脚端外露于其封装体的第二表面。
进一步的,在每个引线框架中,一些芯片连接端分别与相应的第一引脚端相连,其余的芯片连接端分别与相应的第二引脚端相连,与第一引脚端相连的那些芯片连接端还分别与相应的桥接端相连,所述半导体封装器件能够以第一表面作为安装表面,此时第一引脚端和第二引脚端作为外接引脚,所述半导体封装器件亦能够以第二表面作为安装表面,此时第二引脚端和第三引脚端作为外接引脚,第一表面与第二表面相垂直。
进一步的,所述引线框架组件是由引线框架经过预封装后形成的。
进一步的,在每个引线框架中,第一引脚端排成一排并位于该引线框架的一侧,第二引脚端排成另一排并位于该引线框架的另一侧,其中这两排引脚端相互平行,相应的芯片放置于这两排引脚端之间,所述桥接端亦排成一排并与前述两排引脚端相互平行,所述桥接端位于该引线框架的靠近所述第二引脚端的一侧。
进一步的,第一引线框架的第二引脚与第二引线框架的对应的第二引脚为一体式结构,在切割所述封装体组件时,同时将第一引线框架的第二引脚与第二引线框架的对应的第二引脚分离。
进一步的,每个桥接夹的第一连接部和第二连接部垂直于所述引线框架组件,所述跨接部平行于所述引线框架组件。
与现有技术相比,本发明中的半导体封装器件和方法具有如下优点:采用了普通的引线框架,无需弯折成型,成熟的copper clip(铜夹)工艺,制造成本低;焊端面切割而成,共面度高,降低板级焊接难度、提升板级焊接可靠性;封装无空腔结构、无封盖工艺,封装工艺大大简化,可制造性好。由于本发明中的半导体封装器件即可实现水平贴装(贴装后芯片与PCB平行),同时也可实现垂直贴装(贴装后芯片与PCB垂直),因此,仅需要2轴的传感器芯片通过不同的贴装方式就可实现3轴的方向感知,大幅降低MEMS传感器的晶圆设计和晶圆工艺要求。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为现有技术中的一种可垂直贴装的半导体塑封封装的透视图;
图2为本发明在一个实施例中的半导体封装的封装方法的流程示意图;
图3a、3b、3c、图4至图6、图7a、7b、7c为本发明的半导体封装的封装方法在一个实施例中的各个步骤对应的结构示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。
图2为本发明在一个实施例中的半导体封装方法200的流程示意图。图3a、3b、3c、图4至图6、图7a、7b、7c为本发明的半导体封装方法在一个实施例中的各个步骤对应的结构示意图。
如图2所示,所述半导体封装方法200包括如下步骤。
步骤210,提供平面板状的引线框架组件300。
图3a为一种引线框架组件的一个角度的立体示意图,其示出了所述引线框架组件的上表面301。图3b为图3a所示的引线框架组件的另一个角度的立体示意图,其示出了所述引线框架组件的下表面302。图3a和图3b所示的所述引线框架组件是由图3c所示的引线框架经过预封装而形成的,其中图3c中的所述引线框架的大部分引线被封装于引线框架组件内,只预留部分垫片外露以用于后续电性连接。
所述引线框架组件300至少包括有相邻设置的第一引线框架310(位于虚线L1的一侧)和第二引线框架320(位于虚线L1的另一侧)。每个引线框架310或320包括管芯区331a或331b、多个芯片连接端332a或332b、多个第一引脚端333a或333b、多个第二引脚端334a或334b和多个桥接端335a或335b。在每个引线框架310或320中,第一引脚端333a或333b排成一排并位于该引线框架的一侧,第二引脚端334a或334b排成另一排并位于该引线框架的另一侧,其中这两排引脚端相互平行,管芯区331a或331b位于这两排引脚端之间,所述桥接端335a或335b亦排成一排并与前述两排引脚端相互平行,所述桥接端335a或335b位于该引线框架的靠近所述第二引脚端334a或335b的一侧。在图3b所示的实施例中,第一引线框架310的第二引脚334a与第二引线框架320的对应的第二引脚334b为一体式结构,后续将被切割分离,下文具体介绍。
第一引脚端333a和333b和第二引脚端334a和334b外露于所述引线框架组件300的下表面302,所述芯片连接端332a和332b和桥接端334a和334b外露于所述引线框架组件300的上表面301。
请参照图3c所示,在每个引线框架310或320中,有一些芯片连接端332a或332b分别与相应的第一引脚端333a或333b相连,其余的芯片连接端332a或332b分别与相应的第二引脚端334a或334b相连,与第一引脚端333a或333b相连的那些芯片连接端332a或332b还分别与相应的桥接端335a或335b相连。具体的,图3c中的一个芯片连接端332b1与相应的第一引脚端333b1相连,同时其还与相应的桥接端335b1相连。
在另一个可选择的实施例中,所述引线框架组件300也可以不经过预封装,其可以是无封装的引线框架组件,其结构类似于图3c所示,此时所述无封装的引线框架组件的各个引线框架的中部应该设置有放置芯片的基岛。
步骤220,结合图4所示,在引线框架组件300上安装芯片。
具体的,将第一芯片400a放置于第一引线框310的管芯区,将第二芯片400b放置于第二引线框320的管芯区,将第一芯片400a的多个压焊区(未图示)分别与第一引线框310中的相应的芯片连接端332a相连,将第二芯片400b的多个压焊区(未图示)分别与第二引线框320中的相应的芯片连接端332b相连。
在一个实施例中,可以采用wire bonding(引线键合)芯片互连方式,即芯片正装,引线键合互连,塑封前封装工艺转SMT(表面安装工艺)工艺,这样可以将芯片安装于所述引线框架组件300上。在另一实施例中,也可以采用Flip chip(倒装芯片)芯片互连方式,即框架印锡,SMT贴装芯片,全流程SMT工艺。
步骤230,结合图5所示,在引线框架组件300上安装多个一体式桥接夹510。每个桥接夹510包括与第一引线框310的桥接端335a相连的第一连接部511、与第二引线框320的桥接端335b相连的第二连接部512和位于第一连接部511和第二连接部512之间的与所述引线框架组件300间隔一段距离的跨接部513。
每个桥接夹510的第一连接部511和第二连接部512垂直于所述引线框架组件300,所述跨接部513平行于所述引线框架组件300。
在图5所示的实施例中,所述桥接夹510还包括连接第一连接部511和所述跨接部513的第一弯折部514,以及连接第二连接部512和所述跨接部513的第二弯折部515。
在一个实施例中,所述桥接夹510为铜夹(copper clip),采用copper clip工艺将copper clip安装在引线框架组件300上。
步骤240,结合图6所示,将第一芯片400a、第二芯片400b、引线框架组件300和桥接夹510塑封形成封装体组件610。
此时,第一引线框的第一引脚333a和第二引脚334a外露于所述塑封体组件610的底面,第二引线框的第一引脚333b和第二引脚334b外露于所述塑封体组件610的底面,所述桥接夹510的跨接部513外露于所述塑封体组件610的顶面。这样,可以在后续以第二表面(图7c中的7112)为安装面进行焊接安装时,可以在部分跨接部513a的边墙上爬锡形成焊点,这样使得焊点更加强壮,提升了焊点可靠性。在有的实施例中,所述桥接夹510的跨接部513也可不外露于所述塑封体组件610的顶面,可以取决于具体的焊接应用。
步骤250,结合图6和图7a、图7b、图7c所示,沿所述虚线L1将所述封装体组件610切割以形成第一半导体封装器件710以及第二半导体封装器件720。
图7a为切割后的第一半导体封装器件以及第二半导体封装器件在一个角度的立体示意图,其示出了所述半导体封装器件的上表面。图7b为图7a所示的切割后的第一半导体封装器件以及第二半导体封装器件在另一个角度的立体示意图,其示出了所述半导体封装器件的下表面。图7c为图7a所示割后的第一半导体封装器件710在另一个角度的立体示意图,其示出了其示出了第一半导体封装器件的第二表面7112。
具体的,将所述封装体组件610切割成封装体711和第二封装体721,同时所述引线框组件300被分离为位于第一封装体内711的第一引线框架310和位于第二封装体721内的第二引线框架320,所述桥接夹510的跨接部513被从中部切割以使得所述桥接夹510也被分离为位于第一封装体711内的第一桥接部件(未图示)和位于第二封装体721内的第二桥接部件(未图示)。这样就得到了包括第一封装体711、第一引线框架310、第一桥接部件、第一芯片400a的第一半导体封装器件710,以及包括第二封装体721、第二引线框架320、第二桥接部件、第二芯片400b的第二半导体封装器件720,第一桥接部件中的部分跨接部作为第一半导体封装器件710中的第三引脚513a,第二桥接部件中的部分跨接部作为第二半导体封装器件720中的第三引脚513b。
每个半导体封装器件中的第一引脚端333a或333b外露于其封装体的第一表面7111或7211,第二引脚端334a或334b的一个表面外露于其封装体的第一表面7111或7211,第二引脚端334a或334b的另一个表面外露于其封装体的与第一表面7111或7211相邻接且垂直的第二表面7112或7212,第三引脚端513a或513b外露于其封装体的第二表面7112或7212。
所述半导体封装器件能够以第一表面7111或7211作为安装表面,此时第一引脚端333a或333b和第二引脚端334a或334b作为外接引脚,所述半导体封装器件亦能够以第二表面7112或7212作为安装表面,此时第二引脚端334a或334b和第三引脚端513a或513b作为外接引脚,第一表面与第二表面互相垂直。
在一个实施例中,可以采用半切电镀的方式在第一引脚、第二引脚和第三引脚的外露部分上形成金属镀层,以实现引脚的可焊性和焊接的长期稳定性。具体的,先仅将封装体组件610有引脚的侧壁切出,整条框架仍然连接在一起,电镀后再将其与部分切断。在另一个可选择的实施例中,也可以采用全切化镀置换的方式在第一引脚、第二引脚和第三引脚的外露部分上形成金属镀层。具体的,塑封后切割前整条框架电镀,完全切割后引线框架和桥接夹的断面再经过一次化镀。
本发明中的半导体封装方法具有如下优点:采用了普通的引线框架,无需弯折成型,成熟的copper clip(铜夹)工艺,制造成本低;焊端面切割而成,共面度高,降低板级焊接难度、提升板级焊接可靠性;封装无空腔结构、无封盖工艺,封装工艺大大简化,可制造性好。
请继续参看图3a、3b、3c、图4至图6、图7a、7b、7c所示,根据本发明的另一个方面,本发明还提供一种半导体封装器件,下面以图7a中的半导体封装器件710为例进行介绍。
所述半导体封装器件包括引线框架310、具有多个压焊区的芯片400a、多个桥接部件(由图5中的桥接夹510切割分离而成)、包覆所述引线框架310、芯片400a以及桥接部件的封装体711。
如上文所述,所述引线框架310包括多个芯片连接端332a、多个第一引脚端333a、多个第二引脚端334a、多个桥接端335a,其中有一些芯片连接端332a分别与相应的第一引脚端333a相连,其余的芯片连接端332a分别与相应的第二引脚端334a相连,与第一引脚端333a相连的那些芯片连接端332a还分别与相应的桥接端335a相连。所述芯片400a具有多个压焊区,其中各个压焊区分别与各个芯片连接端332a相连。每个桥接部件的一端分别与相应的桥接端335a相连,另一端作为第三引脚端513a。
其中第一引脚端333a外露于所述封装体711的第一表面7111(也可以被称为底面),第二引脚端334a的一个表面外露于所述封装体721的第一表面7111,第二引脚端334a的另一个表面外露于所述封装体711的与第一表面相邻接的第二表面7112,第三引脚端513a外露于所述封装体的第二表面7112(也可以被称为切割面)。由于该第二表面是切割而成,共面度高,因此在以第二表面为安装面时,可以降低板级焊接难度、提升板级焊接可靠性。
所述半导体封装器件710能够以第一表面作为安装表面,此时第一引脚端和第二引脚端作为外接引脚,所述半导体封装器件亦能够以第二表面作为安装表面,此时第二引脚端和第三引脚端作为外接引脚,第一表面与第二表面相垂直,所述引线框整体为平面板状。
所述封装体710包括封装所述引线框架的引线框架封装,所述引线框架封装为平面板状结构,其具有下表面和上表面,所述引线框架封装的下表面就是所述封装体的第一表面,所述芯片连接端和所述桥接端外露于所述引线框架封装的上表面,第一引脚端和第二引脚端外露于所述引线框架封装的下表面。
所述桥接部件为弯折金属条,所述桥接部件包括自所述桥接端335a垂直于所述引线框架310延伸的连接部511以及平行于所述引线框架310延伸的水平部(即跨接部的部分),所述水平部作为第三引脚端513a。
所述半导体封装器件710既可在PCB板上垂直贴装,也可在PCB板上水平贴装,同时所述半导体封装器件的封装方法也较为简单、易行。
根据本发明的另一个方面,本发明提供一种MEMS传感器,所述MEMS传感器包括:PCB板以及两个上文所述的半导体封装器件710和720。所述半导体封装器件中的芯片400a和400b为两轴MEMS传感器,其能够感知两个轴方向的移动。其中一个半导体封装器件710以第一表面作为安装表面安装于所述PCB板上,此时第一引脚端和第二引脚端作为外接引脚与所述PCB板相连,其中另一个半导体封装器件720以第二表面作为安装表面安装于所述PCB板上,此时第二引脚端和第三引脚端作为外接引脚与所述PCB板相连,其中第二表面垂直于第一表面,这样两个半导体封装器件710和720能够共同来感知三个轴方向的移动。
综上所述,本发明中的半导体封装方法采用普通的引线框架制造和成熟的copper clip工艺,从而降低制造成本低;该半导体封装方法形成的半导体封装中无空腔结构、无封盖工艺,从而使封装工艺大大简化,可制造性好;该半导体封装方法形成的半导体封装部分外接端子切割而成,共面度高,降低板级焊接难度、提升板级焊接可靠性;该半导体封装方法形成的半导体封装的反面形成有水平贴装端子,侧壁形成有垂直贴装端子,从而使半导体封装可与PCB板多角度贴装。此外,由于本发明中的半导体封装器件即可实现水平贴装,同时也可实现垂直贴装,因此,仅需要2轴的传感器芯片通过不同的贴装方式就可实现3轴的方向感知,大幅降低晶圆设计和晶圆工艺要求。
在本发明中的“相连”、“相接”、“连接”大部分都指的是电性的连接,可以是直接电性连接,也可以是间接电性连接。
需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (11)

1.一种半导体封装器件,其特征在于,其包括:
引线框架,其包括多个芯片连接端、多个第一引脚端、多个第二引脚端、多个桥接端,其中一些芯片连接端分别与相应的第一引脚端相连,其余的芯片连接端分别与相应的第二引脚端相连,与第一引脚端相连的那些芯片连接端还分别与相应的桥接端相连;
具有多个压焊区的芯片,其中各个压焊区分别与各个芯片连接端相连;
多个桥接部件,它们的一端分别与相应的桥接端相连,它们的另一端作为第三引脚端,其中,多个桥接部件为铜;
包覆所述引线框架、芯片以及桥接部件的封装体,其中第一引脚端外露于所述封装体的第一表面,第二引脚端的一个表面外露于所述封装体的第一表面,第二引脚端的另一个表面外露于所述封装体的与第一表面相邻接的第二表面,第三引脚端外露于所述封装体的第二表面,
所述半导体封装器件能够以第一表面作为安装表面,此时第一引脚端和第二引脚端作为外接引脚,所述半导体封装器件亦能够以第二表面作为安装表面,此时第二引脚端和第三引脚端作为外接引脚,第一表面与第二表面相垂直,所述引线框整体为平面板状。
2.根据权利要求1 所述的半导体封装器件,其特征在于,所述封装体包括封装所述引线框架的引线框架封装,所述引线框架封装为平面板状结构,其具有下表面和上表面,所述引线框架封装的下表面就是所述封装体的第一表面,所述芯片连接端和所述桥接端外露于所述引线框架封装的上表面,第一引脚端和第二引脚端外露于所述引线框架封装的下表面。
3.根据权利要求1-2 任一所述的半导体封装器件,其特征在于,
第一引脚端排成一排并位于所述引线框架的一侧,第二引脚端排成另一排并位于所述引线框架的另一侧,其中这两排引脚端相互平行,所述芯片设置于这两排引脚端之间,所述桥接端亦排成一排并与前述两排引脚端相互平行,所述桥接端位于所述引线框架的靠近所述第二引脚端的一侧。
4.根据权利要求3所述的半导体封装器件,其特征在于,所述桥接部件为弯折金属条,所述桥接部件包括自所述桥接端垂直于所述引线框架延伸的连接部以及平行于所述引线框架延伸的水平部,所述水平部作为第三引脚端。
5.一种MEMS 传感器,其特征在于,其包括:PCB 板以及两个如权利要求1-4 任一所述的半导体封装器件,所述半导体封装器件中的芯片为两轴MEMS 传感器,其能够感知两个轴方向的移动;
其中一个半导体封装器件以第一表面作为安装表面安装于所述PCB 板上,此时第一引脚端和第二引脚端作为外接引脚与所述PCB 板相连,其中另一个半导体封装器件以第二表面作为安装表面安装于所述PCB 板上,此时第二引脚端和第三引脚端作为外接引脚与所述PCB 板相连,其中第二表面垂直于第一表面,两个半导体封装器件能够共同来感知三个轴方向的移动。
6.一种半导体封装方法,其特征在于,其包括:
提供平面板状的引线框架组件,其至少包括有相邻设置的第一引线框架和第二引线框架,每个引线框架包括管芯区、多个芯片连接端、多个第一引脚端、多个第二引脚端和多个桥接端;
将第一芯片放置于第一引线框的管芯区,将第二芯片放置于第二引线框的管芯区,将第一芯片的多个压焊区分别与第一引线框中的相应的芯片连接端相连,将第二芯片的多个压焊区分别与第二引线框中的相应的芯片连接端相连;
在引线框架组件上安装多个一体式桥接夹,每个桥接夹包括与第二引线框的桥接端相连的第一连接部、与第二引线框的桥接端相连的第二连接部和位于第一连接部和第二连接部之间的与所述引线框架组件间隔一段距离的跨接部;
将第一芯片、第二芯片、引线框架组件和桥接夹塑封形成封装体组件;
将所述封装体组件切割成为第一封装体和第二封装体,同时所述引线框组件被分离为位于第一封装体内的第一引线框架和位于第二封装体内的第二引线框架,所述桥接夹的跨接部被从中部切割以使得所述桥接夹也被分离为位于第一封装体内的第一桥接部件和位于第二封装体内的第二桥接部件,以得到包括第一封装体、第一引线框架、第一桥接部件、第一芯片的第一半导体封装器件,以及包括第二封装体、第二引线框架、第二桥接部件、第二芯片的第二半导体封装器件,第一桥接部件中的部分跨接部作为第一半导体封装器件中的第三引脚,第二桥接部件中的部分跨接部作为第二半导体封装器件中的第三引脚,其中每个半导体封装器件中的第一引脚端外露于其封装体的第一表面,第二引脚端的一个表面外露于其封装体的第一表面,第二引脚端的另一个表面外露于其封装体的与第一表面相邻接且垂直的第二表面,第三引脚端外露于其封装体的第二表面。
7.根据权利要求6 所述的半导体封装方法,其特征在于,在每个引线框架中,一些芯片连接端分别与相应的第一引脚端相连,其余的芯片连接端分别与相应的第二引脚端相连,与第一引脚端相连的那些芯片连接端还分别与相应的桥接端相连,所述半导体封装器件能够以第一表面作为安装表面,此时第一引脚端和第二引脚端作为外接引脚,所述半导体封装器件亦能够以第二表面作为安装表面,此时第二引脚端和第三引脚端作为外接引脚,第一表面与第二表面相垂直。
8.根据权利要求6 所述的半导体封装方法,其特征在于,所述引线框架组件是由引线框架经过预封装后形成的。
9.根据权利要求6 所述的半导体封装方法,其特征在于,
在每个引线框架中,第一引脚端排成一排并位于该引线框架的一侧,第二引脚端排成另一排并位于该引线框架的另一侧,其中这两排引脚端相互平行,相应的芯片放置于这两排引脚端之间,所述桥接端亦排成一排并与前述两排引脚端相互平行,所述桥接端位于该引线框架的靠近所述第二引脚端的一侧。
10.根据权利要求6 所述的半导体封装方法,其特征在于,
第一引线框架的第二引脚与第二引线框架的对应的第二引脚为一体式结构,在切割所述封装体组件时,同时将第一引线框架的第二引脚与第二引线框架的对应的第二引脚分离。
11.根据权利要求6 所述的半导体封装方法,其特征在于,每个桥接夹的第一连接部和第二连接部垂直于所述引线框架组件,所述跨接部平行于所述引线框架组件。
CN201410038648.8A 2014-01-26 2014-01-26 Mems传感器、半导体封装器件及方法 Active CN103762201B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410038648.8A CN103762201B (zh) 2014-01-26 2014-01-26 Mems传感器、半导体封装器件及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410038648.8A CN103762201B (zh) 2014-01-26 2014-01-26 Mems传感器、半导体封装器件及方法

Publications (2)

Publication Number Publication Date
CN103762201A CN103762201A (zh) 2014-04-30
CN103762201B true CN103762201B (zh) 2016-10-19

Family

ID=50529414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410038648.8A Active CN103762201B (zh) 2014-01-26 2014-01-26 Mems传感器、半导体封装器件及方法

Country Status (1)

Country Link
CN (1) CN103762201B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762201B (zh) * 2014-01-26 2016-10-19 美新半导体(无锡)有限公司 Mems传感器、半导体封装器件及方法
CN106048679A (zh) * 2016-05-30 2016-10-26 北京首钢微电子有限公司 一种集成电路的电镀方法
CN111403296B (zh) * 2020-03-30 2022-03-25 捷捷微电(上海)科技有限公司 一种半导体封装件及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体(无锡)有限公司 Mems传感器、半导体封装器件及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968807B2 (en) * 2006-07-21 2011-06-28 Analog Devices, Inc. Package having a plurality of mounting orientations
US8174111B2 (en) * 2008-09-30 2012-05-08 Analog Devices, Inc. Vertical mount package for MEMS sensors

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103762201A (zh) * 2014-01-26 2014-04-30 美新半导体(无锡)有限公司 Mems传感器、半导体封装器件及方法

Also Published As

Publication number Publication date
CN103762201A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
TWI654729B (zh) 半導體裝置及其製造方法
JP7448754B2 (ja) 半導体デバイスにおけるプレモールドリードフレーム
CN103762201B (zh) Mems传感器、半导体封装器件及方法
JP2015176907A (ja) 半導体装置
US9484278B2 (en) Semiconductor package and method for producing the same
CN104340947A (zh) Mems器件的装配和封装
US20140291824A1 (en) Leadframe, Semiconductor Package Including a Leadframe and Method for Producing a Leadframe
JP5278166B2 (ja) 電子デバイスの製造方法及び電子デバイス
US9640464B2 (en) Package for a surface-mount semiconductor device and manufacturing method thereof
TW201528450A (zh) 半導體裝置及半導體裝置之製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
JP2007201324A (ja) 電子装置の実装構造および電子部品の実装方法
US20130049180A1 (en) Qfn device and lead frame therefor
CN106158796B (zh) 芯片封装结构及其制作方法
CN203768003U (zh) Mems传感器及半导体封装器件
CN101944520A (zh) 半导体封装结构与半导体封装工艺
JP6500299B2 (ja) リードフレームおよびそれを用いた半導体装置の製造方法
CN211578741U (zh) 导线框架及包含其的集成电路封装体
CN104377186B (zh) 具有复合基材的电子系统
CN102931150B (zh) 无外引脚封装结构
US20190112185A1 (en) Reducing vibration of a mems installation on a printed circuit board
CN104934380A (zh) 一种用于芯片的封装结构
CN104299955B (zh) 一种方形扁平无引脚封装
JP5553122B2 (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant