JP2840166B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2840166B2
JP2840166B2 JP4259712A JP25971292A JP2840166B2 JP 2840166 B2 JP2840166 B2 JP 2840166B2 JP 4259712 A JP4259712 A JP 4259712A JP 25971292 A JP25971292 A JP 25971292A JP 2840166 B2 JP2840166 B2 JP 2840166B2
Authority
JP
Japan
Prior art keywords
integrated circuit
chip
circuit chip
solder bumps
forming surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4259712A
Other languages
English (en)
Other versions
JPH06112402A (ja
Inventor
修三 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP4259712A priority Critical patent/JP2840166B2/ja
Publication of JPH06112402A publication Critical patent/JPH06112402A/ja
Application granted granted Critical
Publication of JP2840166B2 publication Critical patent/JP2840166B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、集積回路(以下、「I
C:Integrated Circuit」という) チップが使用される
半導体装置に関し、特にICチップの高密度実装に係
る。
【0002】
【従来の技術および発明が解決しようとする課題】半導
体産業の発展に伴い、ICの集積度を上げることが要望
されている。これに対処するため、従来では、1つの半
導体基板の表面を種々の微細加工技術を駆使することに
より、高集積度の回路を形成していた。しかしながら、
従来の微細加工技術にあっては、回路設計要因、パター
ン設計要因、デザインルール要因およびプロセス要因と
いった物理的要因により歩留りが発生し、自ずと微細化
にも限界がある。
【0003】また、近年では、素子の多機能化が望まれ
ているが、例えばパワーICとメモリIC、BiC−M
OS回路とC−MOS回路、あるいはリニアICとメモ
リICといった具合に機能の異なるICを組み合わせた
多機能素子を作成する場合には、機能の異なるICは互
いに製造プロセスが異なるため、これらICを1チップ
上に同時に作り込むことができなかった。
【0004】本発明は、上記に鑑み、集積度をさらに向
上させることができ、しかも容易に新しい機能を有する
素子を実現できる半導体装置およびその製造方法を提供
することを目的とする。
【0005】
【課題を解決するための手段】請求項1の発明の半導体
装置は、複数の集積回路チップを重ね合わせてなる半導
体装置であって、重ね合わされる各集積回路チップの重
ね合わせ面には、集積回路設計に基づく位置で、かつ重
ね合わせる集積回路チップを考慮した位置に半田バンプ
がそれぞれ形成されており、互いに結合される半田バン
プの一方の上部には他方の半田バンプを安定して受け止
めるための凹みが設けられており、重ね合わされる各集
積回路チップの重ね合わせ面の半田バンプ同士が結合さ
れて集積回路チップが互いに接続されていることを特徴
とするものである。
【0006】請求項2記載の発明の半導体装置は、回路
形成面が上を向いて配置されており、回路形成面上は絶
縁膜で覆われている第1の集積回路と、回路形成面が下
を向いて配置されており、回路形成面の少なくとも一部
は、第1の集積回路チップの回路形成面に対向している
と共に、回路形成面上は絶縁膜で覆われている第2の集
積回路チップと、第1の集積回路チップの絶縁膜を透過
して、この第1の集積回路チップの回路形成面の予め定
める位置に形成された半田バンプと、第2の集積回路チ
ップの絶縁膜を透過して、この第2の集積回路チップの
回路形成面の予め定める位置に形成された半田バンプと
を含み、上記第1および第2の集積回路チップの予め定
める位置同士を電気的かつ物理的に連結する連結手段と
を含み、上記第1の集積回路チップの半田バンプの上部
には、上記第2の集積回路チップの半田バンプを安定し
て受け止めるための凹みが設けられていることを特徴と
するものである。請求項3記載の発明の半導体装置の製
造方法は、第1の集積回路チップの回路形成面の予め定
める位置に半田バンプを形成する工程と、第2の集積回
路チップの回路形成面の予め定める位置に半田バンプを
形成する工程と、上記第1の集積回路チップの半田バン
プの上部に、上記第2の集積回路チップの半田バンプを
安定して受け止めるための凹みを設ける工程と、上記第
1の集積回路チップの回路形成面と上記第2の集積回路
チップの回路形成面とを対向させるとともに、上記第1
の集積回路チップの回路形成面に形成された半田バンプ
と上記第2の集積回路チップの回路形成面に形成された
半田バンプとを結合することにより、上記第1の集積回
路チップと上記第2の集積回路チップとを電気的かつ物
理的に連結する工程とを含むことを特徴とする
【0007】
【作用】上記請求項1、2または3の発明においては、
各ICチップの重ね合わせ面に形成された半田バンプ同
士を結合することにより、各ICチップを重ね合わせ
て、互いに接続することができるので、物理的要因の影
響が少なくなり、容易に集積度をさらに上けることがで
きると共に、歩留まりが向上する。しかも、互いに接続
される半田バンプの一方の上部には他方の半田バンプを
安定して受け止める凹みが設けられているため、半田バ
ンプ同士を安定した状態で結合できる。
【0008】また、重されるICチップが機能の
異なるICであり、これらを組み合わせた場合には、I
Cが互いに異なる製造プロセスを経て製造されるもので
あっても、容易に1チップ化することができる。そのた
め、異なる種類のICチップを組み合わすことで、従来
にない新しい機能を有する素子を作成できる。
【0009】
【実施例】以下、本発明の一実施例を添付図面に基づい
て詳述する。図1は本発明の一実施例に係る半導体装置
の内部構造を示す斜視図、図2は同じく概略縦断側面図
であって、図1は樹脂モールド前の状態を、図2は樹脂
モールド後の状態をそれぞれ示している。図1および図
2を参照して、本実施例の半導体装置は、回路形成面を
上にした第1のICチップ10と、回路形成面を下にし
た第2のICチップ20とを重ね合わせ、当該両ICチ
ップ10,20を、例えばポリフェニレンスルファイド
(PPS)、ポリブチレンテレフタレート(PBT)等
のモールド樹脂30(図2参照)により樹脂封止してい
る。
【0010】第1のICチップ10は、リードフレーム
40に搭載されており、第1のICチップ10の重ね合
わせ面には、第2のICチップ20の重ね合わせ面に向
かって突出した複数の半田バンプ11が形成されてい
る。また、第2のICチップ20の重ね合わせ面には、
上記半田バンプ11と対向し、かつ第1のICチップ1
0の重ね合わせ面に向かって突出した複数の半田バンプ
21が形成されている。そして、両ICチップ10,2
0は、半田バンプ11,21同士を結合することによ
り、所定間隔を保つように連結され、かつ互いに電気的
に結合されている。
【0011】図3(a)は第1のICチップ10の平面
図、図3(b)は図3(a)のA−A断面図である。図
3(a)(b)を参照して、第1のICチップ10上に
は、集積回路設計に基づき配線パターン12が被着形成
されており、この配線パターン12は、例えばポリイミ
ド系樹脂等の有機絶縁物質等の絶縁膜13により覆われ
ている。そして、絶縁膜13の、集積回路設計に基づく
位置で、かつ重ね合わされる相手側の第2のICチップ
20の半田バンプ21を考慮した位置には、コンタクト
ホール50が形成されており、このコンタクトホール5
0を通して8個(図3(a)参照)の半田バンプ11が
配線パターン12に接続されている。また、半田バンプ
11の上部には、第2のICチップ20が重ね合わされ
たときに、第2のICチップ20側の半田バンプ21を
安定して受け止めるための凹み11aが設けられてい
る。
【0012】図4(a)は第2のICチップ20の平面
図、図4(b)は図4(a)のB−B断面図である。図
4(a)(b)を参照して、第2のICチップ20上に
は、集積回路設計に基づき配線パターン22が被着形成
されており、この配線パターン22は、例えばポリイミ
ド系樹脂等の有機絶縁物質等の絶縁膜23により覆われ
ている。そして、絶縁膜23の、集積回路設計に基づく
位置で、かつ重ね合わされる相手側の第1のICチップ
10の半田バンプ11を考慮した位置には、コンタクト
ホール51が形成されており、このコンタクトホール5
1を通して8個(図4(a)参照)の半田バンプ21が
配線パターン22に接続されている。また、半田バンプ
21は、第1のICチップ10上に重ね合わせたとき
に、第1のICチップ10側の半田バンプ11に凹み1
1aに安定して受け止められるように略半球状に形成さ
れている。
【0013】すなわち、両半田バンプ11,21は、図
3および図4から明らかなように、数が等しく、かつ位
置は互いに対向して配置されており、各ICチップ1
0,20の絶縁膜13,23を透過して、第1のICチ
ップ10の回路形成面の予め定める位置と、第2のIC
チップ20の回路形成面の予め定める位置とを電気的か
つ物理的に連結している。
【0014】図5は第1のICチップ40が搭載される
リードフレーム40の正面図である。図5を参照して、
リードフレーム40は、所定位置に一対の位置決め用の
スプロケット孔41aが穿設された四角形枠状のクレド
ル41と、クレドル41の枠内中央部に配置され、クレ
ドル41の4隅に吊りリード42を介して両持ち支持さ
れたヘッダー43と、吊りリード42間に配置され、ク
レドル41に片持ち支持された複数のリード44とを備
えている。
【0015】ヘッダー43上には、図1に示すように、
例えばAgペースト等の樹脂接着剤31を介して第1の
ICチップ10がダイボンドされており、当該ダイボン
ド領域の周囲には、回路設計に応じて複数の入出力パッ
ト43aが設けられている。また、各リード44は、例
えばAu線、Al線等のボンディングワイヤ32を介し
て入出力パット43aと結線されている。
【0016】なお、上記吊りリード42は、ボンディン
に、リード44は樹脂モールド後にそれぞれ図5に
一点鎖線で示すカッティングラインに沿って切断され
る。次に、各ICチップ10,20の半田バンプ11,
12の製造方法について説明する。図6は半田バンプの
製造方法を工程順に示す概略断面図である。まず、図6
(a)のように、例えばCVD法(Chemical Vapor Dep
osition)等により、所定の製造プロセスを経て作成され
た各ICチップ10,20の所定面上に、例えばポリイ
ミド系樹脂等の有機絶縁物質を堆積し、それぞれ絶縁膜
13,23を形成する。そして、集積回路設計および重
ね合わせるICチップ10,20を考慮して、各絶縁膜
13,23の所定位置をフォトリソグラフィー技術によ
りエッチバックし、各ICチップ10,20の配線パタ
ーン12,22の一部を露出させてコンタクトホール5
0,51を形成する。
【0017】次に、図6(b)(c)のように、例えば
めっき法や蒸着法等により、コンタクトホール50,5
1を介して各ICチップ10,20の配線パターン1
2,22と接続するように、Pb−Sn等の半田バンプ
11,21を形成する。なお、図6(b)の如く、第1
のICチップ10側の半田バンプ11の上部に、第2の
ICチップ20側の半田バンプ21を安定して受け止め
るため凹み11aを設ける。
【0018】つづいて、上記半導体装置の組立方法につ
いて説明する。図7は半導体装置の組立方法を工程順に
示す概略断面図である。まず、図7(a)のように、ス
タンピング法あるいはディスペンサ法により、リードフ
レーム40のヘッダー43上に、例えばAgペースト等
の樹脂接着剤31を塗布し、この樹脂接着剤31に、回
路形成面を上にした状態で第1のICチップ10を押し
付け仮り止めした後、加熱して接着剤31を硬化させ
る。なお、ICチップ10の搭載方法については、樹脂
接着法のほかに、Au−Si共晶合金法等により、IC
チップ10をダイボンドしてもよい。
【0019】次に、図7(b)のように、熱圧着法や超
音波ボンディング法により、ボンディングワイヤ32を
介してヘッダー43の入出力パット43aとリード44
とを結線する。そして、図7(c)のように、第1のI
Cチップ10の半田バンプ11上に第2のICチップ2
0の半田バンプ21を載せ、第1のICチップ10上
に、回路形成面を下にした状態で第2のICチップ20
を重ね合わせる。このとき、第1のICチップ10側の
半田チップ11に凹み11aを設けているので、第1の
ICチップ10の半田バンプ11と第2のICチップ2
0の半田バンプ21とを安定した状態で結合できる。そ
の後、リフローを行い、第1のICチップ10の半田バ
ンプ11と第2のICチップ20の半田バンプ21とを
接合する。半田バンプ11,21の接合が完了すると、
カッティングラインに沿って吊りリード42を切断す
る。
【0020】しかる後、図7()のように、例えばト
ランスファーモールド等により、リード44の予め定め
る領域が露出するように、第1のICチップ10と第2
のICチップ20とを重ね合わせた状態で、例えばPP
S、PBT等のモールド樹脂30で樹脂封止する。そし
て、洗浄を行った後、カッティングラインに沿ってリー
ド44を切断して、半導体装置が完成する。
【0021】上記構成において、重ね合わされる第1の
ICチップ10および第2のICチップ20の重ね合わ
せ面において、集積回路設計に基づく位置で、かつ重ね
合わせるICチップ10,20を考慮した位置にそれぞ
れ半田バンプ11,21を形成し、当該半田バンプ1
1,21同士を結合して、重ね合わされるICチップ1
0,20を互いに接続しているので、従来の2倍の集積
度をもったデバイスを容易に作成することができる。
【0022】また、両ICチップ10,20が従来のも
のと同一の平面領域に回路を形成する場合、1/2の集
積度で済むから、回路設計要因、パターン設計要因、デ
ザインルール要因およびプロセス要因といった物理的要
因の影響が少なくなり、歩留りが向上すると共に、製造
コストも低廉化できる。さらに、両ICチップ10,2
0が、例えばパワーICとメモリIC、BiC−MOS
回路とC−MOS回路、あるいはリニアICとメモリI
Cといった具合に機能の異なるICであり、これらを組
み合わせた場合には、これらICが互いに異なる製造プ
ロセスを経て製造されるものであっても、容易に1チッ
プ化することができる。そのため、異なる種類のICチ
ップを組み合わすことで、従来にない新しい機能を有す
る素子を作成できる。
【0023】なお、本発明は、上記実施例に限定される
ものではなく、本発明の範囲内で多くの変更または修正
を加え得ることは勿論である。例えば、上記実施例にお
いては、2個のICチップを組み合わせる場合について
記載したが、図8(a)のように、3つのICチップ1
0,20,60の重ね合わせ面に半田バンプ11,2
1,61を形成し、さらに真ん中のICチップ20の両
面に形成された半田バンプ21の接続をとるべく、IC
チップ20にスルーホール20aを設け、各ICチップ
10,20,60の半田バンプ11,21,61を結合
して、重ね合わせるICチップ10,20,60を互い
に接続するようにしてもよい。また、図8(b)のよう
に、5つのICチップ10,20,60,70,80の
対向面に半田バンプ11,21,61,71,81を形
成して重合させてもよい。なお、図8中、63,73,
83は絶縁膜である。
【0024】
【発明の効果】以上の説明から明らかな通り、請求項
1、2または3記載の発明によれば、物理的要因の影響
が少なくなり、容易に集積度をさらに上げることができ
ると共に、歩留まりが向上する。また、一対の半田バン
プの一方の上部に他方の半田バンプを安定して受け止め
る凹みを設けていることにより、半田バンプ同士を安定
した状態で結合できる。また、重ね合わされるICチッ
プが機能の異なるICであり、これらを組み合わせた場
合には、ICが互いに異なる製造プロセスを経て製造さ
れるものであっても、容易に1チップ化することができ
るため、異なる種類のICチップを組み合わせること
で、従来にない新しい機能を有する素子を作成できる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る半導体装置の内部構造
を示す斜視図である。
【図2】同じく概略縦断側面図である。
【図3】図3(a)は第1のICチップの平面図、図3
(b)は図3(a)のB−B断面図である。
【図4】図4(a)は第2のICチップの平面図、図4
(b)は図4(a)のB−B断面図である。
【図5】リードフレームの正面図である。
【図6】半田バンプの製造方法を工程順に示す概略断面
図である。
【図7】半導体装置の組立方法を工程順に示す概略断面
図である。
【図8】他の実施例を示す図である。
【符号の説明】
10,20,60,70,80 ICチップ 11,21,61,71,81 半田バンプ 13,23,63,73,83 絶縁膜 30 モールド樹脂 31 接着剤 32 ボンディングワイヤ 40 リードフレーム 43 ヘッダー 44 リード 43a 入出力パット

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】複数の集積回路チップを重ね合わせてなる
    半導体装置であって、 重ね合わされる各集積回路チップの重ね合わせ面には、
    集積回路設計に基づく位置で、かつ重ね合わせる集積回
    路チップを考慮した位置に半田バンプがそれぞれ形成さ
    れており、互いに結合される半田バンプの一方の上部に
    は他方の半田バンプを安定して受け止めるための凹みが
    設けられており、重ね合わされる各集積回路チップの重
    ね合わせ面の半田バンプ同士が結合されて集積回路チッ
    プが互いに接続されていることを特徴とする半導体装
    置。
  2. 【請求項2】回路形成面が上を向いて配置されており、
    回路形成面上は絶縁膜で覆われている第1の集積回路
    と、 回路形成面が下を向いて配置されており、回路形成面の
    少なくとも一部は、第1の集積回路チップの回路形成面
    に対向していると共に、回路形成面上は絶縁膜で覆われ
    ている第2の集積回路チップと、 第1の集積回路チップの絶縁膜を透過して、この第1の
    集積回路チップの回路形成面の予め定める位置に形成さ
    れた半田バンプと、第2の集積回路チップの絶縁膜を透
    過して、この第2の集積回路チップの回路形成面の予め
    定める位置に形成された半田バンプとを含み、上記第1
    および第2の集積回路チップの予め定める位置同士を電
    気的かつ物理的に連結する連結手段とを含み、 上記第1の集積回路チップの半田バンプの上部には、上
    記第2の集積回路チップの半田バンプを安定して受け止
    めるための凹みが設けられている ことを特徴とする半導
    体装置。
  3. 【請求項3】第1の集積回路チップの回路形成面の予め
    定める位置に半田バンプを形成する工程と、 第2の集積回路チップの回路形成面の予め定める位置に
    半田バンプを形成する工程と、上記第1の集積回路チップの半田バンプの上部に、上記
    第2の集積回路チップ の半田バンプを安定して受け止め
    るための凹みを設ける工程と、 上記第1の集積回路チップの回路形成面と上記第2の集
    積回路チップの回路形成面とを対向させるとともに、上
    記第1の集積回路チップの回路形成面に形成された半田
    バンプと上記第2の集積回路チップの回路形成面に形成
    された半田バンプとを結合することにより、上記第1の
    集積回路チップと上記第2の集積回路チップとを電気的
    かつ物理的に連結する工程とを含むことを特徴とする半
    導体装置の製造方法。
JP4259712A 1992-09-29 1992-09-29 半導体装置 Expired - Fee Related JP2840166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4259712A JP2840166B2 (ja) 1992-09-29 1992-09-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4259712A JP2840166B2 (ja) 1992-09-29 1992-09-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH06112402A JPH06112402A (ja) 1994-04-22
JP2840166B2 true JP2840166B2 (ja) 1998-12-24

Family

ID=17337897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4259712A Expired - Fee Related JP2840166B2 (ja) 1992-09-29 1992-09-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2840166B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923090A (en) * 1997-05-19 1999-07-13 International Business Machines Corporation Microelectronic package and fabrication thereof
US7026718B1 (en) 1998-09-25 2006-04-11 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
US6965166B2 (en) 1999-02-24 2005-11-15 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure
JP3735526B2 (ja) 2000-10-04 2006-01-18 日本電気株式会社 半導体装置及びその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0442957A (ja) * 1990-06-06 1992-02-13 Matsushita Electron Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JPH06112402A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
US6069025A (en) Method for packaging a semiconductor device
US4974057A (en) Semiconductor device package with circuit board and resin
KR100445073B1 (ko) 듀얼 다이 패키지
KR20030008616A (ko) 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법
JPH06244360A (ja) 半導体装置
JPH1154552A (ja) 半導体装置、半導体装置用tabテープ及びその製造方法、並びに半導体装置の製造方法
JP3360669B2 (ja) 半導体パッケージ素子、3次元半導体装置及びこれらの製造方法
JP2840166B2 (ja) 半導体装置
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JPH11111758A (ja) 半導体チップの実装構造、半導体装置、および半導体チップの実装方法
JPS6290957A (ja) 半導体装置の製造方法
JP3490601B2 (ja) フィルムキャリアおよびそれを用いた積層型実装体
JP3295987B2 (ja) 半導体装置の製造方法
JP2001118954A (ja) 半導体装置
JP2856455B2 (ja) 半導体装置
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
JPH05218295A (ja) 半導体装置
JPS62219531A (ja) 半導体集積回路装置
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
KR940010535B1 (ko) 반도체 패키지 및 그 제조방법
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JPS6362335A (ja) 集積回路装置
JPH04179261A (ja) 混成集積回路の実装方法
JP2536439B2 (ja) 半導体装置用リ―ドフレ―ム及びこれを用いた樹脂封止型半導体装置
JPH07283274A (ja) 半導体装置及び接合シート

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081016

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101016

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees