JPH05183089A - 半導体素子のパッケージ - Google Patents

半導体素子のパッケージ

Info

Publication number
JPH05183089A
JPH05183089A JP34712691A JP34712691A JPH05183089A JP H05183089 A JPH05183089 A JP H05183089A JP 34712691 A JP34712691 A JP 34712691A JP 34712691 A JP34712691 A JP 34712691A JP H05183089 A JPH05183089 A JP H05183089A
Authority
JP
Japan
Prior art keywords
package
lead terminals
packages
package body
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34712691A
Other languages
English (en)
Inventor
Yoshio Fudeyasu
吉雄 筆保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34712691A priority Critical patent/JPH05183089A/ja
Publication of JPH05183089A publication Critical patent/JPH05183089A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 この発明の目的は、プリント基板上にアレイ
状に載置してもリード端子同士の干渉が生じず、高密度
実装が可能な半導体素子のパッケージを提供することで
ある。 【構成】 この発明に基づく半導体素子のパッケージ1
では、パッケージ本体5の対向する2つの側面3a,3
bから延びるリード端子2a,2bが互いに相補な位置
に設けられている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は半導体素子のパッケー
ジに関し、特に集積回路等を収納するためのパッケージ
に関するものである。
【0002】
【従来の技術】図8(a)および(b)は、従来の集積
回路パッケージの平面図および正面図である。
【0003】図に示すように、従来の集積回路パッケー
ジ(以下ICパッケージと呼ぶ)100は、ICが収納
されたパッケージ本体5と、パッケージ本体5の対向す
る2つの側面3a,3bの各々から導出される複数のリ
ード端子2a,2bとから構成されている。
【0004】リード端子2aとリード端子2bとは、互
いに側面3a,3bに沿う中心線に対して対称な位置に
同数配設されている。リード端子2a,2bはほぼZ型
(ガルウィング型)に屈曲している。
【0005】図9および図10は、従来のICパッケー
ジをプリント基板上にアレイ状に実装した状態を示す平
面図および正面図である。
【0006】ICパッケージ100をプリント基板10
に表面実装する場合には、プリント基板10上の所定の
位置にICパッケージ100を配置し、リード端子2
a,2bの先端部をプリント基板10にはんだ付けす
る。
【0007】
【発明が解決しようとする課題】図9および図10に示
すように、ICパッケージ100をプリント基板10に
アレイ状に載置する場合、リード端子同士が干渉し合わ
ないようにICパッケージ100間にある程度の間隔を
設ける必要があった。このため、プリント基板10上に
載置可能なICパッケージ100の数量は制限され、I
Cパッケージ100の高密度実装が阻害されていた。
【0008】この発明は上記のような問題点を解決する
ためになされたものであって、高密度実装が可能な半導
体素子のパッケージを得ることを目的としている。
【0009】
【課題を解決するための手段】第1の発明に係る半導体
素子のパッケージは、パッケージ本体と、パッケージ本
体の対向する2つの辺のうち一方の辺から延びる複数の
第1のリード端子と、パッケージ本体の対向する2つの
辺のうち他方の辺から延びる複数の第2のリード端子と
を備え、複数の第1のリード端子と複数の第2のリード
端子とは互いに相補な態様で設けられる。
【0010】第2の発明に係る半導体素子のパッケージ
は、パッケージ本体と、パッケージ本体の対向する2つ
の辺のうち一方の辺から延びる複数の第1のリード端子
と、パッケージ本体の対向する2つの辺のうち他方の辺
から延びる複数の第2のリード端子とを備え、複数の第
1のリード端子と複数の第2のリード端子とは互いに相
補な位置に配置される。
【0011】第3の発明に係る半導体素子のパッケージ
は、パッケージ本体と、パッケージ本体の対向する2つ
の辺のうち一方の辺から延びる複数の第1のリード端子
と、パッケージ本体の対向する2つの辺のうち他方の辺
から延びる複数の第2のリード端子とを備え、複数の第
1のリード端子と複数の第2のリード端子とは互いに相
補な形状に形成される。
【0012】
【作用】第1、第2および第3の発明に係る半導体素子
のパッケージでは、パッケージ本体の対向する2つの辺
のうち一方の辺から延びる複数の第1のリード端子と、
パッケージ本体の対向する2つの辺のうち他方の辺から
延びる複数の第2のリード端子とが互いに相補な態様に
設けられるので、プリント基板上にパッケージをアレイ
状に配置する場合、隣り合うパッケージ間の間隔を小さ
くしても、双方のパッケージのリード端子同士が干渉し
ない。その結果、プリント基板上に載置可能な半導体素
子のパッケージの数が増大する。
【0013】
【実施例】以下、この発明に基づく実施例について図を
参照して説明する。
【0014】図1(a)および(b)は、この発明の第
1の実施例に従うICパッケージの平面図および正面図
である。
【0015】図に示すように、ICパッケージ1は、パ
ッケージ本体5と、複数のリード端子2a,2bとから
構成されている。リード端子2aは、パッケージ本体5
の一方の側面3aの中央部に一定間隔毎に設けられる。
リード端子2bは、パッケージ本体5の他方の側面3b
の中央部を除く部分に一定間隔毎に設けられる。このよ
うに、側面3aから伸びるリード端子2aと側面3bか
ら伸びるリード端子2bとは互いに相補な位置に配置さ
れている。
【0016】図2に示すように、このICパッケージ1
をプリント基板10上にアレイ状に載置すれば、隣り合
う2つのICパッケージ1において、一方のICパッケ
ージ1のリード端子2aの両側に他方のICパッケージ
1のリード端子2bが位置する。したがって、隣り合う
2つのICパッケージ1間の間隔を小さくしても、一方
のICパッケージ1のリード端子2aと他方のICパッ
ケージ1のリード端子2bとは互いに干渉し合わない。
【0017】図3(a)および(b)は、この発明の第
2の実施例に従うICのパッケージの平面図および正面
図である。
【0018】図に示すように、ICパッケージ1におい
て、一方の側面3aには一定間隔毎にリード端子2aが
設けられ、他方の側面3bには一定間隔毎にリード端子
2bが設けられる。リード端子2aとリード端子2bと
は、前記一定間隔の約半分だけ互いにずれた位置に設け
られている。
【0019】図4に示すように、このICパッケージ1
をプリント基板10上にアレイ状に載置すれば、隣り合
う2つのICパッケージ1において、一方のICパッケ
ージ1の各リード端子2aが他方のICパッケージ1の
隣接する2つのリード端子2bの間に位置する。したが
って、隣り合うICパッケージ1間の間隔を小さくして
も、一方のICパッケージ1のリード端子2aと他方の
ICパッケージ1のリード端子2bとは互いに干渉し合
わない。
【0020】図5(a)および(b)は、この発明の第
3の実施例に従うICのパッケージの平面図および正面
図である。
【0021】図に示すように、ICパッケージ1の一方
の側面3aにおいて、半分の領域a1にリード端子2a
が設けられ、残りの半分の領域a2にはリード端子2a
は設けられていない。他方の側面3bにおいて、半分の
領域a2に対応する半分の領域b2にリード端子2bが
設けられ、残りの半分の領域b1にはリード端子2bは
設けられていない。
【0022】図6に示すように、このICパッケージ1
をプリント基板10上にアレイ状に載置すれば、隣り合
う2つのICパッケージ1において、一方のICパッケ
ージ1のリード端子2aが他方のICパッケージ1のリ
ード端子が設けられていない領域b1に位置し、他方の
ICパッケージ1のリード端子2bが一方のICパッケ
ージ1のリード端子が設けられていない領域a2に位置
する。したがって、上述の第1および第2の実施例と同
様に、隣り合うICパッケージ1間の間隔を小さくして
も、一方のICパッケージ1のリード端子2aと他方の
ICパッケージのリード端子2bとは互いに干渉し合わ
ない。
【0023】図7は、この発明の第4の実施例に従うI
Cパッケージをプリント基板上にアレイ状に実装した状
態を示す図である。
【0024】図に示すように、第4の実施例に従うIC
パッケージ11では、パッケージ本体5の対向する側面
3a,3bにおいて、一方の側面3bより導出されるリ
ード端子7bは従来のリード端子と同様に先端部が外側
に向くように、ほぼZ型(ガルウィング型)に屈曲して
いる。これに対して、他方の側面3aより導出されるリ
ード端子7aは先端部が内側に向くように屈曲してい
る。このように、リード端子7aとリード端子7bとは
相補な形状からなる。
【0025】リード端子7aとリード端子7bとは、図
8に示される従来のICパッケージ100と同様に、側
面3a,3bに沿う中心線に対して対称な位置に設けら
れている。この実施例に従うICパッケージ11をプリ
ント基板10上にアレイ状に載置した場合、図に示すよ
うに隣り合うICパッケージ11間の間隔を小さくして
も、リード端子7aとリード端子7bとは干渉し合わな
い。
【0026】なお、第4の実施例に従うICパッケージ
11のリード端子7a,7bを第1、第2および第3の
実施例のICパッケージ1のような位置に配置してもよ
い。この場合、隣り合うICパッケージ11間の間隔を
さらに縮小することができる。
【0027】
【発明の効果】この発明によれば、隣り合う半導体素子
のパッケージにおいて、パッケージ間の間隔を狭くして
もリード端子同士の干渉を回避することができる。した
がって、半導体素子のパッケージをプリント基板上にア
レイ状に載置する場合、隣り合う半導体素子のパッケー
ジ間の間隔を大幅に縮小できる。
【0028】その結果、プリント基板上に載置可能な半
導体素子のパッケージの数量が増大し、半導体素子のパ
ッケージを高密度に実装することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施例に従うICパッケージ
の平面図および正面図である。
【図2】図1に示したICパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。
【図3】この発明の第2の実施例に従うICパッケージ
の平面図および正面図である。
【図4】図3に示したICパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。
【図5】この発明の第3の実施例に従うICパッケージ
の平面図および正面図である。
【図6】図5に示したICパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。
【図7】この発明の第4の実施例に従うICパッケージ
をプリント基板上にアレイ状に実装した状態を示す図で
ある。
【図8】従来のICパッケージの平面図および正面図で
ある。
【図9】従来のICパッケージをプリント基板上にアレ
イ状に実装した状態を示す平面図である。
【図10】従来のICパッケージをプリント基板上にア
レイ状に実装した状態を示す正面図である。
【符号の説明】
1 ICパッケージ 2a,2b リード端子 3a,3b 側面 5 パッケージ本体 7a,7b リード端子 10 プリント基板 11 ICパッケージ なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 パッケージ本体と、 前記パッケージ本体の対向する2つの辺のうち一方の辺
    から延びる複数の第1のリード端子と、 前記パッケージ本体の対向する2つの辺のうち他方の辺
    から延びる複数の第2のリード端子とを備え、 前記複数の第1のリード端子と前記複数の第2のリード
    端子とは互いに相補な態様で設けられる、半導体素子の
    パッケージ。
  2. 【請求項2】 パッケージ本体と、 前記パッケージ本体の対向する2つの辺のうち一方の辺
    から延びる複数の第1のリード端子と、 前記パッケージ本体の対向する2つの辺のうち他方の辺
    から延びる複数の第2のリード端子とを備え、 前記複数の第1のリード端子と前記複数の第2のリード
    端子とは互いに相補な位置に配置される、半導体素子の
    パッケージ。
  3. 【請求項3】 パッケージ本体と、 前記パッケージ本体の対向する2つの辺のうち一方の辺
    から延びる複数の第1のリード端子と、 前記パッケージ本体の対向する2つの辺のうち他方の辺
    から延びる複数の第2のリード端子とを備え、 前記複数の第1のリード端子と前記複数の第2のリード
    端子とは互いに相補な形状に形成される、半導体素子の
    パッケージ。
JP34712691A 1991-12-27 1991-12-27 半導体素子のパッケージ Withdrawn JPH05183089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34712691A JPH05183089A (ja) 1991-12-27 1991-12-27 半導体素子のパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34712691A JPH05183089A (ja) 1991-12-27 1991-12-27 半導体素子のパッケージ

Publications (1)

Publication Number Publication Date
JPH05183089A true JPH05183089A (ja) 1993-07-23

Family

ID=18388085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34712691A Withdrawn JPH05183089A (ja) 1991-12-27 1991-12-27 半導体素子のパッケージ

Country Status (1)

Country Link
JP (1) JPH05183089A (ja)

Similar Documents

Publication Publication Date Title
KR950010861B1 (ko) 반도체장치용 패키지
JPH05183089A (ja) 半導体素子のパッケージ
JPH05226803A (ja) 実装回路基板
US5528077A (en) Flexible tab semiconductor device
JPH0766543A (ja) プリント基板
JPH01205456A (ja) Lsi用多ピンケース
JPS61174656A (ja) 集積回路装置
JPS63128654A (ja) 半導体装置実装体
JPH04199552A (ja) Icパッケージ
JPH04237154A (ja) 半導体パッケージ
JPH0645494A (ja) 半導体集積回路用パッケージ
JPH0582948A (ja) プリント基板
JPH04170057A (ja) Icパッケージ
JPH03205859A (ja) 半導体装置
JPS6316650A (ja) 集積回路装置
JPH0685142A (ja) Ic用パッケージ
KR0125869Y1 (ko) 메모리 모듈용 반도체 집적회로 패키지 구조
JPH0795579B2 (ja) 半導体装置
JPH02239577A (ja) 表面実装用混成集積回路
JPH02270354A (ja) 樹脂封止型半導体装置
JPH06112343A (ja) 半導体装置
JPH0362559A (ja) 集積回路パッケージ
JPH01179442A (ja) 表面実装型電子部品
JPH05182730A (ja) Icソケット
JPH09232498A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990311