JPH05183089A - 半導体素子のパッケージ - Google Patents

Abstract

(57)【要約】 【目的】 この発明の目的は、プリント基板上にアレイ
状に載置してもリード端子同士の干渉が生じず、高密度
実装が可能な半導体素子のパッケージを提供することで
ある。 【構成】 この発明に基づく半導体素子のパッケージ１
では、パッケージ本体５の対向する２つの側面３ａ，３
ｂから延びるリード端子２ａ，２ｂが互いに相補な位置
に設けられている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は半導体素子のパッケー
ジに関し、特に集積回路等を収納するためのパッケージ
に関するものである。

【０００２】

【従来の技術】図８（ａ）および（ｂ）は、従来の集積
回路パッケージの平面図および正面図である。

【０００３】図に示すように、従来の集積回路パッケー
ジ（以下ＩＣパッケージと呼ぶ）１００は、ＩＣが収納
されたパッケージ本体５と、パッケージ本体５の対向す
る２つの側面３ａ，３ｂの各々から導出される複数のリ
ード端子２ａ，２ｂとから構成されている。

【０００４】リード端子２ａとリード端子２ｂとは、互
いに側面３ａ，３ｂに沿う中心線に対して対称な位置に
同数配設されている。リード端子２ａ，２ｂはほぼＺ型
（ガルウィング型）に屈曲している。

【０００５】図９および図１０は、従来のＩＣパッケー
ジをプリント基板上にアレイ状に実装した状態を示す平
面図および正面図である。

【０００６】ＩＣパッケージ１００をプリント基板１０
に表面実装する場合には、プリント基板１０上の所定の
位置にＩＣパッケージ１００を配置し、リード端子２
ａ，２ｂの先端部をプリント基板１０にはんだ付けす
る。

【０００７】

【発明が解決しようとする課題】図９および図１０に示
すように、ＩＣパッケージ１００をプリント基板１０に
アレイ状に載置する場合、リード端子同士が干渉し合わ
ないようにＩＣパッケージ１００間にある程度の間隔を
設ける必要があった。このため、プリント基板１０上に
載置可能なＩＣパッケージ１００の数量は制限され、Ｉ
Ｃパッケージ１００の高密度実装が阻害されていた。

【０００８】この発明は上記のような問題点を解決する
ためになされたものであって、高密度実装が可能な半導
体素子のパッケージを得ることを目的としている。

【０００９】

【課題を解決するための手段】第１の発明に係る半導体
素子のパッケージは、パッケージ本体と、パッケージ本
体の対向する２つの辺のうち一方の辺から延びる複数の
第１のリード端子と、パッケージ本体の対向する２つの
辺のうち他方の辺から延びる複数の第２のリード端子と
を備え、複数の第１のリード端子と複数の第２のリード
端子とは互いに相補な態様で設けられる。

【００１０】第２の発明に係る半導体素子のパッケージ
は、パッケージ本体と、パッケージ本体の対向する２つ
の辺のうち一方の辺から延びる複数の第１のリード端子
と、パッケージ本体の対向する２つの辺のうち他方の辺
から延びる複数の第２のリード端子とを備え、複数の第
１のリード端子と複数の第２のリード端子とは互いに相
補な位置に配置される。

【００１１】第３の発明に係る半導体素子のパッケージ
は、パッケージ本体と、パッケージ本体の対向する２つ
の辺のうち一方の辺から延びる複数の第１のリード端子
と、パッケージ本体の対向する２つの辺のうち他方の辺
から延びる複数の第２のリード端子とを備え、複数の第
１のリード端子と複数の第２のリード端子とは互いに相
補な形状に形成される。

【００１２】

【作用】第１、第２および第３の発明に係る半導体素子
のパッケージでは、パッケージ本体の対向する２つの辺
のうち一方の辺から延びる複数の第１のリード端子と、
パッケージ本体の対向する２つの辺のうち他方の辺から
延びる複数の第２のリード端子とが互いに相補な態様に
設けられるので、プリント基板上にパッケージをアレイ
状に配置する場合、隣り合うパッケージ間の間隔を小さ
くしても、双方のパッケージのリード端子同士が干渉し
ない。その結果、プリント基板上に載置可能な半導体素
子のパッケージの数が増大する。

【００１３】

【実施例】以下、この発明に基づく実施例について図を
参照して説明する。

【００１４】図１（ａ）および（ｂ）は、この発明の第
１の実施例に従うＩＣパッケージの平面図および正面図
である。

【００１５】図に示すように、ＩＣパッケージ１は、パ
ッケージ本体５と、複数のリード端子２ａ，２ｂとから
構成されている。リード端子２ａは、パッケージ本体５
の一方の側面３ａの中央部に一定間隔毎に設けられる。
リード端子２ｂは、パッケージ本体５の他方の側面３ｂ
の中央部を除く部分に一定間隔毎に設けられる。このよ
うに、側面３ａから伸びるリード端子２ａと側面３ｂか
ら伸びるリード端子２ｂとは互いに相補な位置に配置さ
れている。

【００１６】図２に示すように、このＩＣパッケージ１
をプリント基板１０上にアレイ状に載置すれば、隣り合
う２つのＩＣパッケージ１において、一方のＩＣパッケ
ージ１のリード端子２ａの両側に他方のＩＣパッケージ
１のリード端子２ｂが位置する。したがって、隣り合う
２つのＩＣパッケージ１間の間隔を小さくしても、一方
のＩＣパッケージ１のリード端子２ａと他方のＩＣパッ
ケージ１のリード端子２ｂとは互いに干渉し合わない。

【００１７】図３（ａ）および（ｂ）は、この発明の第
２の実施例に従うＩＣのパッケージの平面図および正面
図である。

【００１８】図に示すように、ＩＣパッケージ１におい
て、一方の側面３ａには一定間隔毎にリード端子２ａが
設けられ、他方の側面３ｂには一定間隔毎にリード端子
２ｂが設けられる。リード端子２ａとリード端子２ｂと
は、前記一定間隔の約半分だけ互いにずれた位置に設け
られている。

【００１９】図４に示すように、このＩＣパッケージ１
をプリント基板１０上にアレイ状に載置すれば、隣り合
う２つのＩＣパッケージ１において、一方のＩＣパッケ
ージ１の各リード端子２ａが他方のＩＣパッケージ１の
隣接する２つのリード端子２ｂの間に位置する。したが
って、隣り合うＩＣパッケージ１間の間隔を小さくして
も、一方のＩＣパッケージ１のリード端子２ａと他方の
ＩＣパッケージ１のリード端子２ｂとは互いに干渉し合
わない。

【００２０】図５（ａ）および（ｂ）は、この発明の第
３の実施例に従うＩＣのパッケージの平面図および正面
図である。

【００２１】図に示すように、ＩＣパッケージ１の一方
の側面３ａにおいて、半分の領域ａ１にリード端子２ａ
が設けられ、残りの半分の領域ａ２にはリード端子２ａ
は設けられていない。他方の側面３ｂにおいて、半分の
領域ａ２に対応する半分の領域ｂ２にリード端子２ｂが
設けられ、残りの半分の領域ｂ１にはリード端子２ｂは
設けられていない。

【００２２】図６に示すように、このＩＣパッケージ１
をプリント基板１０上にアレイ状に載置すれば、隣り合
う２つのＩＣパッケージ１において、一方のＩＣパッケ
ージ１のリード端子２ａが他方のＩＣパッケージ１のリ
ード端子が設けられていない領域ｂ１に位置し、他方の
ＩＣパッケージ１のリード端子２ｂが一方のＩＣパッケ
ージ１のリード端子が設けられていない領域ａ２に位置
する。したがって、上述の第１および第２の実施例と同
様に、隣り合うＩＣパッケージ１間の間隔を小さくして
も、一方のＩＣパッケージ１のリード端子２ａと他方の
ＩＣパッケージのリード端子２ｂとは互いに干渉し合わ
ない。

【００２３】図７は、この発明の第４の実施例に従うＩ
Ｃパッケージをプリント基板上にアレイ状に実装した状
態を示す図である。

【００２４】図に示すように、第４の実施例に従うＩＣ
パッケージ１１では、パッケージ本体５の対向する側面
３ａ，３ｂにおいて、一方の側面３ｂより導出されるリ
ード端子７ｂは従来のリード端子と同様に先端部が外側
に向くように、ほぼＺ型（ガルウィング型）に屈曲して
いる。これに対して、他方の側面３ａより導出されるリ
ード端子７ａは先端部が内側に向くように屈曲してい
る。このように、リード端子７ａとリード端子７ｂとは
相補な形状からなる。

【００２５】リード端子７ａとリード端子７ｂとは、図
８に示される従来のＩＣパッケージ１００と同様に、側
面３ａ，３ｂに沿う中心線に対して対称な位置に設けら
れている。この実施例に従うＩＣパッケージ１１をプリ
ント基板１０上にアレイ状に載置した場合、図に示すよ
うに隣り合うＩＣパッケージ１１間の間隔を小さくして
も、リード端子７ａとリード端子７ｂとは干渉し合わな
い。

【００２６】なお、第４の実施例に従うＩＣパッケージ
１１のリード端子７ａ，７ｂを第１、第２および第３の
実施例のＩＣパッケージ１のような位置に配置してもよ
い。この場合、隣り合うＩＣパッケージ１１間の間隔を
さらに縮小することができる。

【００２７】

【発明の効果】この発明によれば、隣り合う半導体素子
のパッケージにおいて、パッケージ間の間隔を狭くして
もリード端子同士の干渉を回避することができる。した
がって、半導体素子のパッケージをプリント基板上にア
レイ状に載置する場合、隣り合う半導体素子のパッケー
ジ間の間隔を大幅に縮小できる。

【００２８】その結果、プリント基板上に載置可能な半
導体素子のパッケージの数量が増大し、半導体素子のパ
ッケージを高密度に実装することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例に従うＩＣパッケージ
の平面図および正面図である。

【図２】図１に示したＩＣパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。

【図３】この発明の第２の実施例に従うＩＣパッケージ
の平面図および正面図である。

【図４】図３に示したＩＣパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。

【図５】この発明の第３の実施例に従うＩＣパッケージ
の平面図および正面図である。

【図６】図５に示したＩＣパッケージをプリント基板上
にアレイ状に実装した状態を示す平面図である。

【図７】この発明の第４の実施例に従うＩＣパッケージ
をプリント基板上にアレイ状に実装した状態を示す図で
ある。

【図８】従来のＩＣパッケージの平面図および正面図で
ある。

【図９】従来のＩＣパッケージをプリント基板上にアレ
イ状に実装した状態を示す平面図である。

【図１０】従来のＩＣパッケージをプリント基板上にア
レイ状に実装した状態を示す正面図である。

【符号の説明】

１ ＩＣパッケージ ２ａ，２ｂ リード端子 ３ａ，３ｂ 側面 ５ パッケージ本体 ７ａ，７ｂ リード端子 １０ プリント基板 １１ ＩＣパッケージ なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 パッケージ本体と、 前記パッケージ本体の対向する２つの辺のうち一方の辺
   から延びる複数の第１のリード端子と、 前記パッケージ本体の対向する２つの辺のうち他方の辺
   から延びる複数の第２のリード端子とを備え、 前記複数の第１のリード端子と前記複数の第２のリード
   端子とは互いに相補な態様で設けられる、半導体素子の
   パッケージ。
2. 【請求項２】 パッケージ本体と、 前記パッケージ本体の対向する２つの辺のうち一方の辺
   から延びる複数の第１のリード端子と、 前記パッケージ本体の対向する２つの辺のうち他方の辺
   から延びる複数の第２のリード端子とを備え、 前記複数の第１のリード端子と前記複数の第２のリード
   端子とは互いに相補な位置に配置される、半導体素子の
   パッケージ。
3. 【請求項３】 パッケージ本体と、 前記パッケージ本体の対向する２つの辺のうち一方の辺
   から延びる複数の第１のリード端子と、 前記パッケージ本体の対向する２つの辺のうち他方の辺
   から延びる複数の第２のリード端子とを備え、 前記複数の第１のリード端子と前記複数の第２のリード
   端子とは互いに相補な形状に形成される、半導体素子の
   パッケージ。