JP2012517123A - 半導体材料の製造 - Google Patents

半導体材料の製造 Download PDF

Info

Publication number
JP2012517123A
JP2012517123A JP2011549269A JP2011549269A JP2012517123A JP 2012517123 A JP2012517123 A JP 2012517123A JP 2011549269 A JP2011549269 A JP 2011549269A JP 2011549269 A JP2011549269 A JP 2011549269A JP 2012517123 A JP2012517123 A JP 2012517123A
Authority
JP
Japan
Prior art keywords
wafer
silicon
modifier
region
donor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011549269A
Other languages
English (en)
Other versions
JP5316824B2 (ja
JP2012517123A5 (ja
Inventor
シンハ，ニシャン
エス． サンデュ，ガーテ
スマイズ，ジョン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012517123A publication Critical patent/JP2012517123A/ja
Publication of JP2012517123A5 publication Critical patent/JP2012517123A5/ja
Application granted granted Critical
Publication of JP5316824B2 publication Critical patent/JP5316824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

電子装置、システム、および方法は、ウェハのバルク領域または基板に接合される半導体層を含み、該半導体層は、電磁波放射を使用して、前記バルク領域に接合することができる。追加の装置、システム、および方法が開示される。
【選択図】図１

Description

関連出願
本特許出願は、２００９年２月４日に出願された、米国出願第１２／３６５，７３４号の優先権の利益を主張し、同出願を参照により本明細書に援用する。
シリコンマイクロチップの動作中のパワー消費は、絶縁体上シリコン（ＳＯＩ）技術を使用することによって低減することができる。ＳＯＩ技術の使用は、より低いパワー消費を提供するだけでなく、また、浮遊容量の減少による、集積回路の動作速度の向上も提供することができる。ＳＯＩ構造では、絶縁体上のシリコンの薄層は、酸素の注入による分離（ＳＩＭＯＸ）、酸素のプラズマ注入による分離（ＳＰＩＭＯＸ）、サファイア上シリコン（ＳＯＳ）、シリコン上接合ウェハプロセス、サファイア上接合シリコン等のいくつかの周知の技術を使用して製造することができる。
シリコン上接合ウェハプロセスは、半導体ウェハ上に単結晶シリコン材料を接合する技術、および絶縁体上に半導体を形成する酸化プロセスが含まれる。これらの技術では、典型的に、研磨法によって、接合されたウェハのうちの一方または両方の一部分が除去される。接合されたウェハの大部分を除去する別のプロセスは、「スマートカット」技術を使用する。「スマートカット」技術は、一般に、材料がシリコン基板の特定の深さに注入され、最終的に基板を亀裂させるために利用される、プロセスを指す。
本発明の様々な実施形態に係る、電磁波放射を使用して、ウェハ上に膜を形成するための方法の特徴を示す。 本発明の様々な実施形態に係る、マイクロ波を使用して、シリコンウェハ上にシリコン層を形成するための方法の特徴を示す。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、接合する前の製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、接合する前の製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、電磁波放射が組み合わせに適用されることによって接合された、製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、電磁波放射が組み合わせに適用されることによって接合された、製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、接合されたこれらのウェハを分離させた後の製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、例えば、図１〜図２に関して記載されるように、接合されたこれらのウェハを分離させた後の製品ウェハおよびドナーウェハを図示する。 本発明の様々な実施形態に係る、ウェハへの半導体層の接合を強化するための方法の特徴を示す。 本発明の様々な実施形態に係る、シリコンウェハへのシリコン層の接合を強化するための方法の特徴を示す。 本発明の様々な実施形態に係る、その上に接合された半導体層を有し、製品ウェハへの半導体層の接合を強化するために、電磁波放射を照射される、製品ウェハを図示する。 本発明の様々な実施形態に係る、その上に接合された半導体層を有し、製品ウェハへの半導体層の接合を強化するために、電磁波放射を照射される、製品ウェハを図示する。 本発明の様々な実施形態に係る、最終ウェハ７００を図示する。 本発明の様々な実施形態に係る、電子システムの様々な特徴のブロック図を示す。
以下の発明を実施するための形態は、例証として、本発明の様々な実施形態を示す、添付の図面を参照する。これらの実施形態は、当業者が、これらおよび他の実施形態を実践することができるのに十分に詳細に記載される。他の実施形態を利用することができ、また、これらの実施形態に、構造的、論理的、および電気的変更が施されてもよい。いくつかの実施形態は、新しい実施形態を形成するように、１つ以上の他の実施形態と組み合わせることができるというように、様々な実施形態は、必ずしも相互排他的ではない。したがって、以下の発明を実施するための形態は、制限的な意味に解釈されない。
様々な実施形態では、製造プロセスは、２つのウェハを接合し、次いで、一方のウェハの一部分が他方のウェハに接合されたままの状態で、２つのウェハを分離させることを含み、分離を容易にするために、電磁波放射への暴露が使用される。接合される２つの構成要素ＡおよびＢの分離とは、構成要素ＡおよびＢが、分離領域でもはや接合されていない、つまり、接合されるＡおよびＢの格子内の共有結合が破壊されていることを意味する。また、分離は、剥離と称することもできる。分離の後、２つの剥離した構成要素間の弱い引力は、依然として効力があってもなくてもよい。他方のウェハと接合したままの状態の一方のウェハの一部分は、半導体層または誘電体層上に半導体層を組み合わせたものであってもよい。電磁波放射への暴露は、ウェハ内のモディファイア（変換材料）に基づき、電磁波放射を周波数に調整することを含むことができる。また、電磁波放射は、ウェハ内のモディファイアに基づき、パワーレベルに調整することもできる。
ウェハ等の材料構造内のモディファイアは、組成物が、材料構造のバルクを形成する材料とは異なる、材料構造内の材料である。例えば、ゲルマニウムウェハ内のモディファイアは、ゲルマニウムとは異なり、かつゲルマニウムウェハの格子の部分ではない、元素であってもよい。ウェハ等の材料構造内のモディファイアは、モディファイアが、材料構造のバルク材料とは異なる原子種であるため、材料構造の不純物であってもよい。様々な実施形態では、モディファイアは、ドーパントとして使用される、材料構造に導入される材料であってもよい。本明細書では、ドーパントは、材料構造内のバルク材料とは異なる材料であり、ドーパントは、活性化されると、バルク材料の特性の向上を提供する。例えば、ドーパントは、半導体材料マトリックス内のキャリア濃度の増加を提供することができる。様々な実施形態では、モディファイアは、活性化ドーパントであってもよい。
様々な実施形態では、製造プロセスは、ウェハ内のドーパントとしてのモディファイアを活性化するために、ウェハを電磁波放射に暴露することを含み、ウェハは、別のウェハから提供される材料の一部分を含む。ドーパントの活性化は、材料構造内の格子間位置から材料構造の格子部位にドーパントを輸送することを含む。別のウェハから提供される材料の一部分は、半導体層または誘電体層上に半導体層を組み合わせたものであってもよい。電磁波放射への暴露は、ウェハ内のドーパントに基づき、電磁波放射を周波数に調整することを含むことができる。また、電磁波放射は、ウェハ内のドーパントに基づき、パワーレベルに調整することもできる。
図１は、様々な実施形態に係る、電磁波放射を使用して、ウェハ上に膜を形成するための方法の特徴を示す。１１０で、ドナーウェハに、イオンがドナーウェハの領域に近接して導入される。領域は、ドナーウェハのバルク材料とは異なる１種以上の材料である、モディファイアを含むか、または含むようになる。領域は、ドナーウェハの表面から少し離れている。「ドナーウェハ」という用語は、ウェハの少なくとも一部分が、別のウェハまたはその中に形成されるデバイスを有する基板等の別の構成要素によって使用されることを示す。様々な実施形態では、半導体ウェハは、ドナーウェハとして使用することができる。半導体ウェハは、本質的に単結晶ウェハとして実現することができる。用途によって、ドナーウェハは、実質的に多結晶または非晶質である、半導体ウェハの形態であってもよく、半導体ウェハは、単結晶であり、かつ最上層として半導体ウェハにわたって配設される、半導体材料を含む。代替として、ドナーウェハは、非半導体ウェハにわたって最上層として配設される単結晶として構成されてもよい、半導体層を含む、実質的に非半導体ウェハとして構築されてもよい。
１２０で、製品ウェハとドナーウェハとは、ドナーウェハおよび製品ウェハの表面で接合される。「製品ウェハ」という用語は、ウェハまたはウェハの少なくとも一部分が、最終製品として、または最終製品で使用されることを示す。完成製品ウェハは、各セグメントが、電子タスクを実施するための回路を含む、複数のセグメントと共に配設されるウェハとして提供されてもよい。各セグメントは、個々のダイの形態であってもよい。さらに、個々のセグメントは、完成ウェハからのものであってもよく、また、電子装置で使用するために、集積回路（ＩＣ）としてパッケージすることができる。
製品ウェハとドナーウェハとは、多数の個々のプロセスまたはプロセスの組み合わせを使用して、接合することができる。プロセスは、製品ウェハをドナーウェハに接合することによって実施してもよい。プロセスは、ドナーウェハを製品ウェハに接合することによって実施してもよい。製品ウェハとドナーウェハとは、製品ウェハがドナーウェハ上に配置された状態で、またはドナーウェハが製品ウェハ上に配置された状態で、接合することができる。ドナーウェハに接合する前に、製品ウェハに対していくつかの処理が実施されていてもよい。処理には、様々な種類の処理を含むことができる。製品ウェハは、ドナーウェハに接合する前に製品ウェハ内に形成される、デバイスおよび／または相互接続を含有することができる。代替として、製品ウェハは、ドナーウェハに接合する前に製品ウェハ内にデバイスおよび／または相互接続を形成することなく、ドナーウェハに接合してもよい。さらに、製品ウェハと接合する前に、ドナーウェハに対していくつかの処理が実施されていてもよい。処理には、様々な種類の処理を含むことができる。ドナーウェハは、製品ウェハと接合する前にドナーウェハ内に形成される、デバイスおよび／または相互接続を含有することができ、デバイスおよび／または相互接続は、材料として製品ウェハに提供されるドナーウェハの領域内にある。代替として、ドナーウェハを、製品ウェハと接合する前にドナーウェハ内にデバイスおよび／または相互接続を形成することなく、製品ウェハと接合させることができる。
様々な実施形態では、製品ウェハは、製品ウェハとドナーウェハとが、誘電体層で接合されるように、製品ウェハの表面にわたって配置される誘電体層を含むことができる。ドナーウェハが接合中に製品層と接触する、製品ウェハの誘電体層は、様々な形態で実現することができる。例えば、誘電体層は、酸化物層、下層の製品ウェハの自然酸化物の層、絶縁窒化物層、絶縁酸窒化物層、ｈｉｇｈ−κ誘電体層、ｌｏｗ−κ誘電体層、またはこれらの組み合わせとして形成されてもよい。ｈｉｇｈ−κ誘電体およびｌｏｗ−κ誘電体は、誘電定数が、それぞれ、約３．９であるシリコン二酸化物の誘電定数より高いか、または低いかに言及して定義される。ドナーウェハが接合される誘電体材料の選択は、製品ウェハが使用され得る１以上の用途に依存し得る。様々な実施形態では、製品ウェハの誘電体層は、製品ウェハの最上層であり、製品ウェハは、製品ウェハおよびドナーウェハを接合する前に製品ウェハのこの誘電体の最上層の下方に組み込まれる、デバイスを含む。
様々な実施形態では、ドナーウェハは、ドナーウェハおよび製品ウェハが、誘電体層で接合されるように、ドナーウェハの表面にわたって配置される、誘電体層を含むことができる。接合中に製品ウェハがドナー層に接触する、ドナーウェハの誘電体層は、様々な形態で実現されてもよい。例えば、誘電体層は、酸化物層、下層の製品ウェハの自然酸化物の層、絶縁窒化物層、絶縁酸窒化物層、ｈｉｇｈ−κ誘電体層、ｌｏｗ−κ誘電体層、またはこれらの組み合わせとして形成されてもよい。製品ウェハが接合される誘電体材料の選択は、製品ウェハが使用され得る１以上の用途に依存し得る。
ドナーウェハの上面にわたる層として形成される誘電体材料によって、ドナーウェハに導入されるイオンは、誘電体層の底面からある距離にある、ドナーウェハの領域に近接して存在する。誘電体層の底面は、ドナーウェハの上端とは反対にある表面であり、誘電体層の上面および底面は、誘電体層の厚さだけ離間している。そのような実施形態では、ドナーウェハは、半導体層および誘電体層を含み、誘電体層が、半導体層の表面にわたって配置されている、材料を提供するために使用される。所望により、そのような材料の組み合わせの半導体層は、接合の前に、ある種類の処理が施されていてもよい。様々な実施形態では、そのような処理には、デバイスおよび／または相互接続を形成することが含まれてもよい。
１３０で、製品ウェハがドナーウェハからの膜に接合した状態で、ドナーウェハのバルク領域を製品ウェハから分離させるために、モディファイアに電磁波放射が照射される。ドナーウェハからの膜は、製品ウェハに接合される半導体層であってもよい。ドナーウェハからの膜は、製品ウェハの誘電体層に接合される半導体層であってもよい。ドナーウェハからの膜は、誘電体層上に半導体層を組み合わせたものであってもよく、組み合わせの誘電体層は、製品ウェハに接合される。
モディファイアに照射することは、イオンとして注入された材料で気泡が成長し、製品ウェハがドナーウェハからの膜に接合した状態で、ドナーウェハのバルク領域を製品ウェハから分離させるように、ドナーウェハの局所加熱を提供することができる。電磁波放射は、モディファイアによる吸収と相関される周波数に調整することができる。周波数に調整することは、モディファイアによって吸収されるピーク周波数を有する電磁波放射を発生させることを含む。モディファイアによる吸収の周波数の選択は、モディファイアによって吸収されるエネルギーを、ドナーウェハ内にイオンとして注入された材料に結合することができるように、モディファイアが配置される材料と相関され得る。電磁波放射のパワーレベルは、用途に基づき、調節することができる。周波数およびパワーレベルは、照射が、気泡を成長させて、接合構造にわたって合体して、所望の分離を与える等のように選択することができる。これらの気泡は、空洞またはプレートレットと見なすことができる。
ドナーウェハのバルク領域が製品ウェハから分離されると、処理中のウェハの相対位置によって、ドナーウェハからの膜が製品ウェハに接合されたままの状態にも関わらず、２つのウェハのうちの一方を、他方から分離することができる。分離は、持ち上げプロセスによって実施することができる。一方のウェハの他方からの持ち上げは、真空または他の制御可能なデバイスを使用して、本質的に、互いに接触するウェハが剥離される位置に、いかなる実質的なエネルギーまたは力を及ぼすことなく達成され得る。
モディファイアによる吸収と相関される周波数で提供される電磁波放射を用いて、エネルギーの吸収を制御することができるように、ドナーウェハおよび製品ウェハの組み合わせに電磁波放射を照射することができる。電磁波放射は、材料の励起が、イオンが注入される領域またはその付近に局所化されるように適用することができる。適切な周波数で、モディファイアによって吸収されるエネルギーが、イオン注入領域に結合するように、吸収を、実質的に、ドナーウェハ内のイオン注入領域にある、またはその十分近くにあるモディファイアに向けることができる。エネルギーをイオン注入領域に結合することによって、ドナーウェハの局所加熱が可能となる。
イオンとして注入される材料を使用する、ドナーウェハからの膜の従来の処理は、典型的に、５００℃〜８００℃以上の範囲の等温温度で実施される。様々な実施形態では、製品ウェハおよびドナーウェハの組み合わせは、プロセスにおいて使用される材料によって、約３５０℃以下の等温温度に加熱されてもよい。局所加熱は、同様のプロセスにおいて従来的に使用される温度より低い処理温度を可能にする。さらに、照射される電磁波放射を調整することによって、所望の加熱領域での局所加熱を維持するために、付与されるエネルギーの量を制御することが可能となる。選択される周波数およびパワーレベルの調整では、ドナーウェハの特定の材料組成物の分離プロセスの周波数およびパワーの全体的選択において、分離に使用されるモディファイアの濃度が考慮されてもよい。
電磁波放射を調整することは、ドナーウェハ内のドーパントとしての照射されるモディファイアを活性化するパワーレベルの電磁波放射を発生させることを含んでもよい。ドーパントの活性化は、材料構造内の格子間位置から材料構造の格子部位にドーパントを輸送することを含む。分離のためのエネルギーを結合させる電磁波放射への暴露を使用して、イオンとして注入された材料の付近の領域内のドーパントを活性化することによって、ドーパントの活性化に従来的に使用されるほど高い温度でウェハ構造を処理することなく、これらのドーパントを活性化することが可能となる。また、放射は、注入による格子の損傷を修復することもできる。
電磁波放射によるドーパントの照射は、ドナーウェハへの電磁波放射の暴露を制限することを含んでもよい。電磁波放射暴露は、電磁波放射を、ドナーウェハが製品ウェハに接合されるドナーウェハの表面とは反対のドナーウェハの表面に向けることによって提供されてもよい。また、電磁波放射暴露は、電磁波放射を、製品ウェハに接合されるドナーウェハの表面に対してある角度をなす、ドナーウェハの側面に向けることによって提供されてもよい。
電磁波放射を調整することは、ドナーウェハの基礎組成物、所望の局所加熱領域内のモディファイアの選択、これらのモディファイアの濃度の選択、領域内のイオンとして注入された材料およびモディファイアの混合物、ならびに所望の領域での局所吸収および結合に影響を及ぼす他の因子と相関させることができる。そのような因子は、ドナーウェハに、電磁波放射への暴露からのエネルギーが所望の領域に優先的に結合されるような特性的特徴を与える。選択される周波数は、ドナーウェハの基礎組成物によって実質的に吸収されないが、モディファイアならびに／またはモディファイアおよび分離プロセスのためにイオンとして注入される材料の混合物によって大幅に吸収される、周波数に基づいてもよい。様々な実施形態では、ドナーウェハの基礎組成物による吸収量と、モディファイアならびに／またはモディファイアおよびイオンとして注入される材料の混合物による吸収量とは、所望の局所加熱の空間的量、ならびに特定の用途に許容可能な製品ウェハおよびドナーウェハの組み合わせの加熱量を含むが、これらに限定されない、様々な因子に基づいてもよい。
モディファイアを電磁エネルギーに暴露することによって提供されるエネルギーを、注入されたイオンの領域に結合することによって、注入されたイオンで気泡を成長させることが可能となる。気泡がドナーウェハにわたって合体するように気泡が成長することによって、ドナーウェハの膜が製品ウェハに接合したままの状態で、ドナーウェハのバルク領域が、製品ウェハから分離する。製品ウェハが、ドナーウェハから分離されたドナーウェハからの接合された膜を有する状態で、製品ウェハをドナーウェハから分離することができる。例えば、製品ウェハは、ドナーウェハ上に横たわる状態から持ち上げられてもよい。代替として、製品ウェハが、ドナーウェハから分離された、接合されたドナーウェハからの膜を有する状態で、ドナーウェハは、製品ウェハから分離されてもよい。例えば、ドナーウェハは、製品ウェハ上に横たわる状態から持ち上げられてもよい。
ドナーウェハおよび製品ウェハを分離した後、所望により、分離プロセスによる残留損傷を補償するために製品ウェハおよびドナーウェハの表面が処理されてもよい。ドナーウェハおよび製品ウェハを分離した後、製品ウェハは、さらなる処理のための投入材料として使用される、最終製品として提供することができる、または、複数の処理されたダイを含有する最終製品として、もしくは複数の処理されたダイとして処理することができる。ドナーウェハおよび製品ウェハを分離した後、ドナーウェハは、他の製品ウェハを生成するための膜を提供するために使用されてもよい。
図２は、様々な実施形態に係る、マイクロ波を使用して、シリコンウェハ上にシリコン層を形成するための方法の特徴を示す。２１０で、モディファイアを有している、または後の処理において導入されてモディファイアを有することになる領域に近接して、水素イオンおよび／またはヘリウムイオンが、シリコンドナーウェハに注入される。質量の軽い他の元素のイオンを、注入イオンとして使用することができる。モディファイアを含有する領域は、ドナーウェハの表面から少し離れている。モディファイアは、リン、ヒ素、ホウ素等の元素、ドーパントとして使用され得る他の元素、およびそのようなドーパントの組み合わせを含むことができるが、これらに限定されない。
２２０で、シリコン製品ウェハが、シリコン製品ウェハの酸化物層がシリコンドナーウェハの表面に接合するように、シリコンドナーウェハと接合される。プロセスは、製品ウェハをドナーウェハに接合することによって実施してもよい。プロセスは、ドナーウェハを製品ウェハに接合することによって実施してもよい。製品ウェハおよびドナーウェハは、製品ウェハがドナーウェハ上に配置された状態で、またはドナーウェハが製品ウェハ上に配置された状態で、接合されてもよい。酸化物層は、自然シリコン酸化物として形成され得る、シリコンの酸化物として形成されてもよい。代替として、酸化物層以外の誘電体層が使用されてもよい。そのような誘電体層は、絶縁窒化物層、絶縁酸窒化物層、ｈｉｇｈ−κ誘電体層、ｌｏｗ−κ誘電体層、またはこれらの組み合わせとして形成されてもよい。シリコンドナーウェハが接合される誘電体層の選択は、シリコン製品ウェハが使用され得る１以上の用途に依存し得る。様々な実施形態では、シリコン製品ウェハの酸化物層または他の誘電体層は、シリコン製品ウェハおよびシリコンドナーウェハを接合する前にシリコン製品ウェハのバルクシリコンに組み込まれたデバイスを含む、シリコン製品ウェハの最上層を備える。代替として、格子間材料のないシリコン間の直接接合が達成されるように、表面酸化物層または表面誘電体層のないシリコン製品ウェハをドナーウェハに接合することができる。
２３０で、モディファイアは、シリコンドナーウェハのバルク領域を分離させ、ドナーウェハを製品ウェハから分離させ、ドナーウェハの一部分を製品ウェハの酸化物表面に接合された状態のままにするために、マイクロ波に暴露される。マイクロ波は、モディファイアによる吸収と相関される周波数に調整することができる。このように、水素および／またはヘリウムの気泡が分離を提供する程度に成長するように、シリコンドナーウェハの水素イオンおよび／またはヘリウムイオンが注入された領域を、マイクロ波で局所的に加熱することができる。マイクロ波のパワーレベルは、用途に基づき、調節することができる。マイクロ波は、１．４ギガヘルツから、８０または１００ギガヘルツと高い範囲のピーク周波数に調整することができる。様々な実施形態では、２．４〜８．５ギガヘルツの範囲が使用される。様々な実施形態では、５．７ＧＨｚ〜６．０ＧＨｚの範囲が使用される。様々な実施形態では、マイクロ波は、約５．８ＧＨｚに調整される。マイクロ波によって付与されるパワーは、加熱の局所化を調整するように制御することができる。マイクロ波への暴露は、３５０℃未満の全体等温ウェハ温度のウェハを用いて実施されてもよい。等温ウェハ温度は、電磁波放射が吸収され、エネルギーが伝達される関心領域内の局所温度ではない、ウェハの基準温度と見なすことができる。
マイクロ波を調整することは、シリコンドナーウェハ内のドーパントとしてのモディファイアを活性化するパワーレベルのマイクロ波を提供することを含んでもよい。マイクロ波のパワーレベルは、ドーパントの活性化に従来的に使用される高温でリコン製品ウェハ／シリコンドナー構造を処理することなく、これらのドーパントの活性化を実施することができるように、シリコン製品ウェハおよびシリコンドナーウェハの組み合わせの温度を調整するように制御することができる。マイクロ波の調整は、分離に使用されるドーパントおよびこれらのドーパントの濃度の選択によって、シリコンドナーウェハの材料組成物の調節と相関させることができる。例えば、シリコンドーパントウェハ内のドーパントの濃度は、約１０１３ｃｍ−３〜約１０１６ｃｍ−３の範囲であってもよい。シリコンドナーウェハの領域へのこれらのドーパントの導入に基づく変化は、マイクロ波の周波数の調整からの優先的吸収、および分離のために注入されたイオンの領域へのマイクロ波吸収からのエネルギーの結合を可能にする。
図３〜図４は、様々な実施形態における、例えば、図１〜図２に関して記載されるように、これらのウェハを接合する前の製品ウェハおよびドナーウェハを図示する。図３は、製品ウェハ３２０およびドナーウェハ３１０を示す。製品ウェハ３２０は、所望により、バルク領域３２２上に最上層として誘電体層３２４を有してもよく、誘電体層３２４は、ドナーウェハ３１０と接合させることができる。さらに、製品ウェハ３２０は、所望により、ドナーウェハ３１０に接合される前に製品ウェハ３２０内に形成されるデバイスおよび／または相互接続３２３−１〜３２３−Ｎを有することができる。ドナーウェハ３１０は、イオンが注入された領域３１６を含む。領域３１６は、ドナーウェハ３１０のバルク領域３１２を層３１８から分離する。ドナーウェハ３１０からの層３１８は、製品ウェハ３２０上に、実質的に製品ウェハ３２０にわたって薄層を形成するプロセスの終わりに、製品ウェハ３２０に比較的薄い膜層を提供する。
図４は、接合する前の製品ウェハ３４０およびドナーウェハ３３０の構成を示す。製品ウェハ３４０は、ドナーウェハ３３０に接合される前に製品ウェハ３４０内に形成される、デバイスおよび／または相互接続３４３−１〜３４３−Ｎを有することができる。この構成では、ドナーウェハ３３０は、図３に示される実施形態のように製品ウェハ上に誘電体層を構成するというよりはむしろ、誘電体層３３４を含む。誘電体層３３４は、層３３８によって、イオンが注入された領域３３６から分離される。領域３３６は、層３３８および誘電体層３３４の組み合わせをバルク領域３３２から分離する。ドナーウェハ３３０は、誘電体層３３４の製品ウェハ３４０への接合によって、製品ウェハ３４０に接合される。代替として、製品ウェハ３４０およびドナーウェハ３３０の両方は、それぞれ、製品ウェハ３４０およびドナーウェハ３３０が接合される、誘電体層を含むことができる。そのような誘電体層は、同一の元素組成物からなってもよく、または誘電体層は、異なる要素を有する誘電体組成物で形成されてもよい。
図５〜図６は、例えば、図１〜図２に関して記載した様々な実施形態を組み合わせて、電磁波放射が適用されることによって接合された、製品ウェハおよびドナーウェハを図示する。図５は、電磁波放射３１５が適用されることによって接合された、図３の製品ウェハ３２０およびドナーウェハ３１０を示す。図６は、電磁波放射３３５が適用されることによって接合された、図４の製品ウェハ３４０およびドナーウェハ３３０を示す。図５および図６は、製品ウェハ３２０および３４０にそれぞれ接合する、ドナーウェハ３１０および３３０の表面と反対のドナーウェハの表面にそれぞれ適用される、電磁波放射３１５および３３５を示す。代替として、放射は、製品ウェハ３２０および３４０内のバルク内の構造によって、組み合わせられた構造の周囲の層３１６の近く、またはドナーウェハ３１０および３３０にそれぞれ接合する製品ウェハ３２０および３４０の表面と反対の製品ウェハ３２０および３４０の表面に放射を集束させることによって適用されてもよい。
図７〜図８は、例えば、図１〜図２に関して記載した様々な実施形態を組み合わせて、接合されたこれらのウェハを分離させた後の製品ウェハおよびドナーウェハを図示する。図７は、図５に示されるように、これらのウェハが接合された状態から分離された後の、製品ウェハ３２１から持ち上げられたドナーウェハ３１１を示す。ドナーウェハ３１１は、層を製品ウェハ３２０に提供するプロセスによって変質されたドナーウェハ３１０である。ここで、ドナーウェハ３１１は、別の製品ウェハ上に別の膜を提供するために使用可能である。同様に、製品ウェハ３２１は、ドナーウェハ３１０から層を取得するプロセスによって変質された製品ウェハ３２０である。ここで、製品ウェハ３２１は、最終製品ウェハとして、または多数の処理されたダイを生成することを含んでもよい、さらなる処理に使用可能である。
図８は、図６に示されるように、これらのウェハが接合された状態から分離された後の、製品ウェハ３４１から持ち上げられたドナーウェハ３３１を示す。ドナーウェハ３３１は、製品ウェハ３４０に層を提供するプロセスによって変質されたドナーウェハ３３０である。ここで、ドナーウェハ３３１は、別の製品ウェハ上に別の膜を提供するために使用可能である。同様に、製品ウェハ３４１は、ドナーウェハ３３０から層を取得するプロセスによって変質された製品ウェハ３４０である。ここで、製品ウェハ３４１は、最終製品ウェハとして、または多数の処理されたダイを生成することを含んでもよい、さらなる処理に使用可能である。
図９は、様々な実施形態に係る、ウェハへの半導体層の接合を強化するための方法の特徴を示す。４１０で、モディファイアは、製品ウェハのバルク領域上に接合された半導体層を有する、製品ウェハの界面領域に提供され、界面領域は、接合された半導体層と製品ウェハのバルク領域との間に配置される。製品ウェハのバルク領域上に接合された半導体層を有する製品ウェハを構築するために、様々なプロセスが使用されていてもよい。
例えば、そのような製品ウェハ構成は、ドナーウェハから半導体層を生成することから構築することができる。半導体層の提供プロセスは、ドナーウェハの表面で、ドナーウェハを製品ウェハに接合し、表面から少し離れたドナーウェハの領域にイオンを注入し、イオンとして注入された材料にエネルギーを付与して、半導体層が製品ウェハに接合したままの状態でドナーウェハを製品ウェハから分離させることを含むことができる。接合された製品ウェハおよびドナーウェハを分離させるために、イオンとして注入された材料に付与されるエネルギーは、ウェハの接合された組み合わせを加熱することによって提供することができる。また、接合された製品ウェハおよびドナーウェハをイオン注入領域で分離させるために付与されるエネルギーは、注入されたイオンに、ウェハの接合された表面と実質的に平行な方向に、組み合わせにわたって破砕を生じさせる力を提供することからも提供することができる。接合された製品ウェハおよびドナーウェハを分離させるために、イオン注入領域に付与されるエネルギーは、例えば、図１〜図８に関して記載されるように、様々な実施形態に従ってイオンとして注入された材料に近接するモディファイアに、電磁波放射を照射することによって提供することができる。モディファイアの照射からのエネルギーを、イオン注入領域に結合することができる。ドナーウェハの材料マトリックス内のモディファイアの特性と相関される周波数およびパワーに調整された電磁波放射によって提供される照射によって、電磁波放射によって付与されるエネルギーは、イオン注入領域の局所加熱を提供する。
接合される半導体層がドナーウェハから生成される、様々な実施形態では、モディファイアは、製品ウェハに接合する前に、ドナーウェハ内に形成されてもよい。代替として、モディファイアは、ドナーウェハおよび製品ウェハを接合した後、ドナーウェハを製品ウェハから分離させる前、または後のいずれかで形成されてもよい。製品ウェハへの半導体層の接合の強化を促進するために使用されるモディファイアは、半導体層を提供するドナーウェハを、提供される半導体層が接合される製品ウェハから分離させるために使用される元素と同一の組成物であってもよい。代替として、製品ウェハへの半導体層の接合の強化を促進するために使用されるモディファイアは、ドナーウェハを提供される半導体層が接合される製品ウェハから分離させるために使用される元素と異なる組成物であってもよい。モディファイアおよびモディファイアの濃度の選択は、接合される半導体層の材料組成物および製品ウェハのバルク領域の材料組成物に依存してもよい。また、モディファイアおよびモディファイアの濃度の選択は、様々な実施形態では、バルク領域と接合される半導体層との間に配置され得る、誘電体領域の材料組成物にも依存し得る。
４２０で、製品ウェハのバルク領域への半導体層の接合は、界面領域に電磁波放射を照射することによって強化される。電磁波放射は、モディファイアによる吸収と相関される周波数に調整することができる。電磁波放射のパワーレベルは、エネルギーを界面領域に結合するように、用途に基づき、調節することができる。周波数およびパワーレベルの選択は、接合される半導体層の材料組成物および製品ウェハのバルク領域の材料組成物に関して、モディファイアおよびそれらの濃度の選択と相関させることができる。また、周波数およびパワーレベルの選択は、様々な実施形態では、バルク領域と接合される半導体層との間に配置され得る、誘電体領域の材料組成物と相関されてもよい。
図１０は、様々な実施形態に係る、シリコンウェハへのシリコン層の接合を強化するための方法の特徴を示す。５１０で、シリコン製品ウェハ上に接合されたシリコン層を有する、シリコン製品ウェハ内の界面領域に、モディファイアが提供され、界面領域は、シリコンウェハ内のバルクシリコン領域と接合されるシリコン層との間に配置される。シリコン層は、シリコンドナーウェハの表面で、シリコンドナーウェハをシリコン製品ウェハに接合し、表面から少し離れたシリコンドナーウェハの領域に水素イオンおよび／またはヘリウムイオンを注入し、注入された水素および／またはヘリウムにエネルギーを付与して、シリコン層がシリコン製品ウェハに接合したままの状態で、シリコンドナーウェハを製品ウェハから分離させることによって、シリコンドナーウェハから形成されてもよい。水素イオンおよび／またはヘリウムイオンは、シリコン製品ウェハと接合する前に、シリコンドナーウェハに注入することができる。様々な実施形態では、接合されるシリコン層が付着される酸化物層は、シリコン製品ウェハのバルクシリコン領域上に配置され、酸化物層は、界面領域を含有する。さらに、シリコン製品ウェハは、所望により、接合されるシリコン層を形成する前に、その中に構築されるデバイスを含むことができる。様々な実施形態では、シリコン層が製品ウェハに接合したままの状態で、シリコンドナーウェハを製品シリコンウェハから分離させるために付与されるエネルギーは、ドナーウェハ内のモディファイアにマイクロ波を照射することによって生成することができる。マイクロ波の吸収は、エネルギーをイオン注入領域に結合して、ウェハを分離させる。ウェハを分離させるために、バルク構造を５００℃以上に加熱することに相当するように、ドープ領域内の活性化エネルギーを提供することができる。
界面領域内のモディファイアは、リン、ヒ素、ホウ素等の元素、シリコン内のドーパントとして使用され得る他の元素、およびそのようなドーパントの組み合わせを含むことができる。界面領域内のドーパントの濃度は、約１０１３ｃｍ−３〜約１０１６ｃｍ−３の範囲に及ぶことができる。完成製品ウェハの所望のドーピングプロファイルによって、ドーパントの他の濃度を使用することができる。
５２０で、界面領域にマイクロ波を照射することによって、シリコン製品ウェハへのシリコン層の接合が強化される。マイクロ波は、界面領域内のモディファイアによる吸収と相関される周波数に調整することができる。マイクロ波のパワーレベルは、エネルギーを界面領域に結合するように、用途に基づき、調節することができる。マイクロ波エネルギーの周波数およびパワーは、シリコン製品ウェハ内のモディファイアの元素組成物、およびそのようなモディファイアの濃度と相関させて、調整することができる。さらに、界面領域に、シリコンマトリックス内のドーパントとしてのモディファイアを活性化するパワーレベルのマイクロ波を照射することができる。マイクロ波によって結合されるエネルギーの標的を、シリコン対酸化物接合を強化するために、８００℃以上のバルク温度に相当する活性化エネルギーとすることができる。マイクロ波によって結合されるエネルギーの標的を、直接シリコン間接合を強化するために、１０００℃以上のバルク温度に相当する活性化エネルギーとすることができる。マイクロ波による結合は、製品シリコンウェハ内のデバイスをこれらと同等の温度にさらすことなく、接合を強化するエネルギーを提供する。シリコン構造内の界面領域を、５．７ＧＨｚ〜６．０ＧＨｚの範囲のピーク周波数を有するマイクロ波に暴露することができる。
図１１〜図１２は、様々な実施形態に係る、その上に接合された半導体層を有し、製品ウェハへの半導体層の接合を強化するために、電磁波放射が照射される、製品ウェハを図示する。図１１は、製品ウェハ６２０のバルク領域６２２上に接合された半導体層６１８を有する、製品ウェハ６２０を示す。また、製品ウェハ６２０は、半導体層６１８が接合される誘電体領域６２４も含む。半導体層６１８の材料のドーパントとして選択することができるモディファイアを有する界面領域６２５は、半導体層６１８の一部として配置される。代替として、モディファイアは、誘電体領域６２４の一部として、界面領域６２５内に配置することができる。さらに、製品ウェハ６２０は、所望により、製品ウェハ６２０のバルク領域６２２内に形成される、デバイスおよび／または相互接続６２３−１〜６２３−Ｎを有することができる。図１１に図示される製品ウェハは、例えば、図１〜図１０に関して記載されるように、様々な実施形態に従って製造され得る。電磁波放射６１５を、製品ウェハ６２０に向けることができ、電磁波放射６１５は、界面領域６２５内のモディファイアによる吸収と相関される周波数に調整することができる。電磁波放射６１５のパワーレベルは、用途に基づき、調節することができる。
図１２は、製品ウェハ６４０のバルク領域６４２上に接合された半導体層６３８を有する、製品ウェハ６４０を示す。製品ウェハ６２０とは異なり、製品ウェハ６４０は、半導体層６３８が接合される誘電体領域を含まない。半導体層６３８の材料のドーパントとして選択することができるモディファイアを有する界面領域６４５は、半導体層６３８の一部として配置される。代替として、モディファイアは、半導体層６３８が接合されるバルク領域６４２の界面領域６４５内に配置することができる。さらに、製品ウェハ６４０は、所望により、製品ウェハ６４０のバルク領域６４２内に形成される、デバイスおよび／または相互接続６４３−１〜６４３−Ｎを有することができる。図６Ｂに図示される製品ウェハは、例えば、図１〜図１０に関して記載されるように、様々な実施形態に従って製造され得る。電磁波放射６３５を、製品ウェハ６４０に向けることができ、電磁波放射６３５は、界面領域６４５内のモディファイアによる吸収と相関される周波数に調整することができる。電磁波放射６３５のパワーレベルは、用途に基づき、調節することができる。
図１３は、様々な実施形態に係る、最終ウェハ７００を図示する。ウェハ７００は、その中に複数のダイ７０５を製造することができる半導体として、絶縁体ウェハ上に提供することができる。代替として、ウェハ７００は、その中の複数のダイ７０５構造が電子的機能性を提供するように処理されており、ウェハ７００からのシンギュレーションおよびパッケージングを待っている、半導体として、絶縁体ウェハ上に提供することができる。ウェハ７００は、図１〜図１２に関連する実施形態に従って製造することができる。
各ダイ７０５は、ウェハ７００のバルク内に、デバイスおよび／または相互接続を含み、ウェハ７００のバルクに接合される半導体層内に、他のデバイスが形成されてもよい。様々なマスキングおよび処理技術を使用して、各ダイ７０５が、ウェハ７００上の他のダイと同一の機能性およびパッケージ構造を有する集積回路として製造されるように、機能回路を含むようにダイ７０５をさらに処理することができる。代替として、様々なマスキングおよび処理技術を使用して、ダイ７０５のすべてが、ウェハ７００上の他のダイと同一の機能性およびパッケージ構造を有する集積回路として製造されないように、機能回路を含むように、ダイ７０５の様々なセットを処理することができる。本明細書において、その上に電子的能力を提供する集積された回路を有するパッケージダイは、集積回路（ＩＣ）と称される。そのような半導体ベースの電子デバイスの性能は、本明細書に記載される様々な実施形態に係る、絶縁体構造上の半導体の製造プロセスの向上によって改善することができる。
図１４は、様々な実施形態に係る、基板のバルク領域に接合された半導体層を伴って構造化された１つ以上のＩＣを含む、システム８００のブロック図を示す。半導体層および／または基板のバルク領域は、ＩＣの回路を形成するデバイスおよび相互接続を含有する。基板および半導体層は、本明細書に記載される様々な実施形態に係るウェハから提供することができる。
システム８００は、コントローラ８０２およびメモリ８０３を含む。様々な実施形態では、また、システム８００は、電子装置８０７および周辺デバイス８０９も含む。コントローラ８０２、メモリ８０３、電子装置８０７、および周辺デバイス８０９のうちの１つ以上は、１つ以上のＩＣの形態であってもよい。バス８０６は、システム８００の様々なコンポーネント間および／またはそれらの間に、電気導電性を提供する。実施形態では、バス８０６は、それぞれが独立して構成される、アドレスバス、データバス、およびコントロールバスを含む。代替の実施形態では、バス８０６は、アドレス、データ、またはコントロールのうちの１つ以上を提供するために、共通導伝線を使用し、その使用は、コントローラ８０２によって使用が管理される。コントローラ８０２は、１つ以上のプロセッサの形態であってもよい。
電子装置８０７は、追加メモリを含んでもよい。システム８００内のメモリは、動的ランダムアクセスメモリ（ＤＲＡＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、同期型動的ランダムアクセスメモリ（ＳＤＲＡＭ）、同期型グラフィックスランダムアクセスメモリ（ＳＧＲＡＭ）、ダブルデータレート動的ＲＡＭ（ＤＤＲ）、ダブルデータレートＳＤＲＡＭ、および磁気ベースメモリ等であるが、これらに限定されない、１種類以上のメモリとして構築されてもよい。
周辺デバイス８０９には、ディスプレイ、画像化デバイス、印刷デバイス、無線デバイス、追加記憶メモリ、およびコントローラ８０２と連動して動作し得る制御デバイスが挙げられる。様々な実施形態では、システム８００には、光ファイバシステムまたはデバイス、電気光学システムまたはデバイス、光学システムまたはデバイス、画像化システムまたはデバイス、および無線システムもしくはデバイス等の情報処理システムまたはデバイス、通信システムまたはデバイス、ならびにコンピュータが挙げられるが、これらに限定されない。
特定の実施形態が本明細書に図示され、記載されてきたが、同一の目的を達成するように計算される任意の配設が、示される特定の実施形態を置き換えてもよいことが、当業者によって理解されるであろう。様々な実施形態は、本明細書に記載される実施形態の置換および／または組み合わせを使用する。上述は、例証であり、制限ではないことが意図され、また、本明細書に採用される表現または専門用語は、説明することを目的とするものであることが理解される。さらに、前述の発明を実施するための形態では、開示を合理化するために、様々な特徴が単一の実施形態にグループ化されていることが分かる。開示のこの方法は、主張される実施形態が、各請求項に明確に列挙されるより多くの特徴を要求するという意図を反映するとは解釈されない。したがって、以下の特許請求の範囲は、これによって発明を実施するための形態に組み込まれ、各請求項は、別個の実施形態として、それぞれが独立している。

Claims (26)

  1. ドナーウェハの領域に近接して前記ドナーウェハに、イオンを導入することであって、前記領域は、モディファイアを有し、前記モディファイアは、前記ドナーウェハのバルク材料とは異なり、前記領域は、前記ドナーウェハの表面から少し離れて配置されている、ことと、
    製品ウェハおよび前記ドナーウェハを接合することと、
    前記製品ウェハが前記ドナーウェハからの膜に接合した状態で、前記ドナーウェハのバルク領域を前記製品ウェハから分離させるために、前記モディファイアに電磁波放射を照射することであって、前記電磁波放射は、前記モディファイアによる吸収と相関される周波数に調整される、ことと、
    を含む、方法。
  2. 前記製品ウェハおよび前記ドナーウェハを接合することは、前記ドナーウェハおよび前記製品ウェハを誘電体層で接合することを含む、請求項１に記載の方法。
  3. 前記製品ウェハを接合することは、前記製品ウェハに含有されるデバイスを有する前記製品ウェハを接合することを含む、請求項１に記載の方法。
  4. 前記モディファイアに電磁波放射を照射することは、注入するイオンからの材料および前記領域内の前記モディファイアの混合物と相関される前記電磁波放射を調整することを含む、請求項１に記載の方法。
  5. 前記モディファイアに電磁波放射を照射することは、前記ドナーウェハへの前記電磁波放射の暴露を制限することを含む、請求項１に記載の方法。
  6. モディファイアを有する領域に近接して、水素イオンおよび／またはヘリウムイオンをシリコンドナーウェハに注入することであって、前記モディファイアは、シリコンとは異なり、前記領域は、前記ドナーウェハの表面から少し離れて配置されている、ことと、
    前記シリコンドナーウェハの前記表面がシリコン製品ウェハの酸化物層に接合するように、前記シリコン製品ウェハを前記シリコンドナーウェハに接合することと、
    前記シリコン製品ウェハの前記酸化物層が前記シリコンドナーウェハからのシリコン膜に接合した状態で、前記シリコンドナーウェハのバルク領域を前記シリコン製品ウェハから分離させるために、前記モディファイアを、前記水素および／またはヘリウムにおいてマイクロ波に暴露することであって、前記マイクロ波は、前記モディファイアによる吸収と相関される周波数に調整される、ことと、
    を含む、方法。
  7. 前記モディファイアをマイクロ波に暴露することは、前記モディファイアを約５．８ＧＨｚのピーク周波数を有するマイクロ波に暴露することを含む、請求項６に記載の方法。
  8. 前記方法は、３５０℃未満の等温温度の前記製品ウェハを用いて、前記製品ウェハ上に前記シリコン膜を形成することを含む、請求項６に記載の方法。
  9. 前記方法は、前記シリコンドナーウェハに、リン、ヒ素、ホウ素、またはこれらの組み合わせから選択されるモディファイアを提供することを有する、請求項６に記載の方法。
  10. 前記モディファイアをマイクロ波に暴露することは、前記シリコンドナーウェハ内の前記モディファイアを活性化することを含む、請求項６に記載の方法。
  11. 界面領域に電磁波放射を照射することによって、製品ウェハのバルク領域への半導体層の接合を強化することであって、前記界面領域は、前記接合された半導体層と前記バルク領域との間に配置され、前記界面領域は、モディファイアを有し、前記モディファイアは、前記製品ウェハのバルク材料とは異なり、前記電磁波放射は、前記モディファイアによる吸収と相関される周波数に調整される、ことを含む、方法。
  12. 前記方法は、ドナーウェハに前記モディファイアを導入することを含み、前記半導体層は、前記半導体層を前記製品ウェハに接合するプロセスにおいて、前記ドナーウェハから分離する、請求項１１に記載の方法。
  13. 前記方法は、
    ドナーウェハを前記製品ウェハに接合し、
    前記表面から少し離れた前記ドナーウェハの領域に、材料をイオンとして注入し、
    前記半導体層が前記製品ウェハに接合した状態で、前記ドナーウェハを前記製品ウェハから分離させるために、前記注入された材料にエネルギーを付与する、
    ことによって、前記ドナーウェハから前記半導体層を形成することを含む、請求項１１に記載の方法。
  14. 前記半導体層が前記製品ウェハに接合した状態で、前記ドナーウェハを前記製品ウェハから分離させるために、前記注入された材料にエネルギーを付与することは、前記ドナーウェハ内のモディファイアを電磁波放射に暴露することであって、前記電磁波放射は、前記ドナーウェハ内の前記モディファイアによる吸収と相関される周波数に調整される、ことを含む、請求項１３に記載の方法。
  15. 前記方法は、前記界面領域と同一であり、前記ドナーウェハを前記製品ウェハから分離させるためのモディファイア材料を前記ドナー材料に導入することを含む、請求項１４に記載の方法。
  16. 界面領域にマイクロ波を照射することによって、シリコン製品ウェハへのシリコン層の接合を強化することであって、前記界面領域は、前記シリコン製品ウェハのバルクシリコン領域と前記シリコン層との間に配置され、前記界面領域は、モディファイアを有し、前記モディファイアは、シリコンとは異なる材料であり、前記マイクロ波は、前記モディファイアによる吸収と相関される周波数に調整される、ことを含む、方法。
  17. 前記モディファイアは、リン、ヒ素、ホウ素、またはこれらの組み合わせを含む、請求項１６に記載の方法。
  18. 前記方法は、前記界面内に、約１０１３ｃｍ−３〜約１０１６ｃｍ−３の範囲の濃度を有するモディファイアを形成することを含む、請求項１６に記載の方法。
  19. シリコン製品ウェハへのシリコン層の接合を強化することは、前記シリコン層が接合される酸化物層への前記シリコン層の前記接合を強化することを含む、請求項１６に記載の方法。
  20. 前記界面領域にマイクロ波を照射することは、前記シリコン製品ウェハのドーパントとしての前記モディファイアを活性化するパワーレベルのマイクロ波を前記界面領域に照射することを含む、請求項１６に記載の方法。
  21. シリコン製品ウェハへのシリコン層の接合を強化することは、デバイスが形成されている前記シリコン製品ウェハへの前記シリコン層の前記接合を強化することを含む、請求項１６に記載の方法。
  22. 前記界面領域にマイクロ波を照射することは、約５．７ＧＨｚ〜約６．０ＧＨｚの範囲のピーク周波数を有するマイクロ波を前記界面領域に照射することを含む、請求項１６に記載の方法。
  23. 基板と、
    界面で前記基板に接合される半導体層と、
    前記基板と前記半導体層の前記界面のドーパント領域であって、前記ドーパント領域は、活性化ドーパントを含み、前記活性化ドーパントは、前記基板への前記半導体層の前記接合を強化する、マイクロ波放射の結果として生じる、ドーパント領域と、
    を備える、装置。
  24. 前記基板は、デバイスを含む、請求項２３に記載の装置。
  25. 前記基板は、誘電体層を含み、前記誘電体において前記半導体層が前記基板に接合する、請求項２３に記載の装置。
  26. 前記装置は、絶縁体上シリコンウェハとして配設される、請求項２３に記載の装置。
JP2011549269A 2009-02-04 2010-02-04 半導体材料の製造 Active JP5316824B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/365,734 US7927975B2 (en) 2009-02-04 2009-02-04 Semiconductor material manufacture
US12/365,734 2009-02-04
PCT/US2010/023230 WO2010091200A2 (en) 2009-02-04 2010-02-04 Semiconductor material manufacture

Publications (3)

Publication Number Publication Date
JP2012517123A true JP2012517123A (ja) 2012-07-26
JP2012517123A5 JP2012517123A5 (ja) 2013-03-28
JP5316824B2 JP5316824B2 (ja) 2013-10-16

Family

ID=42396993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011549269A Active JP5316824B2 (ja) 2009-02-04 2010-02-04 半導体材料の製造

Country Status (7)

Country Link
US (3) US7927975B2 (ja)
EP (1) EP2394292A4 (ja)
JP (1) JP5316824B2 (ja)
KR (1) KR101597386B1 (ja)
CN (1) CN102341890B (ja)
TW (1) TWI423309B (ja)
WO (1) WO2010091200A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP3447789B1 (de) 2011-01-25 2021-04-14 EV Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
SG192180A1 (en) 2011-04-08 2013-08-30 Ev Group E Thallner Gmbh Method for permanent bonding of wafer
US10094988B2 (en) * 2012-08-31 2018-10-09 Micron Technology, Inc. Method of forming photonics structures
US10546965B2 (en) 2013-12-05 2020-01-28 The Board Of Regents Of The University Of Oklahoma Thermophotovoltaic materials, methods of deposition, and devices
CN108365083B (zh) * 2018-02-07 2022-03-08 济南晶正电子科技有限公司 用于声表面波器件的复合压电衬底的制造方法
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微系统与信息技术研究所 异质结构的制备方法
US11817304B2 (en) * 2019-12-30 2023-11-14 Micron Technology, Inc. Method of manufacturing microelectronic devices, related devices, systems, and apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000035683A (ja) * 1998-07-21 2000-02-02 Sumitomo Chem Co Ltd レジストパターンの形成方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法
US20080223285A1 (en) * 2002-06-03 2008-09-18 Tien-Hsi Lee Methods for transferring a layer onto a substrate

Family Cites Families (299)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB575923A (en) 1944-09-01 1946-03-11 Claude Spencer Harris Improvements in and relating to vacuum chucks or work holders
JPS53104156A (en) 1977-02-23 1978-09-11 Hitachi Ltd Manufacture for semiconductor device
JPS5413273A (en) 1977-07-01 1979-01-31 Oki Electric Ind Co Ltd Semiconductor device
JPS5423388A (en) 1977-07-22 1979-02-21 Hitachi Ltd Semiconductor integrated-circuit device and its manufacture
GB2053026A (en) 1979-07-06 1981-02-04 Wertheimer M R Microwave plasma modification of surface properties in organic polymers
NZ199835A (en) 1981-03-05 1984-03-30 Mobil Oil Corp Catalytic conversion of methanol dimethyl ether or a mixture thereof to ethylene
CA1192669A (en) 1982-06-24 1985-08-27 Scott C. Blackstone Vertical igfet with internal gate and method of making same
JPS5954217A (ja) 1982-09-21 1984-03-29 Nec Corp 半導体基板の製造方法
JPS5998533A (ja) 1982-11-26 1984-06-06 Hitachi Ltd 半導体基板およびその製造方法
JPS59174549A (ja) 1983-03-18 1984-10-03 Yokogawa Hokushin Electric Corp 金属とガラスの接合方法
JPS603148A (ja) 1983-06-21 1985-01-09 Nec Corp 単結晶シリコン半導体装置用基板およびその製造方法
JPS6046976A (ja) 1983-08-19 1985-03-14 工業技術院長 セラミツクスの接着方法
JPS60136223A (ja) 1983-12-23 1985-07-19 Sharp Corp 炭化珪素半導体素子の製造方法
JPS6119133A (ja) 1984-07-05 1986-01-28 Nec Corp 半導体装置の製造方法
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
JPS61145839A (ja) 1984-12-20 1986-07-03 Toshiba Corp 半導体ウエ−ハの接着方法および接着治具
JPS61160950A (ja) 1985-01-09 1986-07-21 Nec Corp 半導体基板収納容器
JPS61208268A (ja) 1985-03-13 1986-09-16 Toshiba Corp 伝導度変調型半導体装置
JPS6271215A (ja) 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JPS62132340A (ja) 1985-12-04 1987-06-15 Koyo Rindobaagu Kk ウエハ移載装置
JP2559700B2 (ja) 1986-03-18 1996-12-04 富士通株式会社 半導体装置の製造方法
JPS62265728A (ja) 1986-05-14 1987-11-18 New Japan Radio Co Ltd アノ−デイツクボンデイング法
JPS6356936A (ja) 1986-08-27 1988-03-11 Nec Corp 半導体装置の製造方法
JPH0669085B2 (ja) 1986-09-05 1994-08-31 富士通株式会社 半導体基板の製造方法
JPS63111652A (ja) 1986-10-30 1988-05-16 Fujitsu Ltd ウエハ接着方法
JPS63126245A (ja) 1986-11-15 1988-05-30 Mitsubishi Electric Corp 半導体装置
WO1988004829A1 (en) 1986-12-17 1988-06-30 Raychem Corporation Interconnection of electronic components
JPS63155731A (ja) 1986-12-19 1988-06-28 Agency Of Ind Science & Technol 半導体装置
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
JPH01196873A (ja) 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
JPH07107935B2 (ja) 1988-02-04 1995-11-15 株式会社東芝 半導体装置
JPH01226168A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
JPH01226167A (ja) 1988-03-07 1989-09-08 Seiko Epson Corp 半導体装置基板の製造方法
IT1230026B (it) 1988-10-28 1991-09-24 Sgs Thomson Microelectronics Processo di saldatura di fette di silicio fra loro, per la fabbricazione di dispositivi a semiconduttore
JP2672150B2 (ja) 1989-06-15 1997-11-05 富士写真フイルム株式会社 感熱記録材料
JPH0391227A (ja) 1989-09-01 1991-04-16 Nippon Soken Inc 半導体基板の接着方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JPH0719839B2 (ja) 1989-10-18 1995-03-06 株式会社東芝 半導体基板の製造方法
EP0441270B1 (en) 1990-02-07 1995-11-15 Harris Corporation Wafer bonding using trapped oxidizing vapor
US5091331A (en) 1990-04-16 1992-02-25 Harris Corporation Ultra-thin circuit fabrication by controlled wafer debonding
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH04162630A (ja) 1990-10-25 1992-06-08 Mitsubishi Materials Shilicon Corp 半導体基板
USH1137H (en) 1990-11-05 1993-02-02 American Telephone And Telegraph Company Wafer bonding technique for dielectric isolation processing
USH1174H (en) 1990-11-05 1993-04-06 American Telephone And Telegraph Company Wafer bonded dielectrically isolated structures
US5102821A (en) 1990-12-20 1992-04-07 Texas Instruments Incorporated SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium
EP0516866A1 (en) 1991-05-03 1992-12-09 International Business Machines Corporation Modular multilayer interwiring structure
US5183769A (en) 1991-05-06 1993-02-02 Motorola, Inc. Vertical current flow semiconductor device utilizing wafer bonding
JPH05198739A (ja) 1991-09-10 1993-08-06 Mitsubishi Electric Corp 積層型半導体装置およびその製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5213986A (en) 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5236118A (en) 1992-05-12 1993-08-17 The Regents Of The University Of California Aligned wafer bonding
US5427638A (en) 1992-06-04 1995-06-27 Alliedsignal Inc. Low temperature reaction bonding
JPH06244389A (ja) 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5503704A (en) 1993-01-06 1996-04-02 The Regents Of The University Of California Nitrogen based low temperature direct bonding
US5349207A (en) 1993-02-22 1994-09-20 Texas Instruments Incorporated Silicon carbide wafer bonded to a silicon wafer
JP2723787B2 (ja) 1993-08-20 1998-03-09 信越半導体株式会社 結合型基板の製造方法
JP3270220B2 (ja) 1993-09-17 2002-04-02 シチズン時計株式会社 表示装置およびその駆動集積回路
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5413952A (en) 1994-02-02 1995-05-09 Motorola, Inc. Direct wafer bonded structure method of making
US5435881A (en) 1994-03-17 1995-07-25 Ogle; John S. Apparatus for producing planar plasma using varying magnetic poles
JP3145560B2 (ja) 1994-03-23 2001-03-12 三菱マテリアル株式会社 張り合わせウェーハの製造方法
FR2720189B1 (fr) 1994-05-18 1996-08-30 Commissariat Energie Atomique Procédé de réalisation d'une structure à faible taux de dislocations comprenant une couche d'oxyde enterrée dans un substrat semi-conducteur.
JPH07320996A (ja) 1994-05-24 1995-12-08 Tokin Corp 静電接合方法及び静電接合用治具
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
JP3327698B2 (ja) 1994-09-26 2002-09-24 キヤノン株式会社 接着装置
US5818631A (en) 1994-11-16 1998-10-06 Raytheon Company Electrically conducting, directly bonded infrared windows
US5653811A (en) 1995-07-19 1997-08-05 Chan; Chung System for the plasma treatment of large area substrates
JPH09115788A (ja) 1995-09-29 1997-05-02 Samsung Electron Co Ltd 半導体ウェーハ接合装置
JP3183130B2 (ja) 1995-10-30 2001-07-03 日産自動車株式会社 摩擦車式無段変速機用コーンディスクおよびその製造方法
KR0165467B1 (ko) 1995-10-31 1999-02-01 김광호 웨이퍼 디본더 및 이를 이용한 웨이퍼 디본딩법
US6051483A (en) * 1996-11-12 2000-04-18 International Business Machines Corporation Formation of ultra-shallow semiconductor junction using microwave annealing
TW308707B (en) 1995-12-15 1997-06-21 Komatsu Denshi Kinzoku Kk Manufacturing method of bonding SOI wafer
JPH09252100A (ja) 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
JP3570530B2 (ja) 1996-04-26 2004-09-29 三菱住友シリコン株式会社 Ｓｏｉウェーハの製造方法
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
KR100481994B1 (ko) * 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
US7569285B2 (en) 1996-10-17 2009-08-04 The Trustees Of Princeton University Enhanced bonding layers on titanium materials
FR2755537B1 (fr) 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
US5945012A (en) 1997-02-18 1999-08-31 Silicon Genesis Corporation Tumbling barrel plasma processor
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US7470600B2 (en) 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6321134B1 (en) 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US6180496B1 (en) 1997-08-29 2001-01-30 Silicon Genesis Corporation In situ plasma wafer bonding method
DE19741971A1 (de) 1997-09-23 1999-04-01 Siemens Ag Verfahren zum Herstellen Direct-Wafer-Bond Si/Si02/Si-Substrate
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG71182A1 (en) 1997-12-26 2000-03-21 Canon Kk Substrate processing apparatus substrate support apparatus substrate processing method and substrate manufacturing method
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
US6186091B1 (en) 1998-02-11 2001-02-13 Silicon Genesis Corporation Shielded platen design for plasma immersion ion implantation
US6228176B1 (en) 1998-02-11 2001-05-08 Silicon Genesis Corporation Contoured platen design for plasma immerson ion implantation
US6269765B1 (en) 1998-02-11 2001-08-07 Silicon Genesis Corporation Collection devices for plasma immersion ion implantation
US6051073A (en) 1998-02-11 2000-04-18 Silicon Genesis Corporation Perforated shield for plasma immersion ion implantation
US6217724B1 (en) 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
US6120660A (en) 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6083324A (en) 1998-02-19 2000-07-04 Silicon Genesis Corporation Gettering technique for silicon-on-insulator wafers
US6113735A (en) 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
FR2777115B1 (fr) 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
US6221774B1 (en) 1998-04-10 2001-04-24 Silicon Genesis Corporation Method for surface treatment of substrates
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺
JP3762144B2 (ja) * 1998-06-18 2006-04-05 キヤノン株式会社 Ｓｏｉ基板の作製方法
US6248649B1 (en) 1998-06-23 2001-06-19 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using patterned implants
US6291314B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Controlled cleavage process and device for patterned films using a release layer
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
JP2000121468A (ja) 1998-10-14 2000-04-28 Fuji Electric Co Ltd 陽極接合方法
FR2784796B1 (fr) 1998-10-15 2001-11-23 Commissariat Energie Atomique Procede de realisation d'une couche de materiau enterree dans un autre materiau
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
FR2785217B1 (fr) 1998-10-30 2001-01-19 Soitec Silicon On Insulator Procede et dispositif pour separer en deux tranches une plaque de materiau notamment semi-conducteur
US6423613B1 (en) 1998-11-10 2002-07-23 Micron Technology, Inc. Low temperature silicon wafer bond process with bulk material bond strength
US6300227B1 (en) 1998-12-01 2001-10-09 Silicon Genesis Corporation Enhanced plasma mode and system for plasma immersion ion implantation
US6213050B1 (en) 1998-12-01 2001-04-10 Silicon Genesis Corporation Enhanced plasma mode and computer system for plasma immersion ion implantation
US6534381B2 (en) 1999-01-08 2003-03-18 Silicon Genesis Corporation Method for fabricating multi-layered substrates
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6409907B1 (en) 1999-02-11 2002-06-25 Lucent Technologies Inc. Electrochemical process for fabricating article exhibiting substantial three-dimensional order and resultant article
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6881644B2 (en) 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6458723B1 (en) 1999-06-24 2002-10-01 Silicon Genesis Corporation High temperature implant apparatus
FR2795866B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
FR2795865B1 (fr) 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
FR2797060B1 (fr) 1999-07-29 2001-09-14 Commissariat Energie Atomique Structure pour masque de lithographie en reflexion et procede pour sa realisation
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3980801B2 (ja) 1999-09-16 2007-09-26 株式会社東芝 三次元構造体およびその製造方法
JP2001093887A (ja) 1999-09-22 2001-04-06 Toshiba Corp 半導体装置製造方法
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
FR2802340B1 (fr) 1999-12-13 2003-09-05 Commissariat Energie Atomique Structure comportant des cellules photovoltaiques et procede de realisation
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
GR1003602B (el) 2000-02-29 2001-06-19 Αλεξανδρος Γεωργακιλας Διαδικασια ολοκληρωσης, σε κλιμακα ακεραιων δισκιων ημιαγωγων, οπτοηλεκτρονικων ημιαγωγικων διαταξεων, βασισμενων σε αρσενικουχογαλλιο και ολοκληρωμενων κυκλωματων πυριτιου
US6544837B1 (en) 2000-03-17 2003-04-08 International Business Machines Corporation SOI stacked DRAM logic
FR2807074B1 (fr) 2000-04-03 2002-12-06 Soitec Silicon On Insulator Procede et dispositif de fabrication de substrats
FR2807546B1 (fr) 2000-04-11 2005-04-01 Commissariat Energie Atomique Structure d'elements a haute densite formee par assemblage de couches et son procede de fabrication
FR2808120B1 (fr) 2000-04-20 2002-07-26 Karl Suss France Procede et dispositif pour le traitement du substrat d'un circuit integre ou d'un produit analogue en cours de fabrication
JP3991300B2 (ja) 2000-04-28 2007-10-17 株式会社Ｓｕｍｃｏ 張り合わせ誘電体分離ウェーハの製造方法
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US6500268B1 (en) 2000-08-18 2002-12-31 Silicon Genesis Corporation Dry cleaning method
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
US20030060020A1 (en) 2000-10-12 2003-03-27 Silicon Evolution, Inc. Method and apparatus for finishing substrates for wafer to wafer bonding
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2818010B1 (fr) 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2818283B1 (fr) 2000-12-20 2003-02-14 Inst Francais Du Petrole Procede de traitement d'une charge hydrocarbonee comprenant une etape d'hydrotraitement en lit fixe a contre-courant
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823012B1 (fr) 2001-04-03 2004-05-21 Commissariat Energie Atomique Procede de transfert selectif d'au moins un element d'un support initial sur un support final
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6780759B2 (en) 2001-05-09 2004-08-24 Silicon Genesis Corporation Method for multi-frequency bonding
US7045878B2 (en) 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
WO2002100771A2 (en) 2001-06-08 2002-12-19 The Regents Of The University Of Michigan Low-temperature patterned wafer bonding with photosensitive benzocylobutene (bcb) and 3d microelectromechanical systems fabrication
FR2826378B1 (fr) 2001-06-22 2004-10-15 Commissariat Energie Atomique Structure composite a orientation cristalline uniforme et procede de controle de l'orientation cristalline d'une telle structure
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
FR2827423B1 (fr) 2001-07-16 2005-05-20 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
JP3883929B2 (ja) 2001-09-25 2007-02-21 大日本スクリーン製造株式会社 薄膜形成装置および薄膜形成方法
FR2830372B1 (fr) 2001-09-28 2008-08-22 Procede de caracterisation d'une etape d'implantation dans un substrat de materiau
FR2830660B1 (fr) 2001-10-09 2003-12-12 Commissariat Energie Atomique Ecran plat a cristal liquide fonctionnant en mode reflectif et son procede de realisation
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
FR2832224B1 (fr) 2001-11-15 2004-01-16 Commissariat Energie Atomique Dispositif electronique monolithique multicouches et procede de realisation d'un tel dispositif
US6616854B2 (en) 2001-12-17 2003-09-09 Motorola, Inc. Method of bonding and transferring a material to form a semiconductor device
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
FR2834381B1 (fr) 2002-01-03 2004-02-27 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
US20030134486A1 (en) 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6975016B2 (en) 2002-02-06 2005-12-13 Intel Corporation Wafer bonding using a flexible bladder press and thinned wafers for three-dimensional (3D) wafer-to-wafer vertical stack integration, and application thereof
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6645832B2 (en) 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
FR2837620B1 (fr) 2002-03-25 2005-04-29 Commissariat Energie Atomique Procede de transfert d'elements de substrat a substrat
FR2837981B1 (fr) 2002-03-28 2005-01-07 Commissariat Energie Atomique Procede de manipulation de couches semiconductrices pour leur amincissement
FR2839147B1 (fr) 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US7192841B2 (en) 2002-04-30 2007-03-20 Agency For Science, Technology And Research Method of wafer/substrate bonding
FR2874455B1 (fr) 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
FR2839560B1 (fr) 2002-05-07 2005-10-14 Commissariat Energie Atomique Masque pour photolithographie a elements absorbeurs/dephaseurs inclus
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
FR2842647B1 (fr) 2002-07-17 2004-09-17 Soitec Silicon On Insulator Procede de transfert de couche
FR2842646B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842649B1 (fr) 2002-07-17 2005-06-24 Soitec Silicon On Insulator Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support
FR2842651B1 (fr) 2002-07-17 2005-07-08 Procede de lissage du contour d'une couche utile de materiau reportee sur un substrat support
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US6908774B2 (en) 2002-08-12 2005-06-21 S.O. I. Tec Silicon On Insulator Technologies S.A. Method and apparatus for adjusting the thickness of a thin layer of semiconductor material
CN100557785C (zh) 2002-08-26 2009-11-04 S.O.I.Tec绝缘体上硅技术公司 具有缓冲结构的晶片的再循环
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
FR2845202B1 (fr) 2002-10-01 2004-11-05 Soitec Silicon On Insulator Procede de recuit rapide de tranches de materiau semiconducteur.
GB2409340B (en) 2002-10-04 2006-05-10 Silicon Genesis Corp Method for treating semiconductor material
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2845518B1 (fr) 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
EP1408534B1 (en) 2002-10-11 2007-02-07 S.O.I. Tec Silicon on Insulator Technologies S.A. A method and a device for producing an adhesive surface of a substrate
ATE348326T1 (de) 2002-10-11 2007-01-15 Soitec Silicon On Insulator Verfahren zur bestimmung einer partikelkonzentration in der atmosphäre eines reinraums oder einer mini-umgebung
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
US6787885B2 (en) 2002-11-04 2004-09-07 The United States Of America As Represented By The Secretary Of The Navy Low temperature hydrophobic direct wafer bonding
FR2846786B1 (fr) 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2847077B1 (fr) 2002-11-12 2006-02-17 Soitec Silicon On Insulator Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1429381B1 (en) 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7187162B2 (en) 2002-12-16 2007-03-06 S.O.I.Tec Silicon On Insulator Technologies S.A. Tools and methods for disuniting semiconductor wafers
FR2849269B1 (fr) 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
DE602004020181D1 (de) 2003-01-07 2009-05-07 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht
FR2850390B1 (fr) 2003-01-24 2006-07-14 Soitec Silicon On Insulator Procede d'elimination d'une zone peripherique de colle lors de la fabrication d'un substrat composite
US6989314B2 (en) 2003-02-12 2006-01-24 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure and method of making same
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
US6911379B2 (en) 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7235461B2 (en) 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
JP3985043B2 (ja) 2003-05-01 2007-10-03 国立大学法人名古屋大学 光接着方法、及びマイクロチップの作製方法
US6829988B2 (en) 2003-05-16 2004-12-14 Suss Microtec, Inc. Nanoimprinting apparatus and method
US7273788B2 (en) 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
KR20060030911A (ko) 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
FR2858875B1 (fr) 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
FR2860178B1 (fr) 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
FR2860842B1 (fr) 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
US7462526B2 (en) 2003-11-18 2008-12-09 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US7354815B2 (en) 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
TWI290342B (en) * 2003-11-18 2007-11-21 United Soi Corp A method to fabricate a thin film on a substrate
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
US20050150597A1 (en) 2004-01-09 2005-07-14 Silicon Genesis Corporation Apparatus and method for controlled cleaving
FR2867310B1 (fr) 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7282449B2 (en) 2004-03-05 2007-10-16 S.O.I.Tec Silicon On Insulator Technologies Thermal treatment of a semiconductor layer
FR2868599B1 (fr) 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7390724B2 (en) 2004-04-12 2008-06-24 Silicon Genesis Corporation Method and system for lattice space engineering
US20050247668A1 (en) 2004-05-06 2005-11-10 Silicon Genesis Corporation Method for smoothing a film of material using a ring structure
EP1605498A1 (en) 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of manufacturing a semiconductor wafer
US7265030B2 (en) 2004-07-20 2007-09-04 Sharp Laboratories Of America, Inc. Method of fabricating silicon on glass via layer transfer
US7094666B2 (en) 2004-07-29 2006-08-22 Silicon Genesis Corporation Method and system for fabricating strained layers for the manufacture of integrated circuits
US7078317B2 (en) 2004-08-06 2006-07-18 Silicon Genesis Corporation Method and system for source switching and in-situ plasma bonding
US7326629B2 (en) 2004-09-10 2008-02-05 Agency For Science, Technology And Research Method of stacking thin substrates by transfer bonding
CN101027768B (zh) 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
JP5101287B2 (ja) 2004-09-21 2012-12-19 ソイテック 接合されるべき面の処理を伴う転写方法
US7179719B2 (en) 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
FR2875947B1 (fr) 2004-09-30 2007-09-07 Tracit Technologies Nouvelle structure pour microelectronique et microsysteme et procede de realisation
US7157300B2 (en) * 2004-11-19 2007-01-02 Sharp Laboratories Of America, Inc. Fabrication of thin film germanium infrared sensor by bonding to silicon wafer
US7399680B2 (en) 2004-11-24 2008-07-15 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
US7547609B2 (en) 2004-11-24 2009-06-16 Silicon Genesis Corporation Method and structure for implanting bonded substrates for electrical conductivity
FR2880189B1 (fr) 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
US7919391B2 (en) 2004-12-24 2011-04-05 S.O.I.Tec Silicon On Insulator Technologies Methods for preparing a bonding surface of a semiconductor wafer
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
FR2881573B1 (fr) 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
WO2006082469A1 (en) 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for applying a high temperature treatment to a semimiconductor wafer
JP2008532317A (ja) 2005-02-28 2008-08-14 シリコン・ジェネシス・コーポレーション レイヤ転送プロセス用の基板強化方法および結果のデバイス
FR2884647B1 (fr) 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
EP1734571B1 (en) 2005-06-10 2008-08-20 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thermal processing equipment calibration method
US7674687B2 (en) 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070032044A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Method and structure for fabricating devices using one or more films provided by a layer transfer process and etch back
US20070029043A1 (en) 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
US7479441B2 (en) 2005-10-14 2009-01-20 Silicon Genesis Corporation Method and apparatus for flag-less water bonding tool
TWI261316B (en) 2005-12-28 2006-09-01 Ind Tech Res Inst Wafer bonding method
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
US7863157B2 (en) 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7371662B2 (en) 2006-03-21 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a 3D interconnect and resulting structures
FR2899380B1 (fr) 2006-03-31 2008-08-29 Soitec Sa Procede de revelation de defauts cristallins dans un substrat massif.
US7598153B2 (en) 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
US7948034B2 (en) 2006-06-22 2011-05-24 Suss Microtec Lithography, Gmbh Apparatus and method for semiconductor bonding
US20080124895A1 (en) 2006-06-23 2008-05-29 Shih-Shou Lo Wafer bonding method
US7385283B2 (en) 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
US8153513B2 (en) 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US7361574B1 (en) 2006-11-17 2008-04-22 Sharp Laboratories Of America, Inc Single-crystal silicon-on-glass from film transfer
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5152181B2 (ja) 2007-05-18 2013-02-27 三菱瓦斯化学株式会社 粉体供給装置、粉体充填包装機および粉体包装体の製造方法
US7595247B2 (en) * 2007-05-25 2009-09-29 International Business Machines Corporation Halo-first ultra-thin SOI FET for superior short channel control
EP2009687B1 (en) * 2007-06-29 2016-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
JP5090117B2 (ja) 2007-09-28 2012-12-05 太陽誘電株式会社 電子部品
TWI384556B (zh) * 2008-11-12 2013-02-01 Nat Applied Res Laboratoires Microwave activation annealing process
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2000036583A (ja) * 1998-05-15 2000-02-02 Canon Inc 半導体基板、半導体薄膜の作製方法および多層構造体
JP2000035683A (ja) * 1998-07-21 2000-02-02 Sumitomo Chem Co Ltd レジストパターンの形成方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
US20080223285A1 (en) * 2002-06-03 2008-09-18 Tien-Hsi Lee Methods for transferring a layer onto a substrate
JP2007251172A (ja) * 2006-03-13 2007-09-27 Soi Tec Silicon On Insulator Technologies Sa 薄膜を製造する方法

Also Published As

Publication number Publication date
US20100193897A1 (en) 2010-08-05
US7927975B2 (en) 2011-04-19
CN102341890A (zh) 2012-02-01
EP2394292A4 (en) 2013-12-04
WO2010091200A3 (en) 2010-12-02
JP5316824B2 (ja) 2013-10-16
US20130175662A1 (en) 2013-07-11
WO2010091200A2 (en) 2010-08-12
KR101597386B1 (ko) 2016-02-24
EP2394292A2 (en) 2011-12-14
US8389385B2 (en) 2013-03-05
KR20110120310A (ko) 2011-11-03
CN102341890B (zh) 2014-08-27
TWI423309B (zh) 2014-01-11
TW201036039A (en) 2010-10-01
US20110193190A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
JP5316824B2 (ja) 半導体材料の製造
US6486008B1 (en) Manufacturing method of a thin film on a substrate
US6548382B1 (en) Gettering technique for wafers made using a controlled cleaving process
EP2437282A1 (en) Sos substrate having low defect density in the vicinity of interface
US20130029474A1 (en) Method for transferring a monocrystalline semiconductor layer onto a support substrate
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
US8836075B2 (en) Semiconductor device and fabrication method thereof
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
US20070042566A1 (en) Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer
EP1792339A1 (en) Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
JP2010278337A (ja) 表面欠陥密度が少ないｓｏｓ基板
CN104752309B (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN106601663B (zh) Soi衬底及其制备方法
CN105990123A (zh) 晶圆减薄方法
US11195711B2 (en) Healing method before transfer of a semiconducting layer
TWI430338B (zh) 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
CN107154378B (zh) 绝缘层上顶层硅衬底及其制造方法
JP6273322B2 (ja) Ｓｏｉ基板の製造方法
US20170256441A1 (en) Soi substrate and manufacturing method thereof
TW200818321A (en) Semiconductor on insulator structure made using radiation annealing
JP2014003320A (ja) 界面近傍における欠陥密度が低いｓｏｓ基板
KR20110123963A (ko) 기판 제조 방법
Huang et al. A nano-thick SOI fabrication method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130201

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130201

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20130201

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130515

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130625

R150 Certificate of patent or registration of utility model

Ref document number: 5316824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250