CN103646853B - 一种绝缘体上含锗薄膜结构的制备方法 - Google Patents

一种绝缘体上含锗薄膜结构的制备方法 Download PDF

Info

Publication number
CN103646853B
CN103646853B CN201310724004.XA CN201310724004A CN103646853B CN 103646853 B CN103646853 B CN 103646853B CN 201310724004 A CN201310724004 A CN 201310724004A CN 103646853 B CN103646853 B CN 103646853B
Authority
CN
China
Prior art keywords
film
germanic
insulator
membrane structure
single crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310724004.XA
Other languages
English (en)
Other versions
CN103646853A (zh
Inventor
张苗
陈达
狄增峰
叶林
王刚
郭庆磊
母志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310724004.XA priority Critical patent/CN103646853B/zh
Publication of CN103646853A publication Critical patent/CN103646853A/zh
Application granted granted Critical
Publication of CN103646853B publication Critical patent/CN103646853B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Abstract

本发明提供一种绝缘体上含锗薄膜结构的制备方法，包括以下步骤：S1：提供一sSOI衬底，在张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；S2：在所述单晶SiGe薄膜表面形成一Si帽层；S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格匹配，从而降低缺陷来源，能够获得高质量的SGOI或GOI材料。

Description

一种绝缘体上含锗薄膜结构的制备方法
技术领域
本发明属于半导体制造领域，涉及一种绝缘体上含锗薄膜结构的制备方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是，根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。
从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。SiGe材料由于其高迁移率和可以作为其他材料的虚拟衬底而受到广泛关注。SGOI(SiliconGermaniumOnInsulater，绝缘层上锗硅)结合了SiGe和SOI的优点，为研发新型的超高速、低功耗、抗辐射、高集成度硅基器件和芯片提供一种新的解决方案，在光电集成、系统级芯片等方面也有着重要的应用前景。而绝缘体上锗(GOI)是高端硅基衬底材料领域的一项最新开发成果，它对高性能CMOSIC以及光电探测器和太阳能电池都具有十分重要的意义。能用作光电探测器GOI（锗吸收850nm波长的光的效率是硅的70倍），而且也能用来制作高速晶体管。基于锗材料的晶体管的转换速度能比硅的大3到4倍。由于锗金属能提高材料的电子迁移率，在未来的高速逻辑IC应用上，锗材料远景看好。GOI用作制造高速光电探测器（运行在30GHz），这使其理论上适用于探测速度大于50Gb/sec的信号，使芯片上的光互连更接近现实。
在传统锗浓缩工艺制备SGOI或GOI的过程中，应力释放主要发生在SOI顶层Si和外延SiGe的界面，导致穿透位错密度很高，严重影响了最终SGOI或GOI的质量和后期器件的性能。从穿透位错的形成机理上来讲，是由于浓缩开始时SiGe/Si界面的失配位错下降到SGOI/BOX界面，进一步浓缩，失配位错向上穿透形成了穿透位错。
因此，提供一种新的绝缘体上含锗薄膜结构的制备方法以获得高质量的SGOI结构或GOI结构实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘体上含锗薄膜结构的制备方法，用于解决现有技术中制备的绝缘体上含锗薄膜结构的制备方法中穿透位错密度高、质量不好的问题。
为实现上述目的及其他相关目的，本发明提供一种绝缘体上含锗薄膜结构的制备方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及预设应变程度的张应变顶层硅的sSOI衬底，在所述张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；
S2：在所述单晶SiGe薄膜表面形成一Si帽层；
S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；
S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。
可选地，所述含锗薄膜为Ge组分大于50%的SiGe薄膜或纯锗薄膜。
可选地，于所述步骤S1中，所述单晶SiGe薄膜中Ge的组分小于40%。
可选地，于所述步骤S1中，所述张应变顶层硅为0.8%张应变硅，所述单晶SiGe薄膜为Si0.83Ge0.17薄膜。
可选地，于所述步骤S1中，所述单晶SiGe薄膜的厚度范围是50～200nm。
可选地，于所述步骤S3中，锗浓缩的步骤包括：
S3-1：将步骤S2获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S3-2：重复步骤S3-1若干次直至所述单晶SiGe薄膜中的Ge组分达到55～65%；
S3-3：将温度下降至第二预设温度，并将步骤S3-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S3-4：重复步骤S3-3若干次直至完成锗浓缩，得到所述叠层结构。
可选地，所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
可选地，通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述绝缘体上含锗薄膜结构为绝缘体上应变锗硅或绝缘体上应变锗。
可选地，所述绝缘体上含锗薄膜结构中，所述含锗薄膜的厚度范围是15～100nm。
可选地，所述张应变顶层硅的厚度范围是30～100nm。
如上所述，本发明的绝缘体上含锗薄膜结构的制备方法，具有以下有益效果：本发明利用对晶格匹配的两薄膜进行浓缩制备绝缘体上含锗薄膜结构。通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格长度一样，不存在晶格失配，从而降低缺陷来源，能够获得高质量的绝缘体上锗硅材料或绝缘体上锗材料。本发明的绝缘体上含锗薄膜结构的制备方法还可以通过调整浓缩过程中的退火循环次数得到需要浓度的绝缘体上锗硅；同时还可以通过调整浓缩工艺参数使得到的绝缘体上含锗薄膜结构为绝缘体上应变锗硅或绝缘体上应变锗，具有广泛的应用前景。
附图说明
图1显示为本发明的绝缘体上含锗薄膜结构的制备方法中在张应变顶层硅表面外延生长预设Ge组分的单晶SiGe薄膜的示意图。
图2显示为本发明的绝缘体上含锗薄膜结构的制备方法中在单晶SiGe薄膜表面形成Si帽层的示意图。
图3显示为本发明的绝缘体上含锗薄膜结构的制备方法中进行锗浓缩形成叠层结构的示意图。
图4显示为本发明的绝缘体上含锗薄膜结构的制备方法中去除叠层结构表面的SiO2层得到绝缘体上含锗薄膜结构的示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种绝缘体上含锗薄膜结构的制备方法，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及预设应变程度的张应变顶层硅的sSOI衬底，在所述张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；
S2：在所述单晶SiGe薄膜表面形成一Si帽层；
S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；
S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。
首先请参阅图1，执行步骤S1：提供一自下而上依次包括背衬底1、埋氧层2及预设应变程度的张应变顶层硅3的sSOI衬底，在所述张应变顶层硅3表面外延生长一预设Ge组分的单晶SiGe薄膜4；所述张应变顶层硅3的晶格长度与所述单晶SiGe薄膜4的晶格长度相等。
本发明通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格长度一样，不存在晶格失配，从而降低缺陷来源，有利于最终获得高质量的绝缘体上锗硅材料或绝缘体上锗材料。
具体的，通过外延、键合、背部研磨或智能剥离等常规工艺过程制作所述sSOI衬底；或通过在SOI衬底上外延其他材料应变层，并通过离子注入、退火使该其他材料应变层弛豫，使应力转移至SOI的顶层硅，并去除所述其他材料应变层得到sSOI衬底；或采用商业化的sSOI衬底等。所述预设应变程度通过控制相关制备工艺参数来实现或者选择相应参数的商业化sSOI衬底。此为本领域的常规技术手段，此处不应过分限制本发明的保护范围。
所述张应变顶层硅3的厚度范围是30～100nm，所述单晶SiGe薄膜4的厚度范围是50～200nm。所述单晶SiGe薄膜4中Ge的组分不宜太高，优选为小于40%。当所述SiGe薄膜4中Ge组分确定后，可以通过计算其晶格长度来选择性相对应张应变程度的张应变顶层硅，使该张应变顶层硅的晶格长度等于该单晶SiGe薄膜的晶格长度，反之亦然。晶格长度及硅张应变程度的计算方法为本领域的公知常识，此处不再赘述。本实施中，外延的单晶SiGe薄膜4以150nm厚的Si0.83Ge0.17薄膜为例，相对应的，所述张应变顶层硅3采用应变0.8%的张应变硅，二者的晶格长度相等，不存在晶格失配。
然后请参阅图2，执行步骤S2：通过化学气相沉积法或其它方法在所述单晶SiGe薄膜4表面形成一Si帽层5。由于Ge的易氧化性，所述Si帽层5的存在可以防止所述单晶SiGe薄膜4直接暴露于外部，在后续锗浓缩的氧化过程中可以避免所述单晶SiGe薄膜4中的锗发生氧化而流失。本实施例中，所述Si帽层5的厚度以4nm为例。
再请参阅图3，执行S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底1、埋氧层2、含锗薄膜6及SiO2层7的叠层结构。
具体的，所述含锗薄膜6的厚度范围是15～100nm。所述含锗薄膜为Ge组分大于50%的SiGe薄膜或纯锗薄膜。
锗浓缩过程包括：在氧气气氛下对步骤S2获得的结构中的单晶SiGe薄膜4进行热氧化，且热氧化的温度低于所述单晶SiGe薄膜4的熔点。在氧化过程中，一方面表面的Si帽层5首先与氧气反应生成SiO2，防止所述单晶SiGe薄膜4中的Ge直接暴露于表面与氧气接触被氧化，从而起到了防止锗流失的作用；另一方面所述单晶SiGe薄膜4与其下的张应变顶层硅3发生相互扩散，使所述张应变顶层硅3逐渐被“吃掉”，形成Si浓度上升的SiGe层；随着所述Si帽层5被完全氧化，其下的SiGe层也开始被氧化，其中，SiGe层中的Si原子优先与氧气结合生成SiO2，Ge原子在SiGe层中的组分逐渐升高，而Si原子的组分不断减少，越来越多的Ge原子析出，析出的Ge原子被抑制于其上方生成的SiO2层与下方的埋氧层之间，最终形成一层高Ge组分的SiGe层或纯Ge层。本实施例中进行锗浓缩的具体操作过程包括以下步骤：
S3-1：将步骤S2获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S3-2：重复步骤S3-1若干次直至所述单晶SiGe薄膜中的Ge组分达到60%左右（55%～65%）；
S3-3：将温度下降至第二预设温度，并将步骤S3-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S3-4：重复步骤S3-3若干次直至完成锗浓缩，得到包括含锗薄膜6的叠层结构。
本实施例中，优选以下工艺参数：所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
上述锗浓缩工艺中，分别在1050℃和900℃进行热氧化反应，这是由于在1050℃进行热氧化反应后，SiGe薄膜中的Ge组分升高，造成SiGe的熔点降低，因此一段时间后，需在较低的温度即900℃下进一步热氧化，以提高锗浓缩后含锗薄膜6的纯度。另外，在氮气气氛下保持一段时间的作用是使浓缩过后的SiGe薄膜或纯Ge薄膜中各处组分均匀，这是由于靠近表面的区域会优先与氧气反应，Ge的含量相对下层偏高，从而在SiGe中形成一个梯度。
由于Si的熔点为1410℃，Ge的熔点为938℃，在其它实施例中，随着所述单晶SiGe薄膜4中Ge组分的改变及其的厚度发生变化，上述第一预设温度、第二预设温度也可以进行相应调整，此处不应过分限制本发明的保护范围。对于含锗薄膜6中Ge组分的设定值小于60%时，也可以没有上述由第一预设温度降为第二预设温度的过程。本发明中，所述含锗薄膜为Ge组分大于50%的SiGe薄膜或纯锗薄膜（Ge组分100%），具体可以通过增加或减少上述氧化和热退火的循环次数来实现Ge浓度的控制。
由于所述张应变顶层硅3的晶格长度与所述单晶SiGe薄膜4的晶格长度相等，晶格匹配，因此在锗浓缩的退火过程中，缺陷来源得以降低，使最终得到的绝缘体上含锗薄膜结构中穿透位错密度大大降低，获得高质量的SGOI材料或GOI材料。
特别的，还可以通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述绝缘体上含锗薄膜结构为绝缘体上应变锗硅或绝缘体上应变锗。比如通过降低热氧化的循环时间间隔（例如由上述30分钟将为几分钟），使热应力保留在SiGe层或Ge层中，得到绝缘体上应变锗硅或应变锗。此为本领域的常规技术手段，不应过分限制本发明的保护范围。
最后请参阅图4，执行步骤S4：腐蚀掉所述叠层结构表面的SiO2层7以得到绝缘体上含锗薄膜结构。
本实施例中，采用5%的HF溶液腐蚀掉所述SiO2层7，最终得到高质量的绝缘体上含锗薄膜结构。当然，也可以采用其它浓度或其它种类的腐蚀液。如图4所示，所述绝缘体上含锗薄膜结构自下而上依次包括背衬底1、埋氧层2及含锗薄膜6。所述含锗薄膜6的厚度范围是15～100nm，所述含锗薄膜为Ge组分大于50%的SiGe薄膜或纯锗薄膜。
综上所述，本发明的绝缘体上含锗薄膜结构的制备方法利用对晶格匹配的两薄膜进行浓缩制备绝缘体上含锗薄膜结构。通过选择合适张应变顶层硅及相应含锗组分的单晶SiGe薄膜，使得张应变顶层硅与其上的单晶SiGe薄膜的晶格长度一样，不存在晶格失配，从而降低缺陷来源，能够获得高质量的绝缘体上锗硅材料或绝缘体上锗材料。本发明的绝缘体上含锗薄膜结构的制备方法还可以通过调整浓缩过程中的退火循环次数得到需要浓度的绝缘体上锗硅；同时还可以通过调整浓缩工艺参数使得到的绝缘体上含锗薄膜结构为绝缘体上应变锗硅或绝缘体上应变锗，具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种绝缘体上含锗薄膜结构的制备方法，其特征在于，至少包括以下步骤：
S1：提供一自下而上依次包括背衬底、埋氧层及预设应变程度的张应变顶层硅的sSOI衬底，在所述张应变顶层硅表面外延生长一预设Ge组分的单晶SiGe薄膜；所述张应变顶层硅的晶格长度与所述单晶SiGe薄膜的晶格长度相等；所述单晶SiGe薄膜中Ge的组分小于40％；
S2：在所述单晶SiGe薄膜表面形成一Si帽层；
S3：将步骤S2获得的结构进行锗浓缩，形成自下而上依次包含有背衬底、埋氧层、含锗薄膜及SiO2层的叠层结构；
S4：腐蚀掉所述叠层结构表面的SiO2层以得到绝缘体上含锗薄膜结构。
2.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：所述含锗薄膜为Ge组分大于50％的SiGe薄膜或纯锗薄膜。
3.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：于所述步骤S1中，所述张应变顶层硅为0.8％张应变硅，所述单晶SiGe薄膜为Si0.83Ge0.17薄膜。
4.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：于所述步骤S1中，所述单晶SiGe薄膜的厚度范围是50～200nm。
5.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：于所述步骤S3中，锗浓缩的步骤包括：
S3-1：将步骤S2获得的结构首先在第一预设温度的含氧气氛下中氧化第一预设时间，然后在第一预设温度的氮气气氛中保持第二预设时间；
S3-2：重复步骤S3-1若干次直至所述单晶SiGe薄膜中的Ge组分达到55～65％；
S3-3：将温度下降至第二预设温度，并将步骤S3-2获得的结构首先在所述第二预设温度的含氧气氛下氧化第三预设时间，然后在所述第二预设温度的氮气气氛中保持第四预设时间；
S3-4：重复步骤S3-3若干次直至完成锗浓缩，得到所述叠层结构。
6.根据权利要求5所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：所述第一预设温度为1050℃，第二预设温度为900℃；所述第一预设时间、第二预设时间、第三预设时间及第四预设时间均为30min。
7.根据权利要求5所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：通过调整所述第一预设时间、第二预设时间、第三预设时间及第四预设时间的长短以使得到的所述绝缘体上含锗薄膜结构为绝缘体上应变锗硅或绝缘体上应变锗。
8.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：所述绝缘体上含锗薄膜结构中，所述含锗薄膜的厚度范围是15～100nm。
9.根据权利要求1所述的绝缘体上含锗薄膜结构的制备方法，其特征在于：所述张应变顶层硅的厚度范围是30～100nm。
CN201310724004.XA 2013-12-24 2013-12-24 一种绝缘体上含锗薄膜结构的制备方法 Active CN103646853B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310724004.XA CN103646853B (zh) 2013-12-24 2013-12-24 一种绝缘体上含锗薄膜结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310724004.XA CN103646853B (zh) 2013-12-24 2013-12-24 一种绝缘体上含锗薄膜结构的制备方法

Publications (2)

Publication Number Publication Date
CN103646853A CN103646853A (zh) 2014-03-19
CN103646853B true CN103646853B (zh) 2016-05-18

Family

ID=50252051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310724004.XA Active CN103646853B (zh) 2013-12-24 2013-12-24 一种绝缘体上含锗薄膜结构的制备方法

Country Status (1)

Country Link
CN (1) CN103646853B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666500B (zh) * 2023-07-24 2023-11-03 上海铭锟半导体有限公司 锗光电探测器及通过热失配应力提高其长波响应的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
CN102738060A (zh) * 2012-07-02 2012-10-17 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6805962B2 (en) * 2002-01-23 2004-10-19 International Business Machines Corporation Method of creating high-quality relaxed SiGe-on-insulator for strained Si CMOS applications
TWI231994B (en) * 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US7355253B2 (en) * 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
CN102738060A (zh) * 2012-07-02 2012-10-17 中国科学院上海微系统与信息技术研究所 一种goi晶片结构的制备方法

Also Published As

Publication number Publication date
CN103646853A (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN102290369B (zh) 一种薄goi晶片及其制备方法
US7427779B2 (en) Microstructure for formation of a silicon and germanium on insulator substrate of Si1-XGeX type
JP2012518290A (ja) 半導体材料の薄層の形成
CN105977339B (zh) 光伏器件和制造其的方法
JP2006173568A (ja) Ｓｏｉ基板の製造方法
US8877608B2 (en) Method for preparing GOI chip structure
CN102738060B (zh) 一种goi晶片结构的制备方法
JP2006191112A (ja) シリコン−ゲルマニウム層を備えた半導体ウェハ及びその製造方法
US20060128075A1 (en) Manufacturing method of silicon on insulator wafer
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103646909B (zh) 绝缘体上锗goi结构的制备方法
CN102556937A (zh) 具有悬臂梁结构的应变锗器件及其制备方法
CN103646853B (zh) 一种绝缘体上含锗薄膜结构的制备方法
Pitera et al. Coplanar Integration of Lattice-Mismatched Semiconductors with Silicon by Wafer Bonding Ge/Si1− x Ge x/Si Virtual Substrates
CN101728249A (zh) 硅片上外延化合物半导体材料的过渡层单晶制备方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN103646910B (zh) 一种sgoi结构的制备方法
CN104037275A (zh) 具有悬浮结构的氮化硅膜致应变的锗led器件及其制备方法
JP6111678B2 (ja) ＧｅＯＩウェーハの製造方法
CN102403260B (zh) 一种基于SiN埋绝缘层的晶圆级单轴应变SOI的制作方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN102544275A (zh) 具有悬浮膜结构的应变锗器件及其制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant