CN102683178B - 一种绝缘体上半导体及其制备方法 - Google Patents

一种绝缘体上半导体及其制备方法 Download PDF

Info

Publication number
CN102683178B
CN102683178B CN201210175117.4A CN201210175117A CN102683178B CN 102683178 B CN102683178 B CN 102683178B CN 201210175117 A CN201210175117 A CN 201210175117A CN 102683178 B CN102683178 B CN 102683178B
Authority
CN
China
Prior art keywords
semiconductor
layer
sio
preparation
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210175117.4A
Other languages
English (en)
Other versions
CN102683178A (zh
Inventor
姜海涛
薛忠营
狄增峰
张苗
郭庆磊
戴家赟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201210175117.4A priority Critical patent/CN102683178B/zh
Publication of CN102683178A publication Critical patent/CN102683178A/zh
Application granted granted Critical
Publication of CN102683178B publication Critical patent/CN102683178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。

Description

一种绝缘体上半导体及其制备方法
技术领域
本发明属于半导体领域，特别是涉及一种绝缘体上半导体及其制备方法。
背景技术
SOI（Silicon-On-Insulator，绝缘衬底上的硅）技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
但是，根据国际半导体产业发展蓝图（ITRS2009）的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，32纳米技术节点已经非常接近栅的物理尺寸，传统的体硅材料和工艺正接近其物理极限。32纳米技术节点以下尤其是22纳米以下，晶体管的结构和材料将面临更多挑战。必须采取新的技术来提高性能(新材料、新结构、新工艺)。其中，引入新的沟道材料是主要革新途径。研究表明Ge具有较高的空穴迁移率、Ⅲ-V族半导体材料具有较高的电子迁移率，因此，在15纳米的节点后，新型硅基高迁移率材料将逐步由应变硅材料过渡到新型高迁移率Ge/III-V/石墨烯等半导体材料。XOI(GOI、III-VOI)材料是重要的解决途径之一，然而与现有半导体工艺的兼容技术是一技术难题。
现有技术中制备绝缘体上半导体的方法要么工艺复杂，制作成本高，要么晶体内存在较多的缺陷而影响性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种绝缘体上半导体及其制备方法，以实现与现有半导体工艺兼容、工艺简单且性能良好的绝缘体上半导体的制备。
为实现上述目的及其他相关目的，本发明提供一种绝缘体上半导体的制备方法，所述制备方法至少包括以下步骤：1）提供一具有第一SiO2层的第一Si衬底，刻蚀所述第一SiO2层至所述第一Si衬底，在所述第一SiO2层上形成多个间隔排列的孔道；2）采用选择性外延技术从各该孔道内开始生长半导体材料，形成由填充至各该孔道内的半导体柱以及覆盖于该些半导体柱及所述第一SiO2层的上表面的半导体层组成的半导体结构；3）对所述半导体层进行抛光处理；4）提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层及所述半导体层；5）去除所述第一Si衬底以露出所述第一SiO2层，而后采用选择性腐蚀技术去除所述第一SiO2层，保留各该半导体柱及与各该半导体柱顶面一体成型的半导体层，然后于该些半导体柱之间填充聚甲基丙烯酸甲酯；6）提供具有第三SiO2层的第三Si衬底，键合所述第三SiO2层及该些半导体柱的底面；7）高温退火以使所述半导体结构从该些半导体柱剥离，然后将剥离后的半导体结构抛光至所述半导体层，以完成所述绝缘体上半导体的制备。
在本发明的绝缘体上半导体的制备方法中，所述第一SiO2层的厚度为20~10000nm。
作为本发明的绝缘体上半导体的制备方法的一个优选方案，所述第一SiO2层的厚度为50~3000nm。
更优地，所述第一SiO2层的厚度为100~700nm。
在本发明的绝缘体上半导体的制备方法所述步骤2）中，采用选择性外延技术从各该孔道内开始生长半导体材料，直至将各该孔道填满形成半导体柱后，各该半导体柱继续延纵向生长并同时向所述第一SiO2层的上表面横向生长，直至覆盖所述第一SiO2层的上表面。
在本发明的绝缘体上半导体的制备方法中，所述半导体结构的材料为Ge、SixGeyCzSn1-x-y-z、III-V族半导体材料、B或P掺杂的Ge、B或P掺杂的SixGeyCzSn1-x-y-z以及B或P掺杂的III-V族半导体材料。
在本发明的绝缘体上半导体的制备方法所述步骤7）中，高温退火使所述聚甲基丙烯酸甲酯发生热反应并产生膨胀，以使各该半导体柱最终断裂，达到剥离的效果。
本发明还提供一种依据上述任意一种方案所述的绝缘体上半导体的制备方法所制备的绝缘体上半导体。
如上所述，本发明的绝缘体上半导体及其制备方法，具有以下有益效果：先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。
附图说明
图1~图2b显示为本发明的绝缘体上半导体的制备方法步骤1）所呈现的结构示意图。
图3显示为本发明的绝缘体上半导体的制备方法步骤2）所呈现的结构示意图。
图4显示为本发明的绝缘体上半导体的制备方法步骤3）所呈现的结构示意图。
图5显示为本发明的绝缘体上半导体的制备方法步骤4）所呈现的结构示意图。
图6~图8显示为本发明的绝缘体上半导体的制备方法步骤5）所呈现的结构示意图。
图9显示为本发明的绝缘体上半导体的制备方法步骤6）所呈现的结构示意图。
图10~图11显示为本发明的绝缘体上半导体的制备方法步骤7）所呈现的结构示意图。
元件标号说明
101    第一Si衬底
102    第一SiO2层
103    孔道
104    半导体层
105    半导体柱
106    聚甲基丙烯酸甲酯
107    第Si衬底
108    第SiO2层
109    第三Si衬底
110    第三SiO2层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1~图11所示，本实施例提供一种绝缘体上半导体的制备方法，所述制备方法至少包括以下步骤：
如图1~图2b所示，首先进行步骤1），提供一具有第一SiO2层102的第一Si衬底101，刻蚀所述第一SiO2层102至所述第一Si衬底101，在所述第一SiO2层102上形成多个间隔排列的孔道103。
所述第一SiO2层102可通过热氧化或者化学气相沉积法形成于所述Si衬底表面，其厚度范围为20~10000nm。当然，一个更优的范围为50~3000nm。由于该第一SiO2层102的厚度过厚会导致制作该第一SiO2层102的所需的时间较长且成本较高，而太薄会导致后续生长半导体材料缺陷的增加，故在本实施例中，所述第一SiO2层102的厚度采用的范围为100~700nm。在此范围内既可花费较少的时间和成本，又不会降低后续半导体材料生长的性能。
然后制作光刻图形并刻蚀所述第一SiO2层102至所述第一Si衬底101，在所述第一SiO2层102上形成多个间隔排列的孔道103，所述孔道103的截面可以为圆形或圆角多边形等，在本实施例中为圆形。所述孔道103的排列方式可以是横向及纵向均为直线的排列，也可以呈位错排列，也可以为预期的所有排列方式。
如图3所示，然后进行步骤2），采用选择性外延技术从各该孔道103内开始生长半导体材料，形成由填充至各该孔道103内的半导体柱105以及覆盖于该些半导体柱105及所述第一SiO2层102的上表面的半导体层104组成的半导体结构。所述半导体结构的材料为Ge、SixGeyCzSn1-x-y-z、III-V族半导体材料、B或P掺杂的Ge、B或P掺杂的SixGeyCzSn1-x-y-z以及B或P掺杂的III-V族半导体材料。
由于本发明所选用的半导体材料于所述第一SiO2层102上难以成核生长，故可采用选择性外延技术从各该孔道103内开始生长半导体材料，直至将各该孔道103填满形成半导体柱105后，各该半导体柱105继续延纵向生长并同时向所述第一SiO2层102的上表面横向生长，直至覆盖所述第一SiO2层102的上表面。采用此方法可以避免半导体材料同时Si衬底及SiO2上同时生长而导致的晶体缺陷，以获得性能良好的半导体层104。
如图4所示，接着进行步骤3），对所述半导体层104进行抛光处理。
在本实施例中，由于上述沉积的半导体层104表面具有一定的起伏，故采用机械化学抛光法CMP对所述半导体层104进行抛光处理，以获得光洁平整的半导体表面，同时可获得不同厚度要求的半导体层104，以满足不同的工艺需求。
如图5所示，接着进行步骤4），提供具有第二SiO2层108的第二Si衬底107，键合所述第二SiO2层108及所述半导体层104；在本实施例中，采用低温键合技术键合所述第二SiO2层108及所述半导体层104。
如图6~8所示，接着进行步骤5），去除所述第一Si衬底101以露出所述第一SiO2层102，而后采用选择性腐蚀技术去除所述第一SiO2层102，保留各该半导体柱105及与各该半导体柱105顶面一体成型的半导体层104，然后于该些半导体柱105之间填充聚甲基丙烯酸甲酯106。
采用研磨、磨削、湿法腐蚀等工艺去除所述第一Si衬底101以露出所述第一SiO2层102，而后采用选择性腐蚀技术从SiO2层表面开始腐蚀，直至去除所述SiO2层，保留各该半导体柱105及与各该半导体柱105顶面一体成型的半导体层104，然后于该些半导体柱105之间填充聚甲基丙烯酸甲酯106，当然，在其它的实施例中，也可以于该些半导体柱105之间填充具有热膨胀特性的其它聚合物等材料。
如图9所示，接着进行步骤6），提供具有第三SiO2层110的第三Si衬底109，键合所述第三SiO2层110及该些半导体柱105的底面。
提供具有第三SiO2层110的第三Si衬底109，采用低温键合技术键合所述第三SiO2层110及该些半导体柱105的底面，与所述第二SiO2层108共同将该些半导体柱105之间填充的聚甲基丙烯酸甲酯106夹持。
如图10~11所示，最后进行步骤7），高温退火以使所述半导体结构从该些半导体柱105剥离，然后将剥离后的半导体结构抛光至所述半导体层104，以完成所述绝缘体上半导体的制备。
在本实施例中，将所述半导体结构进行高温退火，使所述聚甲基丙烯酸甲酯106发生热反应并产生膨胀，以使各该半导体柱105最终断裂，达到剥离的效果。此剥离工艺简单，成本较低，并且剥离的效果良好，有利于节约器件的制作成本，提高器件的性能。
半导体结构剥离后，对带有所述半导体层104的部件进行机械化学抛光处理，直至露出所述半导体层104，获得光洁平整的半导体层104表面，以完成所述绝缘体上半导体的制备。
请参阅图10，本实施例还提供一种依据上述任意一种方案所述的绝缘体上半导体的制备方法所制备的绝缘体上半导体，其至少包括Si衬底107，结合于所述Si衬底107表面的SiO2层108以及结合于所述SiO2层108表面的半导体层104，所述半导体层104的材料为Ge、SixGeyCzSn1-x-y-z、III-V族半导体材料、B或P掺杂的Ge、B或P掺杂的SixGeyCzSn1-x-y-z以及B或P掺杂的III-V族半导体材料。
综上所述，本发明的绝缘体上半导体及其制备方法，先在第一Si衬底上的第一SiO2层刻出多个孔道，然后选择性外延Ge、SixGeyCzSn1-x-y-z、III-V族等半导体材料，填充所述孔道并形成半导体层，以获得性能优异的半导体层，在所述半导体层表面键合具有第二SiO2层的第二Si衬底，然后去除所述Si衬底并去除所述SiO2，接着填充PMMA，并在所得结构的下表面键合具有第三SiO2层的第三Si衬底，退火使PMMA膨胀以剥离上述结构，该剥离工艺简单，有利于节约成本，最后进行抛光以完成所述绝缘体上半导体的制备。本发明与现有的半导体技术兼容；通过选择性外延可降低半导体层的缺陷，有利于绝缘体上半导体性能的提高；通过PMMA退火膨胀剥离的工艺简单，有利于节约成本。本发明适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种绝缘体上半导体的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供一具有第一SiO2层的第一Si衬底，刻蚀所述第一SiO2层至所述第一Si衬底，在所述第一SiO2层上形成多个间隔排列的孔道；
2)采用选择性外延技术从各该孔道内开始生长半导体材料，形成由填充至各该孔道内的半导体柱以及覆盖于该些半导体柱及所述第一SiO2层的上表面的半导体层组成的半导体结构；
3)对所述半导体层进行抛光处理；
4)提供具有第二SiO2层的第二Si衬底，键合所述第二SiO2层及所述半导体层；
5)去除所述第一Si衬底以露出所述第一SiO2层，而后采用选择性腐蚀技术去除所述第一SiO2层，保留各该半导体柱及与各该半导体柱顶面一体成型的半导体层，然后于该些半导体柱之间填充聚甲基丙烯酸甲酯；
6)提供具有第三SiO2层的第三Si衬底，键合所述第三SiO2层及该些半导体柱的底面；
7)高温退火以使所述半导体结构从该些半导体柱剥离，然后将剥离后的半导体结构抛光至所述半导体层，以完成所述绝缘体上半导体的制备。
2.根据权利要求1所述的绝缘体上半导体的制备方法，其特征在于：所述第一SiO2层的厚度为20～10000nm。
3.根据权利要求2所述的绝缘体上半导体的制备方法，其特征在于：所述第一SiO2层的厚度为50～3000nm。
4.根据权利要求3所述的绝缘体上半导体的制备方法，其特征在于：所述第一SiO2层的厚度为100～700nm。
5.根据权利要求1所述的绝缘体上半导体的制备方法，其特征在于：所述步骤2)中，采用选择性外延技术从各该孔道内开始生长半导体材料，直至将各该孔道填满形成半导体柱后，各该半导体柱继续延纵向生长并同时向所述第一SiO2层的上表面横向生长，直至覆盖所述第一SiO2层的上表面。
6.根据权利要求1所述的绝缘体上半导体的制备方法，所述半导体结构的材料为Ge、SixGeyCzSn1-x-y-z、III-V族半导体材料、B或P掺杂的Ge、B或P掺杂的SixGeyCzSn1-x-y-z以及B或P掺杂的III-V族半导体材料。
7.根据权利要求1所述的绝缘体上半导体的制备方法，其特征在于：所述步骤7)中，高温退火使所述聚甲基丙烯酸甲酯发生热反应并产生膨胀，以使各该半导体柱最终断裂，达到剥离的效果。
CN201210175117.4A 2012-05-31 2012-05-31 一种绝缘体上半导体及其制备方法 Active CN102683178B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210175117.4A CN102683178B (zh) 2012-05-31 2012-05-31 一种绝缘体上半导体及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210175117.4A CN102683178B (zh) 2012-05-31 2012-05-31 一种绝缘体上半导体及其制备方法

Publications (2)

Publication Number Publication Date
CN102683178A CN102683178A (zh) 2012-09-19
CN102683178B true CN102683178B (zh) 2014-11-12

Family

ID=46814913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210175117.4A Active CN102683178B (zh) 2012-05-31 2012-05-31 一种绝缘体上半导体及其制备方法

Country Status (1)

Country Link
CN (1) CN102683178B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4473349B2 (ja) * 1997-06-30 2010-06-02 マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ 層状構造体製造方法、及び半導体基板
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
CN101197260B (zh) * 2007-12-28 2010-04-14 上海新傲科技股份有限公司 半导体衬底制备方法和外延方法
KR101341875B1 (ko) * 2008-04-30 2013-12-16 한양대학교 산학협력단 상변환 물질 연마용 슬러리 및 이를 이용한 상변환 물질의 패터닝 방법

Also Published As

Publication number Publication date
CN102683178A (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN105895575B (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN105633002A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN104112654A (zh) 一种减少浮栅孔洞的工艺方法
CN112285827B (zh) 一种多层硅光子器件的制备方法
CN103021848A (zh) 一种锗硅异质结隧穿场效应晶体管及其制备方法
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN103560157B (zh) 应变结构及其制作方法
CN102683178B (zh) 一种绝缘体上半导体及其制备方法
CN102347267A (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN102148183A (zh) 具有阶梯型氧化埋层的soi的形成方法
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103165511B (zh) 一种制备goi的方法
CN103187248B (zh) 一种混合晶向绝缘体上锗晶片及器件的制备方法
CN103219275A (zh) 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法
CN207781595U (zh) 半导体存储器件结构
CN104319316B (zh) 高效薄膜晶硅太阳电池及其自主能源芯片集成技术
CN103137565B (zh) 一种图形化绝缘体上Si/CoSi2衬底材料及其制备方法
CN104282612A (zh) 一种半导体器件浅沟槽隔离结构的制作方法
CN102751184B (zh) 一种降低Si表面粗糙度的方法
CN103137546B (zh) 一种图形化全耗尽绝缘体上Si/NiSi2衬底材料及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant