CN101142669A - SiGe结构的形成和处理 - Google Patents

SiGe结构的形成和处理 Download PDF

Info

Publication number
CN101142669A
CN101142669A CNA2006800081591A CN200680008159A CN101142669A CN 101142669 A CN101142669 A CN 101142669A CN A2006800081591 A CNA2006800081591 A CN A2006800081591A CN 200680008159 A CN200680008159 A CN 200680008159A CN 101142669 A CN101142669 A CN 101142669A
Authority
CN
China
Prior art keywords
layer
described formation
formation structure
last
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800081591A
Other languages
English (en)
Other versions
CN101142669B (zh
Inventor
N·达瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority claimed from PCT/EP2006/050261 external-priority patent/WO2006077216A2/fr
Publication of CN101142669A publication Critical patent/CN101142669A/zh
Application granted granted Critical
Publication of CN101142669B publication Critical patent/CN101142669B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Abstract

本发明涉及形成结构(30)的方法，所述结构(30)提供有从施主晶片(10)去除的层(2)，所述施主晶片(10)在去除之前包括第一Si1－xGex层(1)和在第一层(1)上的第二Si1－yGey层(2)(x、y的范围分别是0到1，而且x与y不相等)。所述方法包括：a)注入原子种类，以使得在第二层(2)下形成脆化区(4)，b)将施主晶片(10)键合到接受晶片(20)，c)加热从而在脆化区(4)从施主晶片(10)分离去除层(1’，2)，d)在大约1000℃或者更高的温度执行快速热退火(也称为RTA)等于或少于5分钟的时间，以及e)相对于第二层(2)选择性蚀刻第一层的剩余部分(1’)。

Description

SiGe结构的形成和处理
技术领域
本发明涉及形成结构的方法，该结构包括从施主晶片获得的半导体材料的去除层，该施主晶片在去除前包括由Si1-xGex形成的第一层和在第一层上的Si1-yGey的第二层(x、y的范围分别都是0到1，而且x与y不相等)，该方法包括下面的连续步骤：
a)注入原子种类，以在第二层下形成弱区；
b)将施主晶片键合(bonding)到接受晶片；
c)提供热和/或机械能，以在弱区从施主晶片分离去除层；
d)处理去除层。
背景技术
这种类型的层去除使用本领域人员熟知的Smart-Cut技术。在美国文件US2004/0053477中描述了采用这样的去除方法的一个示例，在该文件中第二层的结晶结构通过第一层的结构而弹性应变。
经常不得不执行处理去除层的步骤d)，以去掉(lift off)缺陷区域并减小主要由执行步骤a)和c)带来的表面粗糙度。缺陷区域的厚度的典型值对于氢原子注入约为150纳米(nm)。
作为一个示例，可以执行机械抛光或者化学机械平坦化(CMP，化学机械抛光)以除去表面粗糙度和/或牺牲氧化缺陷区域的步骤。
由于根据步骤b)的键合传统上经由电绝缘材料执行，这样可以制造绝缘体上半导体结构，例如绝缘体上Si1-xGex/Si1-yGey结构。
如US2004/0053477所揭示，可以执行步骤d)之后的步骤来去掉第一层剩余部分，这样在接受晶片上仅保留第二层。这样可以制造绝缘体上Si1-yGey结构。
可以通过使用适合的蚀刻剂的选择性化学蚀刻，来有效地执行去掉第一层剩余部分的操作。选择性化学蚀刻可以在最后产生具有好的表面质量的所需层，并且没有太大的损坏的风险(如果仅执行单独的抛光就可能产生这种情况)。
然而，选择性化学蚀刻需要对蚀刻表面进行先期准备，典型地用机械抛光手段进行。为了减小严重的粗糙度，这样的蚀刻准备仍然是必要的，该严重的粗糙度随后可以导致局部过度不均匀的蚀刻，也可以在第二层中产生穿通缺陷或孔洞。
然而，抛光和化学蚀刻的连续行为导致分离后的精整步骤(和整个去除过程)时间长、复杂且花费大。
此外，化学蚀刻可以在某些情况下产生键合界面至少部分未键合的问题。特别是它会使键合层的侧面分层，即在层从所得结构的侧面显露出来的地方破坏层。可以提到的一个例子是对包括掩埋在应变Si之下的SiO2的sSOI(绝缘体上应变硅)结构的HF处理，或者是对sSi/SiGeOI(绝缘体上硅锗上应变硅)结构的H2O2:HF:HAc处理(HAc是乙酸的缩写)，其中SiGe层和掩埋SiO2层在应变硅层之下容易被蚀刻。
这样，关于最终产品的质量，得到的结果并不令人满意。
可以想到用来克服这个问题的一个可选方法是进一步稀释蚀刻剂，以便更好地控制它们的作用。然而，这种解决也并不能令人满意，因为通过充分地延长过程的持续时间，也并不能完全解决分层的问题。
可以想到的进一步的解决方式是在蚀刻前增强键合界面，使该界面对化学制剂的抵抗力更强。为此目的，可以想到在大约1000℃或以上执行几个小时的分离后稳定热处理。
然而，当转移Si1-xGex和Si1-yGey的异质层时，这种在生产SOI(绝缘体上硅)结构时所熟知的解决方式并不适合。实际上，这样的热处理导致Ge从具有最高Ge含量的层向具有最低Ge含量的层扩散，从而易于使两层的锗含量均匀化，这样这两层的物理和电学特性不再能区分开。
如果这两层变成基本上相同，则接下来的蚀刻不再具有选择性。
此外，经常需要避免从一层到另一层的任何扩散。当第二层是由应变Si形成时(即y＝0)，并且如果得到最终的sSOI结构是为了从该结构的电学特性(即增大的电荷迁移率)充分获益，这尤其是这种情况。
这样，处理温度受到Ge从一层扩散到另一层的限制(所述扩散开始的典型温度约为800℃)，并且只能部分地低温增强。这样，分层问题还是存在。
发明内容
本发明的一个目的是在执行精整化学蚀刻时避免键合层侧面的分层。
本发明的又一个目的是减少持续时间、经济成本和在去除层上执行步骤c)后的处理数量，特别是省去机械抛光的使用。
本发明的再一个目的是生产诸如绝缘体上半导体结构的结构，该结构包含去除层，该去除层包括不如Si稳定的材料，例如应变Si或者SiGe。
本发明的另一个目的是在处理去除层的过程中减少所牺牲的材料量。
本发明的更进一步的目的是提出一种简便方法来处理去除层，该方法可以容易地集成到采用Smart-Cut技术的整个去除方法中。
本发明的目的是克服这些问题，在第一方面，提出一种形成结构的方法，该结构包括从施主晶片得到的半导体材料的去除层，该施主晶片在去除前包括由Si1-xGex形成的第一层和在第一层上的由Si1-yGey形成的第二层(x、y的范围分别都是0到1，而且x与y不相等)，该方法包括下面的连续步骤：
a)注入原子种类以在第二层下形成弱区；
b)将施主晶片键合到接受晶片；
c)提供能量从而在弱区从施主晶片分离去除层；
d)在不超过5分钟的时间内执行温度约为1000℃或者更高的快速热退火(RTA)；
e)相对于第二层选择性蚀刻第一层的剩余部分。
本发明的其它可能特征如下：
·在大约1000℃到大约1200℃范围内的温度执行步骤d)大约10秒到大约30秒；
·在大约1100℃的温度执行步骤d)大约10秒；
·在还原气氛中执行步骤d)；
·在氩和氢的还原气氛中或在氩的还原气氛中执行步骤d)；
·在步骤c)和步骤d)之间对第一层的一部分执行牺牲氧化；
·在步骤b)之前执行至少一个键合表面的等离子激活；
·在步骤b)后还执行30分钟以上的热处理以增强键合；
·步骤a)中注入的原子种类由单原子元素构成；
·在步骤a)中注入的原子种类包括两种不同的原子元素，从而步骤a)构成共注入；
·在步骤c)以后，该方法不包括执行机械抛光；
·在步骤e)以后，该方法进一步包括在第二层上为加厚所述第二层的Si1-yGey晶体生长；
·第二层由弹性应变Si1-yGey形成；
·施主晶片进一步包括在第二层上的Si1-xGex的第三层；
·施主晶片包括由体Si形成的支持衬底、SiGe缓冲结构、包含交替的Si1-xGex第一层及应变Si1-yGey第二层的多层结构，使得可以从同一施主晶片实现多个去除；
·应变Si1-yGey的每一层比临界平衡厚度要厚；
·步骤b)之前，该方法进一步包括在施主晶片和/或接受晶片上形成键合层的步骤，该键合层包括诸如SiO2、Si3N4、SixOyNz的电绝缘材料。
根据第二方面，本发明提出了所述形成结构的方法用于形成绝缘体上半导体结构的应用。
附图说明
通过以非限制性示例的方式并且参考附图对该方法的优选实施例的下述详细描述，本发明的进一步的特点、目的和优点变得更明显。
图1a到1f是按照本发明形成包括以Smart-Cut去除的层的结构的方法的不同步骤的图示。
图2a和图2b是本发明的第一变化的图示。
图3a和图3b是本发明的第二变化的图示。
图4显示执行二次离子质谱术以确定根据本发明除掉的应变硅层中的锗含量的测量结果，与从文件中得到的扩散常数所计算出的Si(非应变)中的锗含量相比较。
图5显示了在非应变硅层和应变硅层中的锗扩散系数的对比研究。
具体实施方式
下面是本发明的方法和本发明的应用的示例，基于通过Smart-Cut去除的、由IV族材料或混合物(alloy)特别是Si和SiGe形成的层。
图1a到1e显示了根据本发明从施主晶片10去除由Si1-xGex(其中x∈[0；1])形成的第一层1和由Si1-yGey(其中y∈[0；1]，且y≠x)形成的第二层2的第一方法，以将它们转移到接受晶片20。
图1a显示了包括待去除的由Si1-xGex形成的第一层1和由Si1-yGey形成的第二层2的施主晶片10。
与传统相同，含Si1-xGex的施主晶片10包括由Si形成体衬底5，该体衬底5上已经通过例如晶体生长而形成由SiGe(未显示)形成的、包含不同层的缓冲结构。特别是，该缓冲结构可在Ge含量上有逐渐变化，从体Si衬底处的0％到与由Si1-xGex形成的第一层1(它也优选通过晶体生长而形成)的界面处的大约100％。所选Si1-xGex层的厚度例如可以是大约1微米。
由Si1-xGex形成的第一层1上形成Si1-yGey的第二层。在第一种情况下，第二层在原位(in situ)生长，从第一层1的形成直接继续。在第二种情况下，在例如CMP抛光的准备第一层1表面的简短步骤之后，生长第二层2。
有利地利用诸如CVD和MBE(化学气相沉积和分子束外延)的已知技术通过外延生长形成第二层2。这样，对由Si0.8Ge0.2形成的第一层1和由应变Si(即y＝0)形成的第二层2，可以形成厚度范围在约100埃()到约800的第二层。
假设在两层1和2中的硅浓度不同，第二层2由此通过第一层1应变，以使它的晶格参数与其生长衬底的晶格参数基本相同，这样给予它内部弹性应变。如果第二层2的混合物中的硅量大于第一层1的混合物中的硅量，那么所述内部应变是拉伸的，在相反的情况下是压缩的。必须要形成非常薄的第二层2：大于临界平衡厚度的太厚的层可在膜的厚度中朝着Si1-yGey的名义晶格参数造成应变的驰豫(relaxation)，和/或可导致产生缺陷。对于有关这一主题的更多细节，应参考Friedrich Schffler的名称为“High mobility Si and Ge structures”的文章(Semiconductor Science Technology，12(1997)1515-1549)。
然而，在充分低的温度沉积应变材料的特别情况下，有可能形成厚度大于临界平衡厚度的所述第二应变层2(后面讨论)。
现在参考图1b，在施主晶片10中第二层2下形成弱区4。特别地，可在Si1-xGex的第一层1中进行所述注入(如图1b所示)。
通过注入原子种类形成该弱区4，原子种类的剂量、本性和能量的选取确定了注入的深度和弱的程度。特别是，确定了注入的能量，从而弱区形成在第二层2下。对于厚度约0.5微米或更厚的第一层1与厚度范围从约100到约800、例如约200的第二层2，所述弱区可以形成在约1500到约3000之间，更特别地在约2000处。
作为一个示例，可以注入氢种类，能量在20千电子伏特(keV)到80kV的范围内，剂量在3×1016原子每平方厘米(atoms/cm2)到10×1016atoms/cm2的范围内，更特别地，能量大约为30keV，剂量大约为6×1016atoms/cm2。由此得到在1000到5000的量级的注入深度。
可选地，调节确定注入原子种类的参数，以将分离后出现在弱区4处的粗糙度最小化。实际上，分离后的粗糙度的程度与这些参数有部分的联系。这样，可以选择共注入原子种类，比如共注入氢和氦或氩或另一惰性气体。在共注入的情况下，已经注意到弱区4经常比简单注入的情况更薄(尤其参考FR 04/09980以得到更多细节)。
在共注入氦和氢的情况下，其中氦约1×1016/cm2且能量范围20keV到80keV，氢1×1016/cm2且能量范围20keV到80keV，可以得到1000到5000量级的注入深度。
参考图1c，执行键合接受晶片20和经历注入的施主晶片10的面的步骤。
接受晶片20可以从体Si或其它材料制造。
在键合步骤之前，可以在要键合的各表面的一个和/或另一个上形成键合层，例如包括SiO2、Si3N4、SixOyNz的层。为了避免破坏第二层2中的应变或第一层1中随之的任何扩散，用于形成所述键合层的技术可以是沉积。
在使接受晶片20接触施主晶片10之前，至少一个要键合的表面可以可选地使用已知的表面清洁和准备的技术来准备，诸如SC1和SC2溶液、含臭氧溶液或其它。
考虑到要键合的两个表面的每一个的亲水本性，键合本质上可以首先通过分子键合而进行。
在即将键合之前，还可以执行一个或两个键合表面的等离子激活，这主要允许将来的键合界面在没有执行高温热处理情况下得到增强。特别是，可以执行等离子激活，从而到最后，在键合之后和在去除之后，键合能大约是0.8焦耳每平方米(J/m2)或更高。例如，等离子体可以从诸如Ar或N2的惰性气体或从诸如O2的氧化气体得到。
可选地，在键合之前可以进行低温退火热处理(800℃或更低)，来进一步增强键合界面。
图1d显示通过提供足以破坏弱区4处的弱键的热和/或机械能，在弱区4处分离去除层，从而将施主晶片10分离成包括第一层剩余物1”的第一部分10’以及分离成包括第一层的另一部分1’和第二层2的第二部分30。所述热能然后在弱区4处可以足以导致对在那里被围住的气态种类的热效应，致使弱键断裂。
可以在大约300℃到大约600℃范围内的温度执行分离较长或较短的时期段，分别取决于温度是低或是高。
作为示例，对于由Si1-xGex和Si1-yGey形成的要去除的层，可以在大约500℃到大约600℃的温度执行热处理，持续15分钟到30分钟一直到2小时的时间，更特别地在大约600℃。
当仅通过热处理执行分离时，不需要移开与施主晶片的剩余部分10’的接触就可以发生分离。
在这种情况下，可选地，在分离之后可以执行新的热处理，无需将晶片从炉(在其中已执行了分离热处理)中移出，无需执行将花费更多时间且必须使用合适设备的附加操作。此外，施主晶片的剩余部分10’保护已去除的第一层和第二层1’和2抵御可能的污染、氧化剂或其他种类，这提供了在不同气氛中执行新热处理的可能性。
热处理还可以在物理分离晶片(并从分离炉中移出)后明确地执行。可以除了键合之前执行的任何等离子激活之外还执行所述热处理，或代替键合之前执行的任何等离子激活而执行所述热处理。在所有情况中，在大约350℃到大约800℃范围内的温度执行用于增强键合界面6的热处理，特别是在大约350℃到大约700℃的范围内，更特别是在大约600℃，维持大约30分钟到大约4小时，且如此执行以充分增强键合(并由此避免了在去除后执行的选择性蚀刻期间使侧面分层的风险)。
根据本发明，分离之后，有或没有前述的增强键合界面的步骤，随后在1000℃或更高的温度，在不超过5分钟的时间内，执行快速热退火(RTA)。
所述RTA优选地在还原气氛中执行，诸如氩和氢或仅有氩的气氛。
作为示例，可以在大约1000℃和大约1200℃之间执行所述RTA大约10秒到大约30秒，特别是在大约1100℃执行大约10秒。
所述1000℃或更高的温度并非当存在具有不同Ge含量的两层1和2时所传统使用的温度。实际上，已经认识到(参考例如M Griglione等人的名称为“Diffusion of Ge in Si1-xGex/Si single quantum wells in inertand oxidizing ambients”的文章，Journal of Applied Physics，vol 88，n°3，August 1st，2000)，在会导致Ge从具有最高Ge含量的层扩散到具有最低含量的层的温度执行的热处理，趋于在两层上使Ge含量均匀化，由此所述两层的物理和电学特性将不再能区分开。所述扩散在本发明的背景中以及在大多数传统方法中是不希望的，特别是因为层1’和2的区别将允许执行随后的第一层1’相对于第二层2的选择性蚀刻。鉴于这个原因，如上所述，使用保持在1000℃以下、特别是800℃以下的技术执行已知方法(特别参考FR 04/09980)。
然而，申请人已经对刚分离后就得到的Si1-xGex/应变Si1-yGey/SiO2/体Si晶片结构执行了一系列的研究，显示在800℃或更高的处理期间的Ge扩散并不像以前提出的那样显著。特别是，申请人已证实由此可执行如上文所述的RTA，而在第一层1’和第二层2之间并无明显的扩散。
图4显示了申请人得到的一系列结果。
对数个结构30进行了测量，所述数个结构30的每一个都与图1e显示的结构30相似，在分离去除层1’和2后得到。在本研究的背景中，第一层1’由20％的锗(即x＝0.2)制成，并且有大约200的厚度，第二层2由应变硅制成(即y＝0)，并且具有大约200的厚度。
图4的横坐标显示测试样品中自第一层1’的自由表面的探测深度。
图4分成代表第一层1’的左手部分1’和代表第二层2的右手部分2，由代表第一层1’和第二层2之间的界面的垂直线12分隔开。
图4的“y”轴显示测量得到的锗的浓度。
在三个样品在750℃、800℃和850℃的温度经受4小时的热处理之后，对它们执行二次离子质谱术测量；通过扩散剖面图(profiles)62、63和64显示各自的结果。
根据现有技术中的观测，已经观测到从大约800℃，温度越高，在Si0.8Ge0.2的层1’之下的硅的层2的厚度中锗扩散就越严重。
图4还包括通过理论计算的扩散剖面图，该理论计算基于提供在M Griglione等人的名称为“Diffusion of Ge in Si1-xGex/Si single quantumwells in inert and oxidizing ambients”(Journal of Applied Physics，vol 88，n°3，August 1st，2000)的文章中的数据，该文章中对驰豫的硅/Si0.85Ge0.15层进行了研究。在将4个小时的在750℃、800℃和850℃各自温度的热处理结合进计算后，于是得到了扩散剖面图52、53、54。
通过分别比较测量的扩散剖面图62、63、64和对应的理论上的扩散剖面图52、53、54，可以看出，在申请人所做的测量的背景中，在应变Si的第二层2中自与第一层1’的界面12的距离所发现的Ge显著少于驰豫Si的第二层2的理论情况。在测量和理论之间的Ge浓度的区别随着自两层之间的界面12的距离而变得甚至更大。特别是，自界面12之下大约10的深度，理论与测量之间的差别变得足够大。所述区别总结在下表中，给出理论计算的Ge浓度和申请人测量的Ge浓度之间的比率：
  深度   220埃   230埃   250埃
  800℃热处理   1/9   1/70   1/600
  850℃热处理   1/2   1/6   1/25
理论和测量之间的差别在750℃执行的之前热处理的情况中比较小——参考扩散剖面图62和52。进一步，对未经历热处理的样品的测量所产生的扩散剖面图与对在750℃处理的样品测量所产生的扩散剖面图基本相同。申请人从而确认在环境温度与750℃之间，扩散剖面图没有显著改变。
反之，申请人显示扩散剖面图62和63比现有技术的扩散剖面图(即扩散剖面图53、54)趋向于更靠近原始剖面图(外延之后)。
现在参考图5，申请人计算了扩散系数“D”(平方厘米/秒)(即y轴)作为对样品执行的热处理的温度的函数(横坐标代表开尔文温度“T”的倒数乘以10000)。
点83和84分别显示从图3测得的扩散剖面图63和64所得到的扩散系数。点73和74为Griglione发现的(参见上述参考文件)并对应于分别在800℃和850℃热处理4小时后所得到的扩散。
这样可以看出，在所考虑的温度下，在应变Si的第二层2中的扩散系数是在驰豫Si的第二层中的扩散系数的1/4的量级(are of the orderof four times lower)。
申请人得到的结果从而显示，在应变Si的第二层2的情况下的Ge扩散相对于驰豫Si的第二层2的情况令人惊讶地减小。从而可以设想在温度高于传统使用温度的情况下执行分离后热处理。
申请人从而按照本发明执行高温快速热退火(RTA)，由此证实在应变Si的第二层2中它对锗扩散的影响比从现有技术得到的结果低得多。
执行RTA由此可以在选择性蚀刻之前减小分离后的粗糙度，还可以充分稳定键合界面以在所述选择性蚀刻中限制分层的问题。
在过去，所述分离后粗糙度通过预先调适注入条件，如上文所见(H和He共注入)和/或通过在600℃的断裂退火(fracture annealing)而限制，以减小粗糙度。
此外，如FR 03/02623中描述，RTA可以通过平滑在晶片侧面的SiGe层而导致封住氧化层，其在选择性蚀刻时进一步趋于限制界面处的分层问题。
可选地，在RTA之前，可以对第一层1’的一部分执行牺牲氧化，该牺牲氧化将具有通过蚀刻而减小要除去的Si1-xGex厚度和在执行RTA之前进一步减小粗糙度的效果。
所述牺牲氧化在例如低于650℃的温度执行。除去的厚度可以是大约500到1500，优选大约1000，取决于剩余的第一层1’的厚度。
图1f中，Si1-xGex的第一层1’可选地去除，以得到最终的绝缘体上应变Si1-yGey结构。可选地，该应变Si1-yGey层于是可以通过外延变得更厚。
为了选择性去除Si1-xGex层1’，可以使用适合当前材料的化学制剂执行选择性化学蚀刻。
从而，在第一示例中，第二层2由应变Si形成(即y＝0)；于是可以使用HF:H2O2:CH3COOH、SC1(NH4OH/H2O2/H2O)或HNA(HF/HNO3/H2O)来去除第一层1’的剩余物。
通过采用CH3COOH/H2O2/HF可以得到SiGe和sSi之间的大约40∶1的选择性。
可以选择的用于CH3COOH/H2O2/HF的浓度示例是4∶3∶0.25，对SC1是1∶1∶5。
蚀刻时间直接相关于蚀刻率。使用CH3COOH/H2O2/HF蚀刻800典型地大约用5分钟。
在第二示例中，第一层1’具有20％或者更小的Ge浓度(即x≤0.2)，且第二层2具有大于25％的Ge浓度(即y≥0.25)；这样可以使用TMAH或KOH来去除第一层1’的剩余物。
与之前共注入和/或等离子激活和/或用于增强键合界面的低温热处理和/或牺牲氧化可选地组合，执行RTA在相当程度上减小了去除层1’和2中的表面粗糙度和厚度不均匀性，从而允许执行与现有技术基本相同的选择性蚀刻，但免除了可能产生的缺点，例如执行之前机械抛光的必要性。
此外，增强键合(至少由RTA执行)足以克服上文提到的边缘分层的问题。
最后，在选择性蚀刻之后可以对应变Si1-yGey的表面层进行精细蚀刻(例如通过SC1处理)，以除掉Ge可能扩散进入的少量材料。
如果需要进一步平滑在选择性蚀刻后还存在的粗糙度，该方法可以可选地通过高温稳定步骤而终止以封闭键合界面和/或通过炉退火(furnace annealing)或RTA而终止以执行应变Si1-xGex层的最终平滑。
可选地，可以执行最终晶体生长步骤(外延，例如MBE或CVD)来加厚由应变Si1-yGey形成的第二层2。
根据本发明的第二变化，现在参考图2a到2b，在去除之前，施主晶片10接连包括由Si1-xGex形成的第一层1、由应变Si1-yGey形成的第二层2、由Si1-xGex形成的第三层3。然后弱区根据本发明形成在第二层2之下，例如在第一层1中。根据前述内容，在RTA之后于是可以执行Si1-xGex的选择性蚀刻，以制造最终的绝缘体上应变Si1-yGey/Si1-xGex结构30(如图2b所示)，其具有由应变Si1-yGey形成的第二层2和由Si1-xGex形成的第三层3。
可选地，由应变Si1-yGey形成的第二层可以通过晶体生长变厚。
可选地且可替换地，随后可以执行应变Si1-yGey的第二选择性化学蚀刻步骤。
当x＝0(即第二层由应变Si形成)时，可以采用基于例如KOH(氢氧化钾)、NH4OH(氢氧化铵)、TMAH(四甲基氢氧化铵)、EDP(乙烯二胺/邻苯二酚/对二氮杂苯)的化学种类。这样，由应变Si形成的第二层2仅担当着保护由Si1-xGex形成的第三层3免受第一化学侵蚀的停止层的作用。从而得到SiGeOI结构30(未显示)。可选地，应变Si层可以在SiGeOI上生长，所述新应变层可以具有比已经被蚀刻的第一层1更好质量的晶体结构。
在本发明的第三变化中，参考图3a和3b，在去除之前，施主晶片10包括多层结构，该多层结构包括交替的由Si1-xGex形成的第一层1A、1B、1C、1D、1E和由应变Si1-yGey形成的第二层2A、2B、2C、2D、2E。从而可以从同一施主晶片10执行多个本发明的去除步骤，每一个去除之后重复使用施主晶片10的剩余部分以准备其用于新的去除。从而，例如，绝缘体上应变Si1-yGey的第一结构30A和第二绝缘体上应变Si1-yGey结构30B将由同一施主晶片10制成。这种去除在美国文件US2004/0053477中披露。
在本发明的一个特殊情况中，施主晶片10的每一个应变层[图1a到1f、2a和2b中的“2”，图3a和3b中的“2A”、“2B”、“2C”、“2D”或“2E”]都是厚的，即其厚度大于临界平衡厚度(从该厚度弹性应力开始驰豫)而不驰豫其弹性应变。这通过低温外延形成而成为可能。作为示例，在大约450℃到650℃范围内的温度沉积在由Si0.8Ge0.2形成的生长支持上的应变Si层典型地可达到大约30nm到60nm范围内的厚度，而没有所述应变的这样或那样的驰豫。
如果由此得到上述的厚应变层，必须注意在后续处理中、特别是在沉积层和通过Smart-Cut分离层之间的处理中不超过某一限制温度(其接近沉积温度)，以避免将应变驰豫。
在厚应变层的情况下，在低于大约100℃的典型环境温度，执行键合之前的等离子激活(如上所述)是有利的。此外，至少一个诸如SiO2的介电材料的键合层在要键合的一个表面或两个表面形成是有利的。所述介电材料层在后续帮助(即在分离后)保持弹性应变。作为等离子激活的补充，可以在温度T执行分离后热处理(如上所述)，在没有提供键合层的情况下，T低于厚应变层的沉积温度是有利的。
显然，当较少的种类加到Si1-xGex和Si1-yGey层中时，本领域技术人员可以容易地实施本发明，例如，加入少量(约5％或更少)的掺杂种类和/或碳。

Claims (35)

1.一种形成包括从施主晶片得到的半导体材料的去除层的结构的方法，施主晶片在去除之前包括由Si1-xGex形成的第一层和在第一层上的由Si1-yGey形成的第二层(x、y的范围分别是0到1，而且x与y不相等)，所述方法包括下面的连续步骤：
a)注入原子种类，以在第二层下形成弱区；
b)将施主晶片键合到接受晶片；
c)提供能量，从而在弱区从施主晶片分离去除层；
d)在大约1000℃或者更高的温度执行快速热退火不超过5分钟的时间；
e)相对于第二层选择性蚀刻第一层的剩余部分。
2.如前一权利要求所述的形成方法，其中步骤d)在大约1000℃到大约1200℃范围内的温度执行大约10秒到大约30秒。
3.如前一权利要求所述的形成方法，其中步骤d)在大约1100℃的温度执行大约10秒。
4.如前述权利要求中任何一项所述的形成方法，其中步骤d)在还原气氛中执行。
5.如前一权利要求所述的形成方法，其中步骤d)在氩和氢的还原气氛中或氩的还原气氛中执行。
6.如前述权利要求中任何一项所述的形成方法，其中在步骤c)和步骤d)之间执行对第一层的一部分的牺牲氧化。
7.如前述权利要求中任何一项所述的形成方法，其中在步骤b)之前对至少一个键合表面执行等离子激活。
8.如前述权利要求中任何一项所述的形成方法，其中在步骤b)后还执行大于大约30分钟的热处理以增强键合。
9.如前一权利要求所述的形成结构的方法，其中在步骤d)之前在大约350℃到大约800℃范围内的温度执行热处理大约30分钟到4小时。
10.如前一权利要求所述的形成结构的方法，其中在大约350℃到大约700℃范围内的温度执行热处理。
11.如前一权利要求所述的形成结构的方法，其中在大约600℃的温度执行热处理。
12.如前述三项权利要求中任何一项所述的形成结构的方法，其中在同一炉中在步骤c)后且接连步骤c)执行热处理。
13.如前一权利要求所述的形成结构的方法，其中热处理包括简单地将温度从步骤c)的分离温度改变到选择用于热处理的温度。
14.如前一权利要求所述的形成结构的方法，其中在大约600℃执行步骤c)大约30分钟到2小时的时间。
15.如权利要求8所述的形成结构的方法，在步骤e)之后在大约1000℃到大约1100℃范围内的温度执行热处理大约2小时。
16.如前述权利要求任何一项所述的形成结构的方法，其中步骤a)中所注入的原子种类由单原子元素构成。
17.如前一权利要求所述的形成结构的方法，其中在步骤a)中所注入的原子种类为氢。
18.如前一权利要求所述的形成结构的方法，其中所选的氢剂量在3×1016atoms/cm2到10×1016atoms/cm2的量级，其中氢注入能量选自20keV到80keV的范围。
19.如前一权利要求所述的形成结构的方法，其中所选的氢剂量在6×1016atoms/cm2的量级，其中所选的氢注入能量在30keV的量级。
20.如权利要求1至15任何一项所述的形成结构的方法，其中步骤a)中所注入的原子种类包括两种不同的原子元素，从而步骤a)构成共注入。
21.如前一权利要求所述的形成结构的方法，其中步骤a)的共注入是氦和氢的共注入。
22.如前一权利要求所述的形成结构的方法，其中氦和氢的所选剂量分别在1×1016atoms/cm2的量级和1×1016atoms/cm2的量级，其中氦和氢的所选注入能量在20keV到80keV的范围。
23.如前一权利要求所述的形成结构的方法，其中氦和氢的所选注入能量分别在50keV的量级和30keV的量级。
24.如前述权利要求任何一项所述的形成结构的方法，其中在步骤c)之后，所述方法不包括执行机械抛光。
25.如前述权利要求任何一项所述的形成结构的方法，其中在步骤e)之后，其进一步包括在第二层上晶体生长Si1-yGey，以加厚所述第二层。
26.如前述权利要求任何一项所述的形成结构的方法，其中第二层由弹性应变Si1-yGey形成。
27.如前一权利要求所述的形成结构的方法，其中施主晶片包括由体Si形成的支持衬底以及在第一层和第二层之下的SiGe缓冲结构。
28.如权利要求1到25任何一项所述的形成结构的方法，其中施主晶片进一步包括第二层上的由Si1-xGex形成的第三层。
29.如前一权利要求所述的形成结构的方法，其中步骤e)之后，其进一步包括相对于第三层选择性蚀刻第二层。
30.如权利要求1到25任何一项所述的形成结构的方法，其中施主晶片包括由体Si形成的支持衬底、SiGe缓冲结构和多层结构，该多层结构包括交替的由Si1-xGex形成的第一层和由应变Si1-yGey形成的第二层，以允许从同一个施主晶片进行多个去除。
31.如权利要求26到30任何一项所述的形成结构的方法，其中应变Si1-yGey的每一层的厚度大于临界平衡厚度。
32.如前一权利要求所述的形成结构的方法，其中在步骤a)之前，其进一步包括在大约450℃到大约650℃范围内的沉积温度形成所述应变层，以及其中在所述沉积和步骤c)得到的分离之间所执行的处理是在低于或等于沉积温度的温度实施的。
33.如权利要求26到32任何一项所述的形成结构的方法，其中y等于0。
34.如前述权利要求任何一项所述的形成结构的方法，其中步骤b)之前，其进一步包括在施主晶片和/或接受晶片上形成键合层的步骤，该键合层包括诸如SiO2、Si3N4、SixOyNz的电绝缘材料。
35.如前一权利要求所述的形成结构的方法的应用，用于形成绝缘体上半导体结构。
CN2006800081591A 2005-01-19 2006-01-17 SiGe结构的形成和处理 Expired - Fee Related CN101142669B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0500524 2005-01-19
FR0500524A FR2880988B1 (fr) 2005-01-19 2005-01-19 TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
US11/145,482 US7232737B2 (en) 2005-01-19 2005-06-02 Treatment of a removed layer of silicon-germanium
US11/145,482 2005-06-02
PCT/EP2006/050261 WO2006077216A2 (fr) 2005-01-19 2006-01-17 Formation et traitement d'une structure en sige

Publications (2)

Publication Number Publication Date
CN101142669A true CN101142669A (zh) 2008-03-12
CN101142669B CN101142669B (zh) 2010-08-18

Family

ID=34979043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800081591A Expired - Fee Related CN101142669B (zh) 2005-01-19 2006-01-17 SiGe结构的形成和处理

Country Status (5)

Country Link
US (1) US7232737B2 (zh)
JP (1) JP4975642B2 (zh)
CN (1) CN101142669B (zh)
FR (1) FR2880988B1 (zh)
TW (1) TWI307935B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347267A (zh) * 2011-10-24 2012-02-08 中国科学院上海微系统与信息技术研究所 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN103165511A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법
WO2009056169A1 (en) * 2007-10-31 2009-05-07 Robert Bosch Gmbh Drive belt ring component and manufacturing method therefor
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
FR2957190B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage par effets thermomecaniques.
US8946054B2 (en) 2013-04-19 2015-02-03 International Business Machines Corporation Crack control for substrate separation
US9058990B1 (en) 2013-12-19 2015-06-16 International Business Machines Corporation Controlled spalling of group III nitrides containing an embedded spall releasing plane
US9870940B2 (en) * 2015-08-03 2018-01-16 Samsung Electronics Co., Ltd. Methods of forming nanosheets on lattice mismatched substrates
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461243A (en) * 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
SG67458A1 (en) * 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6521041B2 (en) 1998-04-10 2003-02-18 Massachusetts Institute Of Technology Etch stop layer system
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6297147B1 (en) * 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6635110B1 (en) * 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
FR2797174B1 (fr) 1999-08-04 2001-12-07 Micro Mega Sa Procede d'obturation canalaire et dispositif de mise a disposition du produit d'obturation
FR2797713B1 (fr) 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6602613B1 (en) * 2000-01-20 2003-08-05 Amberwave Systems Corporation Heterointegration of materials using deposition and bonding
JP2004507084A (ja) * 2000-08-16 2004-03-04 マサチューセッツ　インスティテュート　オブ　テクノロジー グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6660606B2 (en) * 2000-09-29 2003-12-09 Canon Kabushiki Kaisha Semiconductor-on-insulator annealing method
JP2002164520A (ja) 2000-11-27 2002-06-07 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
WO2002082514A1 (en) * 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
JP2003031495A (ja) * 2001-07-12 2003-01-31 Hitachi Ltd 半導体装置用基板の製造方法および半導体装置の製造方法
JP2003168789A (ja) * 2001-11-29 2003-06-13 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US7459025B2 (en) * 2002-06-03 2008-12-02 Tien-Hsi Lee Methods for transferring a layer onto a substrate
FR2842349B1 (fr) * 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) * 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) * 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne
KR100889886B1 (ko) * 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
JP4853990B2 (ja) * 2003-01-29 2012-01-11 ソイテック 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造
US6995427B2 (en) * 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
FR2852143B1 (fr) 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102347267A (zh) * 2011-10-24 2012-02-08 中国科学院上海微系统与信息技术研究所 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN103165511A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法

Also Published As

Publication number Publication date
JP2008527752A (ja) 2008-07-24
JP4975642B2 (ja) 2012-07-11
FR2880988A1 (fr) 2006-07-21
TW200639969A (en) 2006-11-16
US20060160328A1 (en) 2006-07-20
CN101142669B (zh) 2010-08-18
US7232737B2 (en) 2007-06-19
FR2880988B1 (fr) 2007-03-30
TWI307935B (en) 2009-03-21

Similar Documents

Publication Publication Date Title
CN101142669B (zh) SiGe结构的形成和处理
CN1950937B (zh) 用于改善剥离薄层的质量的方法
CN100456424C (zh) 绝缘体上sige衬底及其形成方法
KR100860271B1 (ko) 분기되는 박층의 품질 향상법
JP4919316B2 (ja) 層の移転を介してシリコン・オン・グラスを製造する方法
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
CN100477150C (zh) 制造包含薄半导体层的结构的方法、所获得的中间结构以及该方法的应用
EP1709671B1 (en) Method of forming thin sgoi wafers with high relaxation and low stacking fault defect density
US10084091B2 (en) Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
EP3549162B1 (en) High resistivity silicon-on-insulator structure and method of manufacture thereof
EP1933384B1 (en) Semiconductor heterostructure
US7897480B2 (en) Preparation of high quality strained-semiconductor directly-on-insulator substrates
US7569434B2 (en) PFETs and methods of manufacturing the same
TW200418131A (en) Strained semiconductor on insulator substrate and method of forming the same
CN102640278A (zh) 使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构
US20080254591A1 (en) Method for Making a Thin-Film Element
CN109155278B (zh) 制造应变绝缘体上半导体衬底的方法
KR20130034059A (ko) 매립 절연 층과 결합된 응력기의 탄성 에지 이완을 사용하는 변형 반도체
TW200830368A (en) Method of manufacturing a semiconductor heterostructure
US6326285B1 (en) Simultaneous multiple silicon on insulator (SOI) wafer production
CN112400224A (zh) 具有优越性能、稳定性及可制造性的绝缘体晶片平台上的射频硅
TW201806074A (zh) 用於製作應變式絕緣體上半導體底材之方法
CN103026460A (zh) 用于制备多层式晶体结构的方法
CN101124666B (zh) 降低半导体晶片中的陷阱密度的方法
CN100550342C (zh) 用于获得具有低密度孔的薄层的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20150117

EXPY Termination of patent right or utility model