CN103632930A - 利用超薄层吸附制备绝缘体上超薄改性材料的方法 - Google Patents
利用超薄层吸附制备绝缘体上超薄改性材料的方法 Download PDFInfo
- Publication number
- CN103632930A CN103632930A CN201210310702.0A CN201210310702A CN103632930A CN 103632930 A CN103632930 A CN 103632930A CN 201210310702 A CN201210310702 A CN 201210310702A CN 103632930 A CN103632930 A CN 103632930A
- Authority
- CN
- China
- Prior art keywords
- thin films
- insulator
- monocrystal thin
- modified material
- resilient coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 title claims abstract description 137
- 239000012212 insulator Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 85
- 238000010521 absorption reaction Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 230000004048 modification Effects 0.000 claims abstract description 22
- 238000012986 modification Methods 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims description 105
- 238000000576 coating method Methods 0.000 claims description 61
- 239000011248 coating agent Substances 0.000 claims description 59
- 239000010408 film Substances 0.000 claims description 48
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 42
- 238000002513 implantation Methods 0.000 claims description 37
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 24
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910003811 SiGeC Inorganic materials 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- RLLPVAHGXHCWKJ-IEBWSBKVSA-N (3-phenoxyphenyl)methyl (1s,3s)-3-(2,2-dichloroethenyl)-2,2-dimethylcyclopropane-1-carboxylate Chemical compound CC1(C)[C@H](C=C(Cl)Cl)[C@@H]1C(=O)OCC1=CC=CC(OC=2C=CC=CC=2)=C1 RLLPVAHGXHCWKJ-IEBWSBKVSA-N 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 240000002329 Inga feuillei Species 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000005728 strengthening Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 13
- 208000037656 Respiratory Sounds Diseases 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 229940090044 injection Drugs 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000005445 isotope effect Effects 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法首先在第一衬底上依次外延生长第一单晶薄膜、第一缓冲层、第二单晶薄膜、第二缓冲层以及顶层薄膜，再通过两次离子注入以及键合工艺，最终得到绝缘体上超薄改性材料。所制备的超薄改性材料的厚度范围为5~50nm。本发明通过在不同层的两次离子注入将材料改性和剥离两个过程分开进行，且剥离发生在超薄层，裂纹较小，剥离过程中对顶层薄膜的质量影响较小，可以制备出高质量的绝缘体上超薄改性材料。
Description
技术领域
本发明涉及微电子与固体电子学技术领域，特别是涉及一种利用超薄层吸附制备绝缘体上超薄改性材料的方法。
背景技术
近年来，绝缘体上材料以其独特的绝缘埋层结构，能降低衬底的寄生电容和漏电电流，在低压、低功耗、高温、抗辐射器件等诸多领域得到了广泛的应用。制备更小尺寸、更高性能的器件一直是半导体工业发展的目标和方向，随着超大规模集成电路技术进入到22 nm节点及以下，对集成电路的特征尺寸提出了更高要求，而基于超薄绝缘体上材料的器件能使器件进一步缩微化。
通常绝缘体上材料的制备包括以下技术：1.通过外延、键合、智能剥离或背部研磨等工艺流程；2.注氧隔离技术。传统的绝缘体上材料剥离方法有离子注入剥离法、等离子体吸入剥离法、机械剥离法、绝缘体上材料减薄技术等。其中离子注入剥离得到的绝缘体上材料表面很粗糙，并且在超低能量注入情况下会引起同位素效应或表面损伤，同时很难控制；等离子体吸附剥离耗时长，材料消耗大，不适宜大规模生产；机械剥离法需要引入机械，产品成品率及产量不可控。并且以上方法均难以获得较薄的（<100 nm）绝缘体上材料，限制了其在高速、低压、低功耗器件等领域的应用。而绝缘体上材料减薄技术步骤繁琐，例如制备超薄SOI，需要不断氧化，时间较长且能耗大，并且随着顶层硅厚度的减小，氧化条件会越来越苛刻，增加了困难。注氧隔离技术虽然方法较为简单，但目前仍然难以制备高质量的超薄绝缘体上材料。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，用于解决现有技术中难以获得高质量的绝缘体上超薄改性材料的问题。
为实现上述目的及其他相关目的，本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法至少包括以下步骤：
a) 提供第一衬底，在所述第一衬底上依次外延生长第一单晶薄膜、第一缓冲层、第二单晶薄膜、第二缓冲层以及顶层薄膜；
b) 进行第一次离子注入，使离子注入到所述第一缓冲层中，然后进行第一退火阶段，使所述第二单晶薄膜吸附离子，同时使所述顶层薄膜在所述第二缓冲层的媒介作用下性质发生改变，形成改性顶层薄膜；
c) 进行第二次离子注入，使离子注入到所述第一单晶薄膜与硅衬底的界面以下预设深度，然后提供具有绝缘层的第二衬底，将所述第二衬底的绝缘层与所述改性顶层薄膜键合，并进行第二退火阶段，使所述第一单晶薄膜吸附离子并形成微裂纹，从而实现剥离；
d) 进行化学腐蚀或化学机械抛光，去除残余的所述第一、第二单晶薄膜以及第一、第二缓冲层，以完成绝缘体上超薄改性材料的制备。
可选地，于所述步骤a)中，所述第一或第二单晶薄膜为单层单晶薄膜，所述单层单晶薄膜的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP中任意一种。
可选地，所述单层单晶薄膜的厚度范围为3~10 nm。
可选地，于所述步骤a)中，所述第一或第二单晶薄膜为多层单晶薄膜，所述多层单晶薄膜由多个双层薄膜叠加而成，所述双层薄膜的材料选自Si/Ge、Si/SiGe、Ge/SiGe、Ge/GaAs、GaAs/AlGaAs或InP/InGa中任意一种。
可选地，所述多层单晶薄膜的总厚度小于10 nm。
可选地，所述第一、第二缓冲层的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP中任意一种。
可选地，所述第二缓冲层为SiGe材料，并且所述第二单晶薄膜为单层SiGe材料时，所述第二缓冲层与所述第二单晶薄膜中的Ge组分不同；所述第二单晶薄膜为多层Si/SiGe或Ge/SiGe材料时，所述第二缓冲层与所述第二单晶薄膜任一SiGe层中的Ge组分不同。
可选地，所述第一缓冲层的厚度大于100 nm且小于其在第一单晶薄膜上生长的临界厚。
可选地，所述第二缓冲层的厚度小于其在第二单晶薄膜上生长的临界厚度。
可选地，于所述步骤b)中，第一次注入的离子是H或He，于所述步骤c)中，第二次注入的离子是H。
可选地，于所述步骤c)中，第二次离子注入的预设深度为所述第一单晶薄膜与硅衬底的界面以下30~120 nm。
可选地，所述顶层薄膜的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP中任意一种。
可选地，所述顶层薄膜的厚度为5~50 nm。
可选地，于所述步骤c)中，所述键合采用等离子强化键合法。
可选地，于所述步骤c)中，所述键合采用直接键合法，并且还包括在所述第二退火阶段以致剥离之后进行第三退火阶段的步骤，以加强所述绝缘层与所述改性顶层薄膜的键合。
如上所述，本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法，具有以下有益效果：制备超薄改性材料的过程中，进行了两次离子注入，且离子注入到不同的超薄层，使顶层薄膜的改性与剥离过程分开进行。相对于离子共注法，本发明中离子的注入剂量和能量更易于操控，且超薄层对注入离子有效吸附，使超薄层内离子分布更均匀，使得改性顶层薄膜中缺陷更少。另外，相对于其它剥离方法，本发明中剥离裂纹发生在超薄层处，裂纹很小，剥离后绝缘体上材料表面粗糙度相应的也很小，有利于制备超薄的绝缘体上材料。
附图说明
图1显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤1中所呈现的结构示意图。
图2显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤2中所呈现的结构示意图。
图3显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤3中第一次离子注入的示意图。
图4显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤4中第二次离子注入的示意图。
图5显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤4中具有绝缘层的第二衬底的示意图。
图6显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤4中键合之后所呈现的结构示意图。
图7显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤5中绝缘体上超薄改性材料上残余第一单晶薄膜、第一缓冲层、第二单晶薄膜以及第二缓冲层时的示意图。
图8显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例一步骤5中绝缘体上超薄改性材料的示意图。
图9显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例二步骤1中所呈现的结构示意图。
图10显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例二步骤2中所呈现的结构示意图。
图11显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例二中两次离子注入的示意图。
图12显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例二中所键合之后所呈现的结构示意图。
图13显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例二中绝缘体上超薄改性材料的示意图。
图14显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例三中生长的薄膜结构及两次离子注入的示意图。
图15显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例三中键合之后所呈现的结构示意图。
图16显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例三中绝缘体上超薄改性材料上残余第一单晶薄膜、第一缓冲层、第二单晶薄膜以及第二缓冲层时的示意图。
图17显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例三中绝缘体上超薄改性材料的示意图。
图18显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例四中生长的薄膜结构及两次离子注入的示意图。
图19显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例四中键合之后所呈现的结构示意图。
图20显示为本发明利用超薄层吸附制备绝缘体上超薄改性材料的方法在实施例四中绝缘体上超薄改性材料的示意图。
元件标号说明
1第一衬底
211Si层
212Si1-xGex层
21~24Si/Si1-xGex双层薄膜
2第一单晶薄膜
3第一缓冲层
4第二单晶薄膜
5第二缓冲层
6顶层薄膜
7第二衬底
8绝缘层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法首先在第一衬底上依次外延生长第一单晶薄膜、第一缓冲层、第二单晶薄膜、第二缓冲层以及顶层薄膜，再通过两次离子注入以及键合工艺，最终得到绝缘体上超薄改性材料。
请参阅图1至图20。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1至图8所示，本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，所述方法至少包括以下步骤：
步骤1，请参阅图1，如图所示，提供第一衬底1，采用化学气相沉积法、物理气相沉积法或者分子束外延法，在所述第一衬底上1上外延生长单层的第一单晶薄膜2，接着在所述单层的第一单晶薄膜2上外延生长第一缓冲层3。具体的，所述单层的第一单晶薄膜2为Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP材料，其中，所述SiGe中Ge的组分可调，所述第一单晶薄膜2厚度为3~10 nm；所述第一缓冲层3为Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP材料，其中，所述SiGe中Ge的组分可调，所述第一缓冲层3厚度大于100 nm且小于其在单层的第一单晶薄膜2上生长的临界厚度。在本实施例中，所述第一单晶薄膜2优选为SiGe单晶材料，其中Ge与Si的比例优选为为3：7，其厚度优选为5 nm，所述第一缓冲层3为优选为SiGe单晶材料，其中Ge与Si的比例优选为为2：8，其厚度优选为100nm。
步骤2，请参阅图2，如图所示，在所述第一缓冲层上外延生长单层的第二单晶薄膜4，接着在所述单层的第二单晶薄膜4上依次外延生长第二缓冲层5和顶层薄膜6。具体的，所述单层的第二单晶薄膜4为Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP材料，其中，所述SiGe中Ge的组分可调，所述单层的第二单晶薄膜4的厚度范围为3~10 nm；所述第二缓冲层5为Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP材料，其中，所述SiGe中Ge的组分可调，所述第二缓冲层5的厚度小于其在所述单层的第二单晶薄膜4上生长的临界厚度，并且所述第二单晶薄膜4与所述第二缓冲层5均为SiGe单晶材料时，其Ge组分不同，优选地，所述第二缓冲层5中的Ge组分小于第二单晶薄膜材料中的Ge组分；所述顶层薄膜为Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGa 、AlGaAsP、GaInAsP或InP材料，其厚度范围为5~50 nm；在本实施例中，所述第二单晶薄膜2优选为SiGe材料，其中Ge与Si的比例优选为3：7，其厚度优选为5 nm，所述第二缓冲层5为优选为SiGe单晶材料，其中Ge与Si的比例优选为17：83，所述顶层薄膜优选为Si，其厚度优选为20 nm。
步骤3，请参阅图3，如图所示，进行第一次离子注入，使离子注入到所述第一缓冲层3中，然后进行第一退火阶段，使所述第二单晶薄膜4从所述第一缓冲层3中吸附离子，发生弛豫现象，并将应力通过所述第二缓冲层5的媒介作用转移到所述顶层薄膜6中去，形成改性顶层薄膜，本实施中，由于顶层薄膜优选为Si材料，此处改性顶层薄膜为应变硅。具体的，以特定的能量与角度（此为本领域的公知常识，在此不再赘述）从所述顶层薄膜6表面进行离子注入，使离子分布在第一缓冲层3中，所述离子可采用H或He，第一退火阶段中，经过快速热退火处理，退火温度为700~900 ℃，退火时间为10~120 s。在本实施例中，注入离子优选为He，注入剂量为2E16cm-2，退火温度为900 ℃，退火时间为90 s。
步骤4，请参阅图4、图5及图6，如图所示，进行第二次离子注入，使离子注入到所述第一单晶薄膜2与所述硅衬底1的界面以下的预设深度，然后提供具有绝缘层8的第二衬底7，将所述第二衬底7的绝缘层8与所述改性顶层薄膜6键合，并进行第二退火阶段使所述第一单晶薄膜2从所述硅衬底1中吸附离子并形成微裂纹，从而实现剥离。具体的，以特定的能量与角度从所述顶层薄膜6表面进行离子注入，使离子分布在所述第一单晶薄膜2与所述第一衬底1的界面以下30~120 nm处，所述离子采用H；所述绝缘层8为SiO2或Si3N4；所述键合采用等离子体强化键合法或直接键合法，其中采用直接键合法还需在第二退火阶段之后进行第三退火阶段，以加强所述绝缘层8与所述改性顶层薄膜6的键合；第二退火阶段中，退火温度为300~600 ℃，退火时间为30分钟。在本实施例中，H离子注入剂量为3E16 cm-2，注入深度为衬底Si与第一单晶层界面下30 nm，所述绝缘层8采用SiO2，键合采用等离子体强化键合法，第二退火阶段中，退火温度为600 ℃，退火时间为30分钟。
步骤5，请参阅图7及图8，如图所示，进行选择性化学腐蚀或机械抛光，去除残余的所述第一单晶薄膜2、第一缓冲层3、第二单晶薄膜3以及第二缓冲层4，最终获得绝缘体上超薄改性材料。在本实施例中，去除方法优选为选择性化学腐蚀。
相对于传统的剥离方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，剥离面形成于超薄层处，裂纹微小，绝缘体上材料剥离后表面不会粗糙。另外相对于传统的通过离子注入对材料改性的方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，离子被超薄层有效吸附，分布更均匀，从而使得到的绝缘体上材料或绝缘体上改性材料中缺陷更少。再者，本发明中两次离子注入于不同层，使材料改性与剥离分开进行，避免高剂量离子一次注入造成的大损伤。
实施例二
实施例二与实施例一采用基本相同的技术方案，不同之处在于二者制备的第一、第二单晶薄膜的结构不同。在实施例一中，所述第一、第二单晶薄膜均为单层，而在本实施例中，所述第一、第二单晶薄膜均为多层。多层的第一、第二单晶薄膜由多个双层薄膜叠加而成，所述双层薄膜的材料可为Si/Ge、Si/SiGe、Ge/SiGe、Ge/GaAs、GaAs/AlGaAs或InP/InGa，其中，所述SiGe中Ge的组分可调，本实施例将以Si/SiGe双层薄膜为例进行说明。
请参阅图9至图13，本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法至少包括以下步骤：
步骤1，请参阅图9，如图所示，提供第一衬底1，在所述第一衬底1上外延生长一Si层211，其次在所述Si层上外延生长一Ge组分x取值为x1的Si1-xGex层212，其中，0<x≤1，形成Si/Si1-xGex双层薄膜21，然后依据制备所述Si/Si1-xGex双层薄膜21的相同手段，在所述Si/Si1-xGex双层薄膜21上依次制备出Ge组分x取值相同或不相同（即x1、x2、x3、……xn中任意两个的取值可以相等也可以互不相等）的多个Si/Si1-xGex双层薄膜；同时，在制备所述多个Si/Si1-xGex双层薄膜时通入掺杂气体，而后，在所述第一衬底1上得到n个Si/Si1-xGex双层薄膜叠加而成的多层的第一单晶薄膜2，其中，n的范围是3~10，所述多层的第一单晶薄膜2的总厚度小于10 nm。在本实施例中，优选n=4，即所述多层的第一单晶薄膜2包括所述Si/Si1-xGex双层薄膜21、22、23和24。
步骤2，请参阅图10，如图所示，在所述多层的第一单晶薄膜2上外延生长第一缓冲层3，然后依据所述步骤1中制备所述多层的第一单晶薄膜2的相同手段，在所述第一缓冲层3上外延生长多层的第二单晶薄膜4，接着在所述多层的第二单晶薄膜4上依次外延生长第二缓冲层5，并在所述第二缓冲层上生长顶层薄膜6。具体的，所述第一缓冲层3、第二缓冲层5为Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP材料，其中，所述SiGe中Ge的组分可调，并且当所述第二缓冲层5为SiGe材料时，其中的Ge组分与所述多层的第二单晶薄膜4中任一SiGe层的Ge组分x取值不同；所述第一缓冲层3的厚度大于100 nm且小于其在所述第一单晶薄膜2上生长的临界厚度，所述第二缓冲层5的厚度小于4其在所述第二单晶薄膜4上生长的临界厚度。在本实施例中，所述多层的第二单晶薄膜4中Si/Si1-xGex双层薄膜的个数n优选为4。
执行完步骤2之后，请参阅图11至图13，如图所示，接着执行与实施例一中基本相同的步骤3、步骤4和步骤5，得到绝缘体上超薄改性材料。与实施例一相比，不同之处在于，在本实施例中，所述第一、第二单晶薄膜包括多个所述Si/Si1-xGex双层薄膜，为多层的，更有利于吸附注入的离子。
相对于传统的剥离方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，剥离面形成于超薄层处，裂纹微小，绝缘体上材料剥离后表面不会粗糙。另外相对于传统的通过离子注入对材料改性的方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，离子被多层的超薄层有效吸附，分布更均匀，从而使得到的绝缘体上材料或绝缘体上改性材料中缺陷更少。再者，本发明中两次离子注入于不同层，使材料改性与剥离分开进行，避免高剂量离子一次注入造成的大损伤。
实施例三
实施例三与实施例一、实施例二采用基本相同的技术方案，不同之处在于三者制备的第一、第二单晶薄膜的结构不同。在实施例一中，所述第一、第二单晶薄膜均为单层，在实施例二中，所述第一、第二单晶薄膜均为多层，而在本实施例中，第一单晶薄膜为单层、第二单晶薄膜为多层。
请参阅图14至图17，本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法至少包括以下步骤：
请参阅图14至图17，如图所示，首先执行与实施例一中基本相同的步骤1，在所述第一衬底上1外延生长单层的第一单晶薄膜2，接着在所述单层的第一单晶薄膜2上外延生长第一缓冲层3；然后依据实施例二中所述步骤1中制备所述多层的第一单晶薄膜2的相同手段，在所述第一缓冲层3上外延生长多层的第二单晶薄膜4，接着在所述多层的第二单晶薄膜4上外延生长第二缓冲层5，并在所述第二缓冲层上生长顶层薄膜6；再执行与实施例一中基本相同的步骤3、步骤4和步骤5，得到绝缘体上超薄改性材料。
相对于传统的剥离方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，剥离面形成于超薄层处，裂纹微小，绝缘体上材料剥离后表面不会粗糙。另外相对于传统的通过离子注入对材料改性的方法，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料，离子被超薄层有效吸附，分布更均匀，从而使得到的绝缘体上材料或绝缘体上改性材料中缺陷更少。再者，本发明中两次离子注入于不同层，使材料改性与剥离分开进行，避免高剂量离子一次注入造成的大损伤。
实施例四
实施例四与实施例一、实施例二、实施例三采用基本相同的技术方案，不同之处在于四者制备的第一、第二单晶薄膜的结构不同。在实施例一中，所述第一、第二单晶薄膜均为多层，在实施例二中，所述第一、第二单晶薄膜均为多层，实施例三中，第一单晶薄膜为单层、第二单晶薄膜为多层而在本实施例中，第一单晶薄膜为多层、第二单晶薄膜为单层。
请参阅图18至图20，本发明提供一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，该方法至少包括以下步骤：
请参阅图18至图20，如图所示，首先执行与实施例二中基本相同的步骤1，在第一衬底1上制备出多层的第一单晶薄膜2，接着在所述多层的第一单晶薄膜2上外延生长第一缓冲层3，然后执行与实施例一中基本相同的步骤2、步骤3、步骤4以及步骤5，得到绝缘体上超薄改性材料。
综上所述，使用本发明利用超薄层吸附制备绝缘体上超薄改性材料时，进行了两次离子注入，且离子注入到不同层，使材料的改性与材料的剥离分开进行，相对于离子共注法，本发明中离子的注入剂量和能量更易于操控，对绝缘体上材料的损伤更小。另外，相对于其它剥离方法，本发明中剥离裂纹发生在超薄层处，裂纹很小，剥离后绝缘体上材料表面粗糙度很小，且离子被超薄层有效吸附，分布更均匀，从而使得到的绝缘体上材料或绝缘体上改性材料中缺陷更少，有利于制备高质量的超薄绝缘体上材料及绝缘体上改性材料，使半导体器件进一步缩微化。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于，所述方法至少包括以下步骤：
a) 提供第一衬底，在所述第一衬底上依次外延生长第一单晶薄膜、第一缓冲层、第二单晶薄膜、第二缓冲层以及顶层薄膜；
b) 进行第一次离子注入，使离子注入到所述第一缓冲层中，然后进行第一退火阶段，使所述第二单晶薄膜吸附离子，同时使所述顶层薄膜在所述第二缓冲层的媒介作用下性质发生改变，形成改性顶层薄膜；
c) 进行第二次离子注入，使离子注入到所述第一单晶薄膜与硅衬底的界面以下预设深度，然后提供具有绝缘层的第二衬底，将所述第二衬底的绝缘层与所述改性顶层薄膜键合，并进行第二退火阶段，使所述第一单晶薄膜吸附离子并形成微裂纹，从而实现剥离；
d) 进行化学腐蚀或化学机械抛光，去除残余的所述第一、第二单晶薄膜以及第一、第二缓冲层，以完成绝缘体上超薄改性材料的制备。
2.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤a)中，所述第一或第二单晶薄膜为单层单晶薄膜，所述单层单晶薄膜的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP中任意一种。
3.根据权利要求2所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述单层单晶薄膜的厚度范围为3~10 nm。
4.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤a)中，所述第一或第二单晶薄膜为多层单晶薄膜，所述多层单晶薄膜由多个双层薄膜叠加而成，所述双层薄膜的材料选自Si/Ge、Si/SiGe、Ge/SiGe、Ge/GaAs、GaAs/AlGaAs或InP/InGa中任意一种。
5.根据权利要求4所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述多层单晶薄膜的总厚度小于10 nm。
6.根据权利要求2或4所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述第一、第二缓冲层的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlGaAs、InGaP或InP中任意一种。
7.根据权利要求6所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述第二缓冲层为SiGe材料，并且所述第二单晶薄膜为单层SiGe材料时，所述第二缓冲层与所述第二单晶薄膜中的Ge组分不同；所述第二单晶薄膜为多层Si/SiGe或Ge/SiGe材料时，所述第二缓冲层与所述第二单晶薄膜任一SiGe层中的Ge组分不同。
8.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述第一缓冲层的厚度大于100 nm且小于其在第一单晶薄膜上生长的临界厚度。
9.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述第二缓冲层的厚度小于其在第二单晶薄膜上生长的临界厚度。
10.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤b)中，第一次注入的离子是H或He，于所述步骤c)中，第二次注入的离子是H。
11.根据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤c)中，第二次离子注入的预设深度为所述第一单晶薄膜与硅衬底的界面以下30~120 nm。
12.据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述顶层薄膜的材料选自Si、Ge、SiGe、SiGeC、GaAs、AlAs、AlGaAs、InGaP、AlGaAsP、GaInAsP或InP中任意一种。
13.据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：所述顶层薄膜的厚度为5~50 nm。
14.据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤c)中，所述键合采用等离子强化键合法。
15.据权利要求1所述的利用超薄层吸附制备绝缘体上超薄改性材料的方法，其特征在于：于所述步骤c)中，所述键合采用直接键合法，并且还包括在所述第二退火阶段以致剥离之后进行第三退火阶段的步骤，以加强所述绝缘层与所述改性顶层薄膜的键合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210310702.0A CN103632930B (zh) | 2012-08-28 | 2012-08-28 | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210310702.0A CN103632930B (zh) | 2012-08-28 | 2012-08-28 | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632930A true CN103632930A (zh) | 2014-03-12 |
| CN103632930B CN103632930B (zh) | 2016-06-15 |
Family
ID=50213839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210310702.0A Active CN103632930B (zh) | 2012-08-28 | 2012-08-28 | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632930B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140104A (zh) * | 2015-07-31 | 2015-12-09 | 华南理工大学 | 生长在Si衬底上的GaAs薄膜及制备方法 |
| CN106373870A (zh) * | 2016-11-24 | 2017-02-01 | 清华大学 | 半导体结构以及制备方法 |
| CN106409750A (zh) * | 2016-11-24 | 2017-02-15 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106449663A (zh) * | 2016-11-24 | 2017-02-22 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050153524A1 (en) * | 2004-01-12 | 2005-07-14 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| US20060019464A1 (en) * | 2004-07-20 | 2006-01-26 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
| CN1259694C (zh) * | 2002-09-09 | 2006-06-14 | 夏普株式会社 | 半导体衬底生产方法及半导体衬底和半导体器件 |
| CN101053064A (zh) * | 2004-11-02 | 2007-10-10 | 皇家飞利浦电子股份有限公司 | 生长应变层的方法 |
| CN100345246C (zh) * | 2002-07-16 | 2007-10-24 | 国际商业机器公司 | 制造绝缘体上硅锗衬底材料的方法以及该衬底 |
-
2012
- 2012-08-28 CN CN201210310702.0A patent/CN103632930B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345246C (zh) * | 2002-07-16 | 2007-10-24 | 国际商业机器公司 | 制造绝缘体上硅锗衬底材料的方法以及该衬底 |
| CN1259694C (zh) * | 2002-09-09 | 2006-06-14 | 夏普株式会社 | 半导体衬底生产方法及半导体衬底和半导体器件 |
| US20050153524A1 (en) * | 2004-01-12 | 2005-07-14 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| US20060019464A1 (en) * | 2004-07-20 | 2006-01-26 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
| CN101053064A (zh) * | 2004-11-02 | 2007-10-10 | 皇家飞利浦电子股份有限公司 | 生长应变层的方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105140104A (zh) * | 2015-07-31 | 2015-12-09 | 华南理工大学 | 生长在Si衬底上的GaAs薄膜及制备方法 |
| CN105140104B (zh) * | 2015-07-31 | 2017-11-07 | 华南理工大学 | 生长在Si衬底上的GaAs薄膜及制备方法 |
| CN106373870A (zh) * | 2016-11-24 | 2017-02-01 | 清华大学 | 半导体结构以及制备方法 |
| CN106409750A (zh) * | 2016-11-24 | 2017-02-15 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106449663A (zh) * | 2016-11-24 | 2017-02-22 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106409750B (zh) * | 2016-11-24 | 2020-04-28 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106449663B (zh) * | 2016-11-24 | 2020-04-28 | 清华大学 | 绝缘体上半导体结构以及制备方法 |
| CN106373870B (zh) * | 2016-11-24 | 2020-06-02 | 清华大学 | 半导体结构以及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632930B (zh) | 2016-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103633010B (zh) | 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法 | |
| CN105140171B (zh) | 一种绝缘体上材料的制备方法 | |
| JP4919316B2 (ja) | 層の移転を介してシリコン・オン・グラスを製造する方法 | |
| CN101866874B (zh) | 一种利用层转移技术制备绝缘体上锗硅材料的方法 | |
| CN104517883A (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
| CN102737963B (zh) | 一种利用离子注入及定点吸附工艺制备半导体材料的方法 | |
| CN103632930A (zh) | 利用超薄层吸附制备绝缘体上超薄改性材料的方法 | |
| CN105957831A (zh) | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 | |
| CN103943547A (zh) | 基于增强吸附来制备绝缘体上材料的方法 | |
| CN103972148A (zh) | 一种超薄绝缘体上材料的制备方法 | |
| CN103828021B (zh) | 制造复合晶片的方法 | |
| CN104752309A (zh) | 剥离位置精确可控的绝缘体上材料的制备方法 | |
| CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
| JP2006080510A (ja) | ホウ素またはヘリウムと、水素とともにシリコンを注入することによって、Ｇｅ含有量が高い緩和Ｓｉ１−ＸＧｅＸ（０＜ｘ＜１）層を形成する方法 | |
| EP2641257B1 (en) | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process | |
| CN1359158A (zh) | 一种类似绝缘层上硅结构的材料及制备方法 | |
| CN104425341B (zh) | 一种低剂量注入制备绝缘体上半导体材料的方法 | |
| CN105428300B (zh) | 吸附剥离制备绝缘体上材料的方法 | |
| CN102347267B (zh) | 一种利用超晶格结构材料制备的高质量sgoi及其制备方法 | |
| CN105428301A (zh) | 利用微波退火技术低温制备goi的方法 | |
| CN106531682A (zh) | GeOI结构以及制备方法 | |
| CN104425342B (zh) | 一种厚度可控的绝缘体上半导体材料的制备方法 | |
| CN102254829A (zh) | 一种具有高弛豫度SiGe缓冲层的制备方法 | |
| CN101866875B (zh) | 一种利用层转移和离子注入技术制备sgoi材料的方法 | |
| CN103219275A (zh) | 具有高弛豫和低缺陷密度的SGOI或sSOI的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |