CN101053064A - 生长应变层的方法 - Google Patents

生长应变层的方法 Download PDF

Info

Publication number
CN101053064A
CN101053064A CNA2005800374973A CN200580037497A CN101053064A CN 101053064 A CN101053064 A CN 101053064A CN A2005800374973 A CNA2005800374973 A CN A2005800374973A CN 200580037497 A CN200580037497 A CN 200580037497A CN 101053064 A CN101053064 A CN 101053064A
Authority
CN
China
Prior art keywords
resilient coating
sige
sige resilient
regrowth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800374973A
Other languages
English (en)
Other versions
CN100492590C (zh
Inventor
巴特洛米伊·J·帕韦拉克
菲利浦·默尼耶-贝拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101053064A publication Critical patent/CN101053064A/zh
Application granted granted Critical
Publication of CN100492590C publication Critical patent/CN100492590C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Abstract

公开了一种在Si衬底(10)上形成应变Si层(16)的方法，包括在Si衬底(10)上形成第一SiGe缓冲层(12)。然后，使用离子注入将无定形化掺杂剂注入到第一SiGe缓冲层，以使第一SiGe缓冲层成为无定形的。在退火之后，在第一SiGe缓冲层上生长第二SiGe缓冲层(14)。这产生了弛豫的SiGe层(12，14)。然后生长应变Si层(16)。

Description

生长应变层的方法
技术领域
本发明涉及一种生长半导体器件结构的方法，具体地涉及一种生长应变层结构的方法。
背景技术
例如，在新的CMOS半导体器件中已经提出了应变的硅层，以提高载流子的迁移率。可以通过在诸如SiGe之类的缓冲层上沉积外延层来生长该应变层。
例如，US 2004/0115888描述了一种半导体器件的制造方法，其中，在半导体衬底上顺序地形成SiGe层和应变Si层。SiGe层和应变Si层都通过超高真空化学气相沉积(UHV-CVD)来形成。在应变硅层的顶部上形成栅极氧化物层和栅极。
US2004/0087119描述了一种形成应变SiGe层的方法。因为SiGe层与衬底晶格匹配，SiGe层是应变的。然后注入氢。将微波辐射用于使应变SiGe层弛豫。然后在顶部上生长应变Si层。
US 6,703,293讲授了一种方法：在临界温度以上的温度，将氢离子注入到Si衬底上的SiGe膜中，以在SiGe层下形成具有高密度氢的层。然后，通过临界温度以上另外的离子注入，使SiGe层成为无定形的。临界温度被报导为约155℃。然后，执行高温退火以使SiGe膜再结晶为弛豫的膜。优选地，可以在高温退火之前，在SiGe的顶部上生长Si帽盖(cap)。可以将Si帽盖用作再结晶的种子层。
然而，仍然需要生长弛豫的SiGe层的改进方法，以及进一步需要生长改进的应变Si层。
发明内容
根据本发明，提出了一种制造半导体器件的方法，包括：
在结晶Si下层上形成第一SiGe缓冲层，以形成具有第一SiGe缓冲层上的第一主表面、以及第一SiGe缓冲层和Si下层之间的SiGe/Si边界的中间半导体阶段(intermediate semiconductor stage)；
采用无定形化掺杂剂注入中间半导体阶段的第一主表面，以使第一SiGe缓冲层成为无定形的，无定形化掺杂剂使中间半导体阶段从第一主表面向衬底远到范围区域的末端(the end of range region)成为无定形的，范围区域的末端具有较高的缺陷密度，并且位于较低缺陷密度的结晶区域的上面；
在范围区域的末端上再生长第一SiGe缓冲层，以形成弛豫的SiGe层。
所述方法还能够提供高度弛豫的SiGe缓冲层，因此所述SiGe缓冲层可以提供应变Si层中的高应变。
所述方法具有不要求复杂的工艺步骤的特殊益处，并且能够容易地在现有的工艺流程中实施。
根据本发明的方法在刚好位于无定形层下方的范围末端(EOR)区域中引入局部高密度的缺陷。EOR区域中的缺陷密度比包括体硅层的结晶区域中的高。范围区域的末端中的缺陷在再生长之后，使其上面的层弛豫。低温再生长对初始无定形的区域进行重新结晶，并且没有EOR区域，重新结晶可以容易地简单再生长应变SiGe层。然而，对于高缺陷密度的EOR区域，良好弛豫的SiGe层的再生长是可能的。
所述方法与US 6,703,293不同之处在于：在US 6,703,293中形成了掩埋无定形SiGe层，即在这种情况下，在无定形化的SiGe上面留下结晶SiGe层，因此再结晶将在无定形SiGe层的上方和下方从结晶SiGe层开始，这将在从上面结晶生长与向下面结晶生长相遇的SiGe层的中间位置引入失配位错。
在US 6,708,293中，在高温(650℃至1000℃)进行再结晶。本发明另外的益处在于无需高温处理，无定形化可以在低温进行，并且再生长可以在700℃或更低温度进行，如果需要最低至550℃。
本发明还具有相对于在都使用氢注入步骤的US 6,703,293和US2004/0087119中提出的方法另外的优势。如所述文献所述使用H+作为掺杂剂形成气泡并且在SiGe中遍及SiGe层引入局部缺陷，然后这将使SiGe弛豫。相反，在本发明中，将Ge用于产生Si EOR区域中的高密度缺陷，这然后产生弛豫的SiGe。根据本发明的方法具有不使用H+离子的优势，所述H+离子将在SiGe层中产生氢气泡。该气泡可以在随后的后处理中进行排气，尤其在热后处理中，产生工艺困难和不希望的氢。
无定形的第一SiGe层可能优先从顶部向下到不存在帽盖的阶段中再生长，所述帽盖确保再生长的SiGe尽可能地弛豫。相反，诸如在US2004/0115888中描述的配置，其中在Si帽盖存在的阶段中再生长SiGe，将从Si帽盖层再生长SiGe，这样本征地具有不同的晶格常数，并且因此将一些应变引入到SiGe层中。
优选地，所述方法还包括步骤：在再生长之后，在SiGe缓冲层上生长Si应变外延层。然后可以在应变Si层中形成CMOS和其他器件。
优选地，在低于100℃的温度进行无定形化步骤，进一步优选地低于60℃，再进一步优选地在室温。
优选地，在使之无定形的中间半导体阶段的区域和范围区域的末端之间的结晶/无定形半导体之间的无定形/结晶边界与Si下层和SiGe缓冲层之间的材料边界非常接近。因此，优选地，无定形/结晶边界与材料边界的距离在SiGe缓冲层厚度的20％之内，优选地在该厚度的10％、5％、或者更优选地2％。
因此，在优选实施例中，进行注入步骤使得：范围区域的末端包括第一SiGe缓冲层和Si下层之间的边界。
优选地，所述方法还包括：在再生长SiGe缓冲层的步骤之后，在第一SiGe缓冲层上外延生长第二SiGe缓冲层。
如果需要，所述方法可以包括：在再生长第一SiGe缓冲层之后、且在生长第二SiGe缓冲层的步骤之前，从第一SiGe缓冲层上去除氧化物。
Si结晶层可以是Si衬底。
优选的无定形化掺杂剂是Ge、Si、As、Ar或Xe。
在实施例中，无定形化掺杂剂是在20keV至400keV能量、并且剂量在2×1014至3×1015cm-2下注入的Ge。
可以在500℃至700℃的温度进行再生长SiGe缓冲层的步骤。
在具体的实施例中，在600℃至700℃的温度下，进行再生长SiGe缓冲层的步骤1至10分钟的时间。
附图说明
现在将参考附图并且仅作为示例描述本发明的实施例，其中：
图1示出了根据本发明实施例的结构的侧视图；
图2示出了使用本发明实施例的方法获得的SiGe层的拉曼光谱，以及其中省略了离子注入步骤的比较示例的拉曼光谱。
具体实施方式
参考图1，本发明实施例中的半导体器件的制造方法开始于硅衬底10。
将第一SiGe缓冲层12外延生长到硅衬底10顶部上，达到50nm至500nm的厚度，以形成中间半导体阶段。缓冲层中的Ge含量在5％至50％的范围。在该阶段中，SiGe层将是应变的，即SiGe层将不具有其自然的晶格常数。
然后将中间半导体阶段放置在离子注入设备的腔室中，并且按照20keV至400keV的能量和2×1014至3×1015cm-2的剂量注入Ge。该注入具有使第一SiGe缓冲层12无定形化的效果，最远至无定形结晶边界。恰好在该边界下方的是具有大量缺陷的范围末端(EOR)区域，在具有较少量缺陷的结晶层上方。因此无定形化步骤将具有提供EOR缺陷的效果，期望所述EOR缺陷位于Si衬底10和SiGe缓冲层12之间界面的周围。
可以在室温下进行该无定形化步骤，这在技术上很简单。
实施例中的无定形化在整个厚度上使SiGe层无定形化，即，从顶部向下至与Si衬底10之间的界面。优选地，无定形和结晶半导体之间的界面在靠近Si/SiGe界面的SiGe缓冲层内部。在这种情况下，富缺陷的范围末端区域应该与Si/SiGe界面重叠。
接下来，在相对较低的温度下再生长无定形化的SiGe缓冲层。该再生长步骤所需的时间长度随着所选温度而变化。在典型的情况下，700℃时，优选的再生长时间将是30秒至2分钟。在650℃时，典型地，再生长时间将是2至3分钟。在600℃时，典型地，再生长时间将是3至10分钟。甚至可以在更低的温度进行再生长，例如550℃或甚至更低，如果采用合适的时间长度。这些温度可以在不同的工艺条件下变化，并且本领域的普通技术人员将能够确定不同工艺条件中合适的温度和时间。
相对较低温度的再生长应该使EOR缺陷局域化，从而允许没有应变地形成再生长的SiGe层12。
因为再生长步骤可以允许在表面上形成氧化物，所述氧化物可以在下一个步骤时被剥离，例如通过进行短暂的反应离子刻蚀(RIE)步骤。
然后将第二SiGe缓冲层14外延生长到第一SiGe缓冲层12上。
可选地，可以在这一点上提供高热预算热退火，但是这可以方便地省略。
接下来，将硅层16生长到SiGe层12、14的顶部上。Si层16是应变的。
本发明人已经进行了拉曼实验以确定根据本发明实施例的方法对于SiGe层中的应变的效果。结果如图2所示，其中无定形化步骤使用在75keV和1×1015cm-2的剂量下施加的Ge。将520处的硅峰20用作基准。曲线22示出了再生长之前的光谱，约513附近处的SiGe峰24占优势。在700℃再生长1分钟之后的拉曼光谱如曲线26所示，具有505处的峰28。这表明再生长之后SiGe层完全弛豫。
本实施例提供几个优势。首先，改善了弛豫，并且因此可以在硅层16中传递更高的应变，从而改善器件性能。
其次，该工艺易于集成到现有工艺流程中，具体地，特别是不需要新的工艺步骤。
在产生应变层之后，工艺可以继续以形成栅极、源极和漏极，以产生注入CMOS晶体管之类的晶体管和其他部件。本领域的普通技术人员应该理解，存在许多可以按此方式应用的不同工艺步骤，并且将不再进一步地描述它们。

Claims (11)

1.一种制造半导体器件的方法，包括：
在结晶Si下层(10)上形成第一SiGe缓冲层(12)，以形成具有第一SiGe缓冲层上的第一主表面、以及第一SiGe缓冲层和Si下层之间的SiGe/Si边界的中间半导体阶段；
采用无定形化掺杂剂注入中间半导体阶段的第一主表面，以使第一SiGe缓冲层成为无定形的，无定形化掺杂剂使中间半导体阶段从第一主表面向衬底远到范围区域的末端成为无定形的，该范围区域的末端具有较高的缺陷密度，并且位于较低缺陷密度的结晶区域的上方；
在范围区域的末端上方再生长第一SiGe缓冲层，以形成弛豫的SiGe层。
2.根据权利要求1所述的方法，还包括在SiGe缓冲层上生长应变Si外延层(16)。
3.根据权利要求1或2所述的方法，其中，在低于100℃的温度进行无定形化步骤。
4.根据任一前述权利要求所述的方法，其中，在500℃至700℃的温度下进行再生长SiGe缓冲层的步骤达30秒至30分钟。
5.根据任一前述权利要求所述的方法，其中，进行注入步骤使得：范围区域的末端包括第一SiGe缓冲层和Si下层之间的边界。
6.根据任一前述权利要求所述的方法，其中，无定形化的中间半导体阶段的区域和范围末端区域之间的边界至第一SiGe缓冲层和Si下层之间的边界的距离为第一SiGe缓冲层的厚度的20％以内。
7.根据任一前述权利要求所述的方法，还包括：在再生长SiGe缓冲层的步骤之后，在第一SiGe缓冲层上外延生长第二SiGe缓冲层(14)。
8.根据权利要求7所述的方法，还包括：在再生长第一SiGe缓冲层之后、且在生长第二SiGe缓冲层的步骤之前，从第一SiGe缓冲层上去除氧化物。
9.根据任一前述权利要求所述的方法，其中，无定形化掺杂剂是Ge、Si、As、Ar或Xe。
10.根据权利要求9所述的方法，其中，无定形化掺杂剂是在20keV至400keV能量和2×1014至3×1015cm-2剂量下注入的Ge。
11.根据任一前述权利要求所述的方法，其中，在500℃至700℃的温度进行再生长SiGe缓冲层的步骤达30秒至30分钟的时间。
CNB2005800374973A 2004-11-02 2005-10-28 生长应变层的方法 Active CN100492590C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0424290.5 2004-11-02
GBGB0424290.5A GB0424290D0 (en) 2004-11-02 2004-11-02 Method of growing a strained layer

Publications (2)

Publication Number Publication Date
CN101053064A true CN101053064A (zh) 2007-10-10
CN100492590C CN100492590C (zh) 2009-05-27

Family

ID=33515953

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800374973A Active CN100492590C (zh) 2004-11-02 2005-10-28 生长应变层的方法

Country Status (10)

Country Link
US (1) US7785993B2 (zh)
EP (1) EP1810320B1 (zh)
JP (1) JP2008519428A (zh)
KR (1) KR20070074591A (zh)
CN (1) CN100492590C (zh)
AT (1) ATE438196T1 (zh)
DE (1) DE602005015746D1 (zh)
GB (1) GB0424290D0 (zh)
TW (1) TW200623239A (zh)
WO (1) WO2006048800A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165420A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
CN103632930A (zh) * 2012-08-28 2014-03-12 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692310B2 (en) 2009-02-09 2014-04-08 Spansion Llc Gate fringing effect based channel formation for semiconductor device
CN102427068B (zh) * 2011-12-02 2014-06-18 中国科学院上海微系统与信息技术研究所 单片集成具有晶格失配的晶体模板及其制作方法
KR102130056B1 (ko) 2013-11-15 2020-07-03 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US10483152B2 (en) * 2014-11-18 2019-11-19 Globalwafers Co., Ltd. High resistivity semiconductor-on-insulator wafer and a method of manufacturing
US9570298B1 (en) 2015-12-09 2017-02-14 International Business Machines Corporation Localized elastic strain relaxed buffer
JP6493197B2 (ja) * 2015-12-18 2019-04-03 株式会社Sumco シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
US9831324B1 (en) * 2016-08-12 2017-11-28 International Business Machines Corporation Self-aligned inner-spacer replacement process using implantation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US115888A (en) * 1871-06-13 John pfeifeb
US87119A (en) * 1869-02-23 Improved tanners leach
JPS5768015A (en) * 1980-10-16 1982-04-26 Toshiba Corp Manufacture of semiconductor device
GB8522833D0 (en) * 1985-09-16 1985-10-23 Exxon Chemical Patents Inc Dithiophosphonates
US6746902B2 (en) 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US6703293B2 (en) 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US6858506B2 (en) 2002-08-08 2005-02-22 Macronix International Co., Ltd. Method for fabricating locally strained channel
JP2004103805A (ja) * 2002-09-09 2004-04-02 Sharp Corp 半導体基板の製造方法、半導体基板及び半導体装置
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
US6872641B1 (en) * 2003-09-23 2005-03-29 International Business Machines Corporation Strained silicon on relaxed sige film with uniform misfit dislocation density

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165420A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
CN103165420B (zh) * 2011-12-14 2015-11-18 中国科学院上海微系统与信息技术研究所 一种SiGe中嵌入超晶格制备应变Si的方法
CN103632930A (zh) * 2012-08-28 2014-03-12 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN103632930B (zh) * 2012-08-28 2016-06-15 中国科学院上海微系统与信息技术研究所 利用超薄层吸附制备绝缘体上超薄改性材料的方法

Also Published As

Publication number Publication date
CN100492590C (zh) 2009-05-27
EP1810320A1 (en) 2007-07-25
WO2006048800A1 (en) 2006-05-11
EP1810320B1 (en) 2009-07-29
GB0424290D0 (en) 2004-12-01
US20090042374A1 (en) 2009-02-12
DE602005015746D1 (de) 2009-09-10
ATE438196T1 (de) 2009-08-15
TW200623239A (en) 2006-07-01
KR20070074591A (ko) 2007-07-12
US7785993B2 (en) 2010-08-31
JP2008519428A (ja) 2008-06-05

Similar Documents

Publication Publication Date Title
CN101053064A (zh) 生长应变层的方法
CN1226775C (zh) 半导体衬底的制造方法和半导体器件的制造方法
JP4446424B2 (ja) 緩和ＳｉＧｅ基板の製造方法
KR100516339B1 (ko) 반도체 장치 및 그 제조 공정
KR101137155B1 (ko) 리트로그레이드 탄소 프로파일을 가지는 저결함 ｓｉ：ｃ 층
CN1237575C (zh) 在硅基片上制造Si1－xGex膜的方法
CN100405534C (zh) 半导体结构的制造方法
CN1241238C (zh) 半导体衬底的生产方法
CN1711625A (zh) 通过离子注入和热退火获得的在Si或绝缘体上硅衬底上的弛豫SiGe层
CN1818155A (zh) 低缺陷密度的改变取向的Si及其产品
CN1574226A (zh) 形成绝缘体上硅锗衬底材料的方法、衬底材料及异质结构
US20150325656A1 (en) Semiconductor wafer and method for manufacturing the same
CN1286157C (zh) 半导体装置及其制造方法
CN1259694C (zh) 半导体衬底生产方法及半导体衬底和半导体器件
JP4446425B2 (ja) 半導体基板の製造方法
CN1894775A (zh) 在MOSFET结构中形成应变Si－沟道的方法
US6987072B2 (en) Method of producing semiconductor crystal
JP6493197B2 (ja) シリコンゲルマニウムエピタキシャルウェーハの製造方法およびシリコンゲルマニウムエピタキシャルウェーハ
JP3708881B2 (ja) 半導体結晶膜，その製造方法，半導体装置及びその製造方法
CN117228641B (zh) 一种补偿氮空位并抑制漏电流的氮化物铁电薄膜的制备方法
JP3461819B2 (ja) 半導体結晶膜の製造方法
WO2023165808A1 (en) A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
KR20050063642A (ko) 응력 완화된 실리콘-게르마늄 완충층 형성 방법
JP2004342816A (ja) 半導体基板の製造方法
CN104409351A (zh) Pmos晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080307

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080307

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant